薄膜晶体管及其制造方法、阵列基板和显示装置

本申请是申请号为201980000094.3的原申请(申请日为2019年1月29日，发明名称：薄膜晶体管及其制造方法、阵列基板和显示装置)的分案申请。

技术领域

本公开涉及显示技术领域，尤其涉及薄膜晶体管及其制造方法、阵列基板和显示装置。

背景技术

为了满足高分辨率的显示需求，显示面板的PPI(Pixels Per Inch，每英寸所拥有的像素数目)需要越来越高。尤其是基于VR(Virtual Reality，虚拟现实)技术的显示产品对分辨率的要求更加苛刻。

发明内容

根据本公开实施例的一方面，提供一种薄膜晶体管，包括：位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；第一层间电介质层，位于所述有源层远离所述衬底的一侧；源极，贯穿所述第一层间电介质层、且连接到所述有源层，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分不重叠；第二层间电介质层，位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极；和漏极，包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，其中：所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。

在一些实施例中，所述漏极的第二部分在所述衬底上的正投影与所述源极在所述衬底上的正投影至少部分不重叠。

在一些实施例中，所述漏极的第二部分在所述衬底上的正投影位于所述源极在所述衬底上的正投影与所述第一部分在所述衬底上的正投影之间。

在一些实施例中，所述漏极在衬底上的投影为第一投影，所述栅极在衬底上的投影为第二投影，所述第一投影在参考方向上的长度大于所述第二投影在所述参考方向上的长度。

在一些实施例中，所述有源层包括与所述源极直接接触的第一接触部分、以及与所述漏极直接接触的第二接触部分，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影位于所述第一接触部分在所述衬底上的正投影与所述第二接触部分在所述衬底上的正投影之间。

在一些实施例中，所述薄膜晶体管还包括：位于所述衬底与所述有源层之间的缓冲层，所述遮光层位于所述衬底与所述缓冲层之间。

在一些实施例中，所述薄膜晶体管包括栅极电介质层，其中：所述栅极电介质层位于所述有源层远离所述衬底的一侧；所述栅极位于所述栅极电介质层远离所述有源层的一侧；所述第一层间电介质层位于所述栅极电介质层远离所述衬底的一侧、且覆盖所述栅极。

在一些实施例中，所述有源层的材料包括氧化物半导体。

在一些实施例中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述遮光层在所述衬底上的正投影沿所述参考方向的长度。

在一些实施例中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述漏极在所述衬底上的正投影沿所述参考方向的长度。

在一些实施例中，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分重叠。

在一些实施例中，沿所述参考方向上，所述第一接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离大于所述第二接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离。

根据本公开实施例的另一方面，提供一种阵列基板，包括：上述任意一个实施例所述的薄膜晶体管。

在一些实施例中，所述阵列基板还包括：平坦化层，位于所述薄膜晶体管的第二层间电介质层远离第一层间电介质层的一侧，所述平坦化层具有与所述薄膜晶体管的漏极的第二部分对应的开口；和第一电极，至少部分位于所述开口中、且与所述漏极的第二部分接触。

在一些实施例中，所述第一电极为像素阳极；所述阵列基板还包括：绝缘层，位于所述第一电极远离所述漏极的第二部分的一侧；公共电极，位于所述绝缘层远离所述第一电极的一侧。

根据本公开实施例的又一方面，提供一种显示装置，包括：上述任意一个实施例所述的阵列基板。

根据本公开实施例的再一方面，提供一种薄膜晶体管的制造方法，包括：形成位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；形成位于所述有源层远离所述衬底的一侧的第一层间电介质层；形成贯穿所述第一层间电介质层、且连接到所述有源层的源极，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不重叠；形成位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极的第二层间电介质层；和形成漏极，所述漏极包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是根据本公开一个实施例的薄膜晶体管的结构示意图；

图2是根据本公开另一个实施例的薄膜晶体管的结构示意图；

图3是根据本公开又一个实施例的薄膜晶体管的结构示意图；

图4是根据本公开再一个实施例的薄膜晶体管的结构示意图；

图5是根据本公开还一个实施例的薄膜晶体管的结构示意图；

图6是根据本公开一个实施例的阵列基板的结构示意图；

图7是根据本公开另一个实施例的阵列基板的结构示意图；

图8是根据本公开一个实施例的薄膜晶体管的制造方法的流程示意图；

图9A-图9G示出了根据本公开一些实施例的形成薄膜晶体管的不同阶段得到的结构的截面示意图。

应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。

本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

当PPI很大时，相邻亚像素之间的节距(Pitch)需要很小。发明人注意到，由于相邻亚像素之间的节距很小，因此在形成每个亚像素中的薄膜晶体管的源极和漏极时，源极和漏极很容易搭接，导致薄膜晶体管的可靠性较差，从而产生暗点等显示不良现象，影响显示效果。

为此，本公开实施例提出了如下技术方案。

图1是根据本公开一个实施例的薄膜晶体管的结构示意图。

如图1所示，薄膜晶体管100包括位于衬底101一侧的有源层102、第一层间电介质层103、源极104、第二层间电介质层105和漏极106。

衬底101例如可以为玻璃衬底。然而，本公开并不限于此。例如，在某些实施例中，衬底101也可以为诸如聚酰亚胺(PI)衬底的柔性衬底。

有源层102位于衬底101的一侧，例如上侧。在一些实施例中，有源层102的材料可以包括多晶硅，例如低温多晶硅(Low Temperature Poly-silicon，LTPS)。在另一些实施例中，有源层102的材料可以包括氧化物半导体。

第一层间电介质层103位于有源层102远离衬底101的一侧。例如，第一层间电介质层103的材料可以包括硅的氧化物、硅的氮化物、硅的氮氧化物等。

源极104贯穿第一层间电介质层103、且连接到有源层102。源极104例如可以是Ti/Al/Ti的叠层。在一些实施例中，源极104可以与有源层102远离衬底101一侧的表面(也可以称为上表面)接触。

第二层间电介质层105位于第一层间电介质层103远离有源层102的一侧、且覆盖源极104。第二层间电介质层105的材料与第一层间电介质层105的材料可以相同，也可以不同。例如，第二层间电介质层105的材料可以包括硅的氧化物、硅的氮化物、硅的氮氧化物等。

漏极106包括第一部分116。第一部分116贯穿第二层间电介质层105和第一层间电介质层103、且连接到有源层102。在一些实施例中，第一部分116可以与有源层102远离衬底101一侧的表面接触。作为示例，第一部分116例如可以是Ti/Al/Ti的叠层。应理解，薄膜晶体管100还包括栅极电介质层和栅极。在一些实施例中，薄膜晶体管100可以为顶栅型薄膜晶体管。在另一些实施例中，薄膜晶体管100可以为底栅型薄膜晶体管。在薄膜晶体管100为顶栅型薄膜晶体管的情况下，如图1所示，栅极电介质层107位于有源层102远离衬底101的一侧，栅极108位于栅极电介质层107远离有源层102的一侧，第一层间电介质层103位于栅极电介质层107远离衬底101的一侧、且覆盖栅极108。在一些实施例中，栅极电介质层107可以覆盖有源层102。

上述实施例中，源极104贯穿第一层间电介质层103，第二层间电介质层105覆盖源极104，并且，漏极106的第一部分116贯穿第二层间电介质层105。这样的薄膜晶体管中，源极104和漏极106位于不同层，二者在平行于衬底101的表面方向上即便设置的很近也不会搭接，提高了薄膜晶体管的可靠性。在将薄膜晶体管应用在显示面板中的情况下，可以减少由于源极和漏极的搭接导致的暗点等显示不良现象的出现，从而提高显示面板的显示效果。

图2是根据本公开另一个实施例的薄膜晶体管的结构示意图。

与图1所示薄膜晶体管100相比，图2所示薄膜晶体管200中的漏极106还包括与第一部分116连接的第二部分126。第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。第二部分126被配置为与第一电极连接。这里，第一电极例如可以是像素电极或阳极。

在一些实施例中，漏极106的第二部分126在衬底101上的正投影与源极104在衬底101上的正投影部分重叠，从而有助于减小薄膜晶体管的尺寸。在某些实施例中，漏极106的第二部分126在第二层间电介质层105的表面上向朝向源极104的方向延伸，而非向远离源极104的方向延伸，从而有助于进一步减小薄膜晶体管的尺寸。

上述实施例中，漏极106还包括被配置为与第一电极连接的第二部分126。第二层间电介质层105覆盖源极104，并且，漏极106的第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。这样的薄膜晶体管使得第一电极与漏极106的接触更可靠。另外，由于源极104和漏极106的第二部分126位于不同层，二者在平行于衬底101的表面方向上即便设置的很近也不会搭接，提高了薄膜晶体管的可靠性。在将薄膜晶体管应用在显示面板中的情况下，可以减少由于源极和漏极的搭接导致的暗点等显示不良现象的出现，从而提高显示面板的显示效果。

图3是根据本公开又一个实施例的薄膜晶体管的结构示意图。

与图2所示薄膜晶体管200相比，图3所示薄膜晶体管300中的有源层102可以具有第一凹陷和第二凹陷中的至少一个。这里，源极104与第一凹陷的底面和侧面接触，漏极106的第一部分116与第二凹陷的底面和侧面接触。这样的薄膜晶体管可以增大源极104和漏极106的第一部分116中的至少一个与有源层102的接触面积，从而减小接触电阻。

图4是根据本公开再一个实施例的薄膜晶体管的结构示意图。

与图3所示薄膜晶体管300相比，图4所示薄膜晶体管400还包括位于衬底101与有源层102之间的缓冲层109。在某些实施例中，缓冲层109例如可以包括硅的氮化物层和硅的氧化物层。硅的氮化物层位于衬底101与硅的氧化物层之间，硅的氧化物层位于硅的氮化物层和有源层102之间。硅的氮化物层可以阻挡衬底101中的钠离子、钾离子等金属离子进入有源层102，从而避免金属离子对有源层102的性能造成不利影响。硅的氧化物层一方面与有源层102的界面性能较好，另一方面还能起到隔热的作用。例如，有源层102为利用准分子激光退火(ELA)将非晶硅转化成的多晶硅，在激光照射非晶硅时，硅的氧化物层可以阻挡热量向下传递，从而可以更有效地将非晶硅转化为多晶硅。

源极104和漏极106的第一部分116中的至少一个可以贯穿有源层102，并延伸到缓冲层109中，例如延伸到缓冲层109中的硅的氧化物层。例如，源极104的一部分嵌入在缓冲层109中。又例如，第一部分116的一部分可以嵌入在缓冲层109中。再例如，源极104的一部分和第一部分116的一部分均嵌入在缓冲层109中。

图5是根据本公开再一个实施例的薄膜晶体管的结构示意图。

与图4所示薄膜晶体管400相比，图5所示薄膜晶体管500还包括位于衬底101与缓冲层109之间的遮光层110。这里，有源层102在衬底101上的正投影与遮光层110在衬底101上的正投影至少部分重叠。在一些实施例中，遮光层110的材料可以包括钼等具有遮光性能的金属材料。

遮光层110可以遮挡从衬底101远离有源层102的一侧的光(例如，在薄膜晶体管应用在液晶显示面板中的情况下由背光模组发出的光)，以减小有源层102在光的照射产生的电流，从而减小薄膜晶体管400的漏电流。

需要说明的是，虽然图3-图5示出的漏极106包括第二部分126，但这并非是限制性的。在某些实施例中，漏极106也可以不包括第二部分126。

图6是根据本公开一个实施例的阵列基板的结构示意图。

如图6所示，阵列基板600包括上述任意一个实施例提供的薄膜晶体管(例如薄膜晶体管100/200/300/400/500)。

在一些实施例中，阵列基板600还可以包括平坦化层201和第一电极202。

平坦化层201位于薄膜晶体管400的第二层间电介质层105远离第一层间电介质层103的一侧。平坦化层201具有使得薄膜晶体管400的漏极106的第二部分126的部分露出的开口211，即开口211连接到第二部分126。平坦化层201的材料例如可以包括树脂材料等。

第一电极202至少部分位于开口211中，并且与第二部分126接触。例如，第一电极202的一部分位于开口211的底部和侧壁上，其他部分位于平坦化层201上。

在一些实施例中，第一电极202可以为阳极。这种情况下，阵列基板还可以包括部分覆盖第一电极202的像素界定层。

在另一些实施例中，第一电极202可以为像素电极。在某些实施例中，阵列基板还可以包括公共电极(后文将结合图7进行说明)。在其他的实施例中，阵列基板也可以不包括公共电极，例如，公共电极可以设置在彩膜基板中。

图7是根据本公开另一个实施例的阵列基板的结构示意图。

与图6所示阵列基板600相比，图7所示阵列基板700还包括绝缘层203和公共电极204。绝缘层203位于第一电极202远离第二部分126的一侧，公共电极204位于绝缘层203远离第一电极202的一侧。绝缘层203将第一电极202和公共电极204隔离开，以使得第一电极202和公共电极204之间绝缘。在某些实施例中，绝缘层203可以覆盖平坦化层201的一部分。例如，绝缘层203的材料可以包括氮化硅等。

本公开实施例还提供了一种显示装置。显示装置可以包括上述任意一个实施例的阵列基板600/700。在一些实施例中，显示装置例如可以是显示面板、移动终端、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸、虚拟现实系统等任何具有显示功能的产品或部件。

在一些实施例中，显示装置可以是有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板。在另一些实施例中，显示装置可以是液晶显示面板。由于显示面板中的薄膜晶体管的源极和漏极位于不同层，减少了由于源极和漏极的搭接导致的暗点等显示不良现象的出现，提高了显示面板的显示效果。

图8是根据本公开一个实施例的薄膜晶体管的制造方法的流程示意图。图9A-图9G示出了根据本公开一些实施例的形成薄膜晶体管的不同阶段得到的结构的截面示意图。下面结合图8、图9A-图9G介绍根据本公开一些实施例的薄膜晶体管的形成过程。

在步骤802，形成位于衬底101一侧的有源层102，如图9A所示。

在一些实现方式中，可以先形成位于衬底101的一侧的缓冲层109，然后在缓冲层109远离衬底101的一侧形成有源层102。在另一些实现方式中，可以先形成位于衬底101的一侧的遮光层110，再形成位于衬底101的一侧、且覆盖遮光层110的缓冲层109，然后在缓冲层109远离衬底101的一侧形成有源层102。这里，有源层102在衬底101上的正投影与遮光层110在衬底101上的正投影至少部分重叠。

在一些实施例中，参见图9A，在形成位于衬底101一侧的有源层102后，在有源层102远离衬底101的一侧形成栅极电介质层107，然后在栅极电介质层107远离有源层102的一侧形成栅极108。这样的方式可以形成顶栅型薄膜晶体管。在某些实现方式中，栅极电介质层107可以覆盖有源层102。

在另一些实施例中，在形成位于衬底101一侧的有源层102前，可以在衬底101的一侧形成栅极，然后在栅极远离衬底101的一侧形成栅极电介质层。这样的方式可以形成底栅型薄膜晶体管。

在步骤804，形成位于有源层102远离衬底101的一侧的第一层间电介质层103，如图9B所示。在一些实施例中，第一层间电介质层103可以位于栅极电介质层107远离衬底101的一侧、且覆盖栅极108。

在步骤806，形成贯穿第一层间电介质层103、且连接到有源层102的源极104。

例如，可以先形成贯穿第一层间电介质层103的第一开口10，第一开口10使得有源层102的部分露出，如图9C所示。在一些实现方式中，第一开口10使得有源层102的上表面露出。在另一些实现方式中，第一开口10可以延伸到有源层102的上表面以下。例如，可以采用合适的刻蚀剂分别对第一层间电介质层103和有源层102进行刻蚀，以形成第一开口10。然后，形成至少部分位于第一开口10中、且与有源层102接触的源极104，如图9D所示。

在某些实施例中，在形成缓冲层109的情况下，所形成的第一开口10可以延伸到缓冲层109中，即，可以对有源层102进行过刻蚀，以减小工艺难度。这种情况下，源极104可以延伸到缓冲层109中。

在步骤808，形成位于第一层间电介质层103远离有源层102的一侧、且覆盖源极104的第二层间电介质层105，如图9E所示。

在步骤810，形成漏极106，从而形成薄膜晶体管。这里，漏极106至少包括第一部分116。第一部分116贯穿第二层间电介质层105和第一层间电介质层103、且连接到有源层102。在某些实施例中，漏极106还包括与第一部分116连接的第二部分126。第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。在一些实施例中，第二部分126在衬底101上的正投影与源极104在衬底101上的正投影部分重叠。

例如，可以先形成贯穿第二层间电介质层105和第一层间电介质层103的第二开口20，第二开口20使得有源层102的部分露出，如图9F所示。在一些实现方式中，第二开口20使得有源层102的上表面露出。在另一些实现方式中，第二开口20可以延伸到有源层102的上表面以下。然后，形成源极106，如图9G所示。这里，源极106的第一部分116位于第二开口20中、且与有源层102接触。

在某些实施例中，在形成缓冲层109的情况下，所形成的第二开口20可以延伸到缓冲层109中，即，可以对有源层102进行过刻蚀，以减小工艺难度。这种情况下，第一部分116可以延伸到缓冲层109中。

至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。