GaN结构的制备方法

技术领域

本发明属于半导体制造领域，涉及一种GaN结构的制备方法。

背景技术

第三代宽禁带半导体的出现将半导体电子器件行业的进程又向前推进了一步，其中以氮化镓(GaN)为代表的第三代半导体材料具有优良的特性。GaN的宽禁带半导体特性使其具有高电子饱和漂移速度，击穿电场高，耐高温和抗辐射等性能。因此GaN在耐高温，高频和高压电子器件领域具有巨大的应用潜力。

基于AlGaN/GaN异质结结构的高电子迁移率晶体管(HEMT)在高速高频大功率器件中的需求越来越大。刻蚀作为GaN HEMT器件制造过程中非常关键的工艺对其性能具有重要的影响，良好的刻蚀工艺对改善欧姆接触，降低表面刻蚀损伤等方面具有非常有利的影响。

刻蚀分为湿法刻蚀和干法刻蚀两种，湿法刻蚀工艺简单，但是由于化学反应的各向同性，会发生严重的钻蚀现象，难以获得精细的图形，从而湿法刻蚀的效果并不是很好，因此干法刻蚀成为GaN刻蚀的首选。

干法刻蚀是利用高能量的离子束轰击材料或者是采用等离子体中高活性体与材料发生反应以达到刻蚀的效果。干法刻蚀的各向异性好，但是选择性差，由于高能离子的轰击会对材料的表面造成损伤，导致GaN器件的欧姆接触差，金属与GaN的接触电阻大，导致高的电压降，进而影响器件的性能。目前常用的干法刻蚀方法为感应耦合等离子体(ICP)，常见的GaN-ICP的刻蚀气体为BCl

因此，提供一种GaN结构的制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN结构的制备方法，用于解决现有技术中制备GaN结构所遇到的上述一系列工艺制程问题。

为实现上述目的及其他相关目的，本发明提供一种GaN结构的制备方法，包括以下步骤：

提供半导体基底，所述半导体基底包括自下而上叠置的UID-GaN层、AlGaN层及P-GaN层；

于所述P-GaN层的表面制备SiO

图形化所述SiO

对所述P-GaN层进行第一刻蚀，在所述P-GaN层中形成台阶；

对所述P-GaN层进行第二刻蚀，自所述台阶向下延伸，显露所述AlGaN层；

去除所述SiO

形成源漏欧姆金属层及栅极肖特基金属层，所述源漏欧姆金属层位于显露的所述AlGaN层上，所述肖特基栅极金属层位于所述P-GaN层上。

可选地，所述第一刻蚀的刻蚀速率大于所述第二刻蚀的刻蚀速率，所述第一刻蚀的刻蚀速率V1为20～60nm/min，所述第二刻蚀的刻蚀速率V2为2～5nm/min；所述第一刻蚀的刻蚀厚度大于所述第二刻蚀的刻蚀厚度，所述第一刻蚀的刻蚀厚度与所述第二刻蚀的刻蚀厚度的比值范围为10:1～20:1。

可选地，所述P-GaN层与所述AlGaN层的刻蚀选择比的范围为大于10:1。

可选地，形成的所述SiO

可选地，所述第一刻蚀及所述第二刻蚀后，形成的所述P-GaN层与所述AlGaN层的刻蚀角度范围为70°～90°；形成的所述AlGaN层的表面粗糙度为0.41～0.43。

可选地，所述第一刻蚀为ICP刻蚀，刻蚀气体为Cl

可选地，所述第二刻蚀为ICP刻蚀，刻蚀气体为Cl

可选地，图形化所述SiO

于所述SiO

图形化所述光刻胶层；

采用ICP刻蚀所述SiO

使用丙酮、异丙醇和去离子水的混合液去除所述光刻胶层。

可选地，在形成所述源漏欧姆金属层之前还包括采用HCl缓冲溶液对显露的所述AlGaN层的表面进行清洗的步骤。

可选地，形成所述源漏欧姆金属层的方法包括电子束蒸发法，形成的所述源漏欧姆金属层包括Ti/Al/Ni/Au层；形成所述肖特基栅极金属层的方法包括电子束蒸发法，形成的所述肖特基栅极金属层包括Ti/Al层。

如上所述，本发明的GaN结构的制备方法，在对P-GaN层进行刻蚀时，采用两步刻蚀法，通过对第一刻蚀及第二刻蚀的工艺控制，可实现P-GaN层与AlGaN层的高刻蚀选择比，使得刻蚀之后的AlGaN层的表面光滑，获得低损伤的AlGaN层表面以降低刻蚀损伤；刻蚀工艺过程中，使用SiO

附图说明

图1显示为本发明实施例中制备GaN结构的工艺流程示意图。

图2显示为本发明实施例中形成SiO

图3显示为本发明实施例中形成图形化的光刻胶后的结构示意图。

图4显示为本发明实施例中图形化SiO

图5显示为本发明实施例中对P-GaN层进行第一刻蚀形成台阶后的结构示意图。

图6显示为本发明实施例中对P-GaN层进行第二刻蚀后的结构示意图。

图7显示为图6中A区域的扫描电镜图。

图8显示为本发明实施例中制备的GaN结构的结构示意图。

元件标号说明

101UID-GaN层

102AlGaN层

103P-GaN层

1031 台阶

104SiO

105光刻胶层

106漏极欧姆金属层

107源极欧姆金属层

108栅介电层

109栅极肖特基金属层

H1、H2刻蚀厚度

A区域

S1～S7 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。其中，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此处可能使用诸如“介于……之间”，该表达表示包括两端点值，以及可能使用诸如“多个”，该表达表示两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

如图1所示，本实施例提供一种GaN结构的制备方法，包括以下步骤：

S1：提供半导体基底，所述半导体基底包括自下而上叠置的UID-GaN层、AlGaN层及P-GaN层；

S2：于所述P-GaN层的表面制备SiO2掩膜层；

S3：图形化所述SiO2掩膜层，显露部分所述P-GaN层；

S4：对所述P-GaN层进行第一刻蚀，在所述P-GaN层中形成台阶；

S5：对所述P-GaN层进行第二刻蚀，自所述台阶向下延伸，显露所述AlGaN层；

S6：去除所述SiO2掩膜层；

S7：形成源漏欧姆金属层及栅极肖特基金属层，所述源漏欧姆金属层位于显露的所述AlGaN层上，所述肖特基栅极金属层位于所述P-GaN层上。

参阅图2～图8，以下结合附图，对有关所述GaN结构的制备作进一步的介绍。

首先，参阅图2，执行步骤S1，提供半导体基底，所述半导体基底包括自下而上叠置的UID-GaN层101、AlGaN层102及P-GaN层103。

具体的，所述半导体基底还可包括位于所述UID-GaN层101下方的衬底(未图示)、AlN成核层、AlGaN缓冲层等，关于所述半导体基底的具体结构及制备方法此处不作限定，可根据需要进行选择。

接着，执行步骤S2，于所述P-GaN层103的表面制备SiO

具体的，可使用电子束蒸发法在所述P-GaN层103的表面制备所述SiO

接着，参阅图3，执行步骤S3，图形化所述SiO

作为示例，图形化所述SiO

于所述SiO

图形化所述光刻胶层105；

采用ICP刻蚀所述SiO

使用丙酮、异丙醇和去离子水的混合液去除所述光刻胶层105。

具体的，如使用光刻工艺，通过涂胶、前烘、曝光、显影在所述SiO

接着，参阅图4，执行步骤S4，对所述P-GaN层103进行第一刻蚀，在所述P-GaN层中形成台阶1031。

参阅图4及图5，在完成所述第一刻蚀后，执行步骤S5，对所述P-GaN层103进行第二刻蚀，自所述台阶1031向下延伸，显露所述AlGaN层102。

作为示例，所述第一刻蚀为ICP刻蚀，刻蚀气体为Cl

作为示例，所述第二刻蚀为ICP刻蚀，刻蚀气体为Cl

具体的，在Cl

其中，在所述第一刻蚀步骤中，Cl

作为示例，所述第一刻蚀的刻蚀速率大于所述第二刻蚀的刻蚀速率，所述第一刻蚀的刻蚀速率V1为20～60nm/min，所述第二刻蚀的刻蚀速率V2为2～5nm/min；所述第一刻蚀的刻蚀厚度H1大于所述第二刻蚀的刻蚀厚度H2，所述第一刻蚀的刻蚀厚度H1与所述第二刻蚀的刻蚀厚度H2的比值范围为10:1～20:1。

具体的，通过将所述P-GaN层103先进行快速刻蚀工艺而后进行慢速刻蚀工艺，使得刻蚀成功停留在所述AlGaN层102，该分步结合的刻蚀工艺使得所述P-GaN层103与所述AlGaN层102的刻蚀选择比的范围大于10:1，如15:1、20:1等，从而实现高刻蚀选择比，且因对所述第一刻蚀及所述第二刻蚀的工艺控制可使得刻蚀之后的所述AlGaN层102的表面光滑，获得低损伤的所述AlGaN层102表面，以降低刻蚀损伤。

其中，所述第一刻蚀的刻蚀速率V1可为如20nm/min、40nm/min、60nm/min等，所述第二刻蚀的刻蚀速率V2可为如2nm/min、4nm/min、5nm/min等。所述第一刻蚀的刻蚀厚度H1与所述第二刻蚀的刻蚀厚度H2的比值范围可为如10:1、12:1、15:1、18:1、20:1等。

接着，参阅图6及图7，执行步骤S6，去除所述SiO

作为示例，去除所述SiO

作为示例，所述第一刻蚀及所述第二刻蚀后，形成的所述P-GaN层103与所述AlGaN层102的刻蚀角度θ的范围可为70°～90°，如70°、80°、90°等；形成的所述AlGaN层102的表面粗糙度可为0.41～0.43，如0.41、0.416、0.427、0.428、0.43等。

具体的，在刻蚀工艺过程中，由于使用所述SiO

接着，参阅图8，执行步骤S7，形成源漏欧姆金属层及栅极肖特基金属层109，所述源漏欧姆金属层位于显露的所述AlGaN层102上，所述肖特基栅极金属层109位于所述P-GaN层103上。

具体的，可通过光刻及电子束蒸发法，先形成位于所述AlGaN层102上的所述源漏欧姆金属层，所述源漏欧姆金属层包括漏极欧姆金属层106及源极欧姆金属层107，所述源漏欧姆金属层可包括Ti/Al/Ni/Au层，而后，在所述P-GaN层103上形成栅介电层108，并可通过光刻及电子束蒸发法在所述栅介电层108上形成所述栅极肖特基金属层109，所述肖特基栅极金属层109可包括Ti/Al层。关于所述源漏欧姆金属层及栅极肖特基金属层109的制备此处不作过分限定。

作为示例，在形成所述源漏欧姆金属层之前还可包括采用HCl缓冲溶液对显露的所述AlGaN层102的表面进行清洗的步骤，以使得欧姆接触电阻优良，对比测试性能如下表：

综上所述，本发明的GaN结构的制备方法，在对P-GaN层进行刻蚀时，采用两步刻蚀法，通过对第一刻蚀及第二刻蚀的工艺控制，可实现P-GaN层与AlGaN层的高刻蚀选择比，使得刻蚀之后的AlGaN层的表面光滑，获得低损伤的AlGaN层表面以降低刻蚀损伤；刻蚀工艺过程中，使用SiO

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。