存储器阵列

技术领域

本文中所公开的实施例涉及存储器阵列。

背景技术

存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。可在个别存储器单元的一或多个阵列中制造存储器。可使用数字线(也可被称作位线、数据线或感测线)和存取线(也可被称作字线)对存储器单元进行写入或读取。数字线可沿着阵列的列以导电方式互连存储器单元，且存取线可沿着阵列的行以导电方式互连存储器单元。每一存储器单元可通过数字线与存取线的组合进行唯一地寻址。

存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选择状态保留或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个层级或状态的信息。

电容器是可用在存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。作为电场的能量可以静电方式存储在这种材料内。取决于绝缘体材料的组成，所述存储的场将为易失性的或非易失性的。例如，仅包含SiO

场效应晶体管是可用在存储器单元中的另一类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流到另一者。当从栅极去除电压时，很大程度上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。无论如何，栅极绝缘体都可为可编程的，例如为铁电的。

附图说明

图1是根据本发明的实施例的包括存储器阵列的衬底片段的图解截面视图，且是穿过图2至5中的线1-1截取的。

图2是穿过图1中的线2-2截取的截面视图。

图3是穿过图1中的线2-2截取的截面视图，且其比例比图1和2的比例小。

图4是穿过图1中的线4-4截取的截面视图。

图5是穿过图1中的线5-5截取的截面视图。

图6是图1的一部分的放大视图。

图7是图1衬底片段的某些组件的放大的并列分解透视图和放大的已组装透视图。

图8是根据本发明的实施例的包括存储器阵列的替代实施例衬底片段的图解截面视图，且如将参照图1至7实施例在位置上穿过对应于图1中的线2-2的线截取。

图9是如将参照图1至7实施例在位置上穿过对应于图1中的线4-4的线截取的图8实施例的图解截面视图。

图10是如将参照图1至7实施例在位置上穿过对应于图1中的线5-5的线截取的图8实施例的图解截面视图。

图11是图10构造的图解截面视图，其比例比图10的比例小。

图12是图1衬底片段的另一(不同)部分的图解截面视图。

图13是图12衬底片段在图12所展示的处理步骤之后的处理步骤处的视图。

具体实施方式

本发明的实施例涵盖存储器阵列。第一示例实施例在图1至7中展示出且参考所述图进行描述。这展示了具有在基底衬底11上方的存储器阵列10的构造8，所述基底衬底可包括导电/导体/传导性、半导电/半导体/半传导性和绝缘/绝缘体/绝缘性(即，本文中是电气地)材料中的任何一或多个。各种材料已竖向地形成于基底衬底11上方。材料可在图1至7描绘的材料的旁边、竖向内侧或竖向外侧。例如，集成电路系统的其它部分地或完全制造的组件可设置于基底衬底11的上方、周围或之内的某处。用于操作存储器阵列内的组件的控制和/或其它外围电路系统也可被制造，且可或不可完全或部分地在存储器阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造且操作多个子阵列。如此文件中所使用，“子阵列”也可被视为阵列。

构造8分别包含绝缘材料16(例如，碳掺杂氮化硅[2至10原子百分比的碳]、氮化硅和/或沉积到200埃至500埃的厚度的掺杂或未掺杂二氧化硅)和存储器单元19的竖直交替层12和14。存储器单元层14可具有与绝缘材料层12相同或不同的厚度，其中展示了不同且较大的厚度(例如500埃至1,500埃)。构造8被展示为具有七个竖直交替层12和14，但有可能形成更多(例如数十、数百等)。因此，更多层12和14可在所描绘的层下方并在基底衬底11上方，和/或更多层12和14可在所描绘的层上方。

存储器单元19个别地包括晶体管25和电容器34。晶体管25包括其间具有沟道区24的第一源极/漏极区20(图6和7)以及第二源极/漏极区22。沟道区可包括任何适当地掺杂的半导体材料，例如多晶硅，但不是本质上导电的。额外实例是GaP和一或多个半导体氧化物。举例来说，半导体氧化物可包括任何合适的组合物，且在一些实施例中，可包含铟、锌、锡和镓中的一或多个。举例来说，半导体氧化物可具有氧与铟、锌和镓中的任一者的组合。铟、锌和镓是此类组合物(例如，半导体金属氧化物)内的金属，并且可以使用替代和/或额外的金属，并且组合物不必为或不必包括一或多个化学计量化合物。无论如何，且仅作为举例，一些实例包含ZnO

在一个实施例中且如所展示，第一源极/漏极区20和第二源极/漏极区22中的一个(例如，22)在另一个的上方、在一个实施例中在另一个的正上方。在另一实施例中，第一源极/漏极区20在第二源极/漏极区22上方、在一个实施例中在所述第二源极/漏极区正上方(例如，如将在页面的平面[变为倒置]的情况下发生或呈现，在所述平面上图1、6和7中的每一者旋转180°)。在一个实施例中且如所展示，沟道区24包括在直线竖直横截面(例如为图1和6中的每一者所位于的页面的平面的所述直线竖直横截面)上面向彼此的对置的C形形状21(图6和7)。

导电栅极26以操作方式接近沟道区24。具体地说，在所描绘的实例中，栅极绝缘体材料28(例如，二氧化硅、氮化硅、二氧化铪、其它高k绝缘体材料和/或铁电材料)在栅极26与沟道区24之间。在一个实施例中，沟道区24的至少一部分是水平定向的以用于第一源极/漏极区20与第二源极/漏极区22之间的部分中的水平电流流动。在所描绘的示例实施例中，仅沟道区24的一部分是水平定向的以用于通过此处的水平电流流动。无论如何，当将合适的电压施加到栅极26时，导电沟道可形成于接近栅极绝缘体材料28的沟道区24内，使得电流能够在源极/漏极区20与22之间流动。

电容器34包括一对导电电极，例如，其间具有电容器绝缘体50(例如，二氧化硅、氮化硅、二氧化铪、其它高k绝缘体材料和/或铁电材料)的第一电极46和第二电极48。第一电极46电耦合到、在一个实施例中直接电耦合到第一源极/漏极区20。个别第一源极/漏极区20可包括如所展示的个别第一电极46的一部分。在一个实施例中且如所展示，阵列10中的多个电容器34的第二电容器电极48电耦合到、在一个实施例中直接电耦合到彼此。在一个实施例中，阵列10中的所有电容器的所有此类第二电极彼此电耦合，且在一个实施例中彼此直接电耦合。

在一个实施例中，电容器-电极结构52(例如，实心或中空支柱、实心或中空壁等)竖向延伸穿过竖直交替层12和14，其中在不同存储器单元层14中的个别电容器34的第二电极48的个别者电耦合到、在一个实施例中直接电耦合到竖向延伸的电容器-电极结构52。电容器-电极结构52的示例材料为金属材料和导电掺杂的半导体材料，并且此可具有与如所展示的第二电极48的组成相同的组成。在一个实施例中，电容器-电极结构52直接电耦合到在竖直交替层12和14上方或下方(展示为上方)的水平延长的电容器-电极构造29(图1；例如线或板)。在一个实施例中，构造29可将阵列内的所有第二电极48直接电耦合在一起。在一个实施例中且如缩小比例的图3所展示，多个电容器-电极结构52竖向地延伸穿过竖直交替层12和14，其中在不同存储器单元层14中的个别电容器34的个别第二电极48电耦合到电容器-电极结构52的个别者。

可以关于上述实施例使用本文关于其它实施例展示和/或描述的任何其它属性或方面。

在一个实施例中且如所展示，电容器-电极结构52包括竖向延伸的壁53，其水平地纵向延长(例如，沿着图2至5中的方向54)并且使多个电容器的第二电容器电极彼此直接电耦合。在一个实施例中，仅作为举例，这是在阵列10中的不同存储器单元层14中的多个电容器34的第二电容器电极48可如何彼此电耦合的一个实例。替代地，且仅作为举例，电容器-电极结构可包括多个支柱，所述支柱使多个电容器的第二电容器电极彼此直接电耦合，例如，如通过图8至10中的阵列10a的构造8a所展示。已在适当时使用上文所描述的实施例的相同标号，其中用后缀“a”或用不同标号指示某些构造差异。电容器-电极结构52a包括使多个电容器的第二电容器电极彼此直接电耦合的多个支柱55。支柱55可电耦合到、在一个实施例中直接电耦合到在竖直交替层12和14上方或下方的水平延长的电容器-电极构造29(图8至10中未示出)。可使用如本文中关于其它实施例所展示和/或描述的任何其它属性或方面。

字线将晶体管的个别者的栅极中的多个电耦合在一起、在一个实施例中直接电耦合在一起。感测线电耦合到、在一个实施例中直接电耦合到晶体管的个别者的第二源极/漏极区中的多个。

在一个实施例中，构造10包括竖向地延伸穿过竖直交替层12和14的绝缘材料16和存储器单元19的字线结构56。在不同存储器单元层14中的个别栅极26直接电耦合到个别字线结构56(例如，包括所述个别字线结构的一部分)。在一个实施例中且如所展示，字线结构56个别地包括竖直或在竖直10°内的支柱部分58(例如，实心或中空的，且为其它组件的清楚起见未在图7中展示)，且在一个实施例中，栅极26包括周向围绕支柱部分58径向突出的环形区60。因此，且在一些实施例中，栅极26可被视为包括环形区部分，且环形区部分可被视为包括字线结构的部分。在一个实施例中且如所展示，个别字线结构56直接电耦合到在竖直交替层12和14上方或下方(展示为下方)的个别水平的纵向延长的线62(图1中仅展示出一个)。

示例绝缘材料57(例如，二氧化硅或氮化硅)展示在栅极26的径向突出的环形区60的上方和下方。示例绝缘材料59(例如，二氧化硅或氮化硅)展示在字线结构56与电容器34的第一电极46之间。

在一个实施例中，水平延伸的感测线64在个别存储器单元层14中。个别存储器单元层14中的个别第二源极/漏极区22电耦合到、在一个实施例中直接电耦合到相应个别存储器单元层14中的个别水平延伸的感测线64。个别第二源极/漏极区22可包括如所展示的个别感测线64的一部分。在一个实施例中且如所展示，个别水平延伸的感测线64包括端对端重叠互连的环状结构66。环状结构66个别地周向包围字线结构56中的一者，其中示例绝缘材料61(例如，二氧化硅或氮化硅)横向/径向地位于感测线64与字线结构56之间。在一个实施例中，感测线64可被视为包括相应的中心纵向轴线68，在一个实施例中，所述中心纵向轴线是笔直的。

以上示例结构可通过任何现有或未来研发的技术来制造。例如，且仅作为举例，绝缘层12的绝缘材料16可包括掺杂有碳的氮化硅。存储器单元层14可最初被制造为堆叠，其为在层非晶硅上方的未掺杂二氧化硅层上方的未掺杂氮化硅层。无论如何，如果图1至11可按任何次序制造，则展示组件。在一个实例中，会穿过整个堆叠形成将会对应于字线结构的支柱部分58的大小和形状的孔。未掺杂氮化硅层随后将相对于其它经暴露材料而选择性地进行各向同性地蚀刻(例如，通过使用H

非晶硅层接着将会类似地相对于其它材料而选择性地进行各向同性地湿蚀刻(例如，通过使用氢氧化四甲基铵的定时湿蚀刻，下文称为TMAH)。接着会沉积将为第一电容器电极46的导电材料薄层，随后沉积牺牲多晶硅。多晶硅接着会进行各向同性地蚀刻(例如，通过使用TMAH的定时湿蚀刻)以相对于竖直延伸的开口凹进以掩蔽导电材料的剩余径向最外部分。在此之后，会从竖直开口的侧壁且从非晶硅层内的未遮蔽部分去除此类导电材料(例如，在导电材料为氮化钛的情况下，通过使用NH

接着，二氧化硅将相对于其它经暴露材料而选择性地进行各向同性地蚀刻(例如，通过使用HF的定时湿蚀刻)，随后沉积沟道材料24的薄层，接着是栅极绝缘体28，且接着是栅极26的导电材料。随后会从竖直开口去除导电材料(例如，通过蚀刻)，接着会选择性地对栅极绝缘体进行湿蚀刻(例如，在栅极绝缘体28为二氧化硅的情况下使用HF)以为绝缘材料57腾出空间。接着，将绝缘材料57沉积在竖直开口内并且填充凹部，随后从竖直开口的中心去除此类绝缘材料。接着将导电材料沉积在竖直开口内以用于形成字线结构56的剩余部分。

电容器-电极结构52可随后以类似方式形成，例如，通过从形成对应于壁53或支柱55的轮廓的竖直开口开始。随后将对非晶硅进行定时的各向同性的选择性蚀刻(例如，使用TMAH)以暴露将为第一电容器电极46的导电材料的仅一侧。接着，那些暴露部分可经受其短定时湿蚀刻(例如，在导电材料为氮化钛的情况下使用NH

上文所描述的结构可形成于构造的竖直凹部内，由此各种材料可固有地沿着侧壁向上布设。例如，且仅作为举例，图12和13展示了示例此类技术，由此在堆叠中的竖直列中的感测线的堆叠可以向上布设以用于与感测放大器电耦合。

图12展示构造8的阵列10的各种材料，如已在基底衬底11上方的凹部75(例如，浴缸状)内制造。存储器单元层19的感测线层中的绝缘材料16(未示出)展示为绝缘材料80(例如，未掺杂氮化硅)，且其将具有与绝缘材料16(例如，掺杂氮化硅和/或二氧化硅)的组合物在蚀刻性上不同的组合物。

图13展示如已去除(例如，通过用H

上述处理或构造可视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组，或者在所述单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统也可作为成品构造的部分形成于任何位置处，并且在一些实施例中可位于阵列下面(例如，阵列下面的CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中展示或上文描述的堆叠/叠组的上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。介入结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。可以单独地且依序地(例如，一个在另一个顶上)制造多个堆叠/叠组，或者可以基本上同时制造两个或更多个堆叠/叠组。

上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的且在制造期间处理衬底时可参照的大体方向(即，在10度内)，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面的(即，与所述表面不成度数)且在制造期间处理衬底可参照的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸的”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等等参考了晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸的”、“水平地延伸”、“水平延伸的”等等参考了基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。

此外，“正上方”、“正下方”和“处于正下面”要求两个所陈述区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。并且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分位于另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分位于另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。

本文中所描述的材料、区和结构中的任一个可为均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此一或多个组合物、主要由此一或多个组合物组成或由此一或多个组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来研发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂以及离子植入是实例。

另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文所使用，“不同组成”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均质的情况下。如果两个所陈述材料或区并未直接抵靠彼此，那么在此类材料或区并非均质的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在……上方”、“在……上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述的材料、区或结构相对彼此无物理接触的构造。

在本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，则所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到其。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。

本文中的导电/导体/传导性材料中的任一个的组成可为金属材料和/或导电掺杂的半导电/半导体/半传导性材料。“金属材料”是元素金属、两个或更多个元素金属的任何混合物或合金以及任何一或多个导电金属化合物中的任一个或组合。

在本文中，关于蚀刻(etch/etching)、去除(removing/removal)、沉积和/或形成(forming/formation)的“选择性”是一种所陈述材料相对于所作用的另一所陈述材料以按体积计至少2:1的比率进行的此类动作。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一所陈述的一或多个材料而沉积、生长或形成达至少第一75埃的沉积、生长或形成。

除非另有指示，否则本文中“或”的使用涵盖任一个和两者。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。字线结构竖向地延伸穿过所述竖直交替层的所述绝缘材料和所述存储器单元。所述存储器单元层中的不同者的所述栅极的个别者直接电耦合到所述字线结构的个别者。感测线电耦合到所述晶体管的个别者的所述第二源极/漏极区中的多个。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。水平延伸的感测线在存储器单元层的个别者中。个别存储器单元层中的第二源极/漏极区的个别者电耦合到相应个别存储器单元层中的水平延伸的感测线的个别者。字线将所述晶体管的个别者的所述栅极中的多个电耦合在一起。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。字线结构竖向地延伸穿过所述竖直交替层的所述绝缘材料和所述存储器单元。所述存储器单元层中的不同者的所述栅极的个别者直接电耦合到所述字线结构的个别者。水平延伸的感测线在存储器单元层的个别者中。个别存储器单元层中的第二源极/漏极区的个别者电耦合到相应个别存储器单元层中的水平延伸的感测线的个别者。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。所述阵列中的所述电容器中的多个的所述第二电容器电极电耦合到彼此。字线结构竖向地延伸穿过所述竖直交替层的所述绝缘材料和所述存储器单元。所述存储器单元层中的不同者的所述栅极的个别者直接电耦合到所述字线结构的个别者。电容器-电极结构竖向地延伸穿过所述竖直交替层。不同存储器单元层中的所述电容器的个别者中的所述第二电极的个别者电耦合到竖向延伸的电容器-电极结构。感测线电耦合到所述晶体管的个别者的所述第二源极/漏极区中的多个。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。所述阵列中的所述电容器中的多个的所述第二电容器电极电耦合到彼此。水平延伸的感测线在存储器单元层的个别者中。个别存储器单元层中的第二源极/漏极区的个别者电耦合到相应个别存储器单元层中的水平延伸的感测线的个别者。电容器-电极结构竖向地延伸穿过所述竖直交替层。所述存储器单元层中的不同者的所述电容器的个别者中的所述第二电极的个别者电耦合到竖向延伸的电容器-电极结构。字线将所述晶体管的个别者的所述栅极中的多个电耦合在一起。

在一些实施例中，存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管，所述晶体管包括其间具有沟道区的第一和第二源极/漏极区，以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器，所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。所述阵列中的所述电容器中的多个的所述第二电容器电极电耦合到彼此。水平延伸的感测线在存储器单元层的个别者中。个别存储器单元层中的第二源极/漏极区的个别者电耦合到相应个别存储器单元层中的水平延伸的感测线的个别者。电容器-电极结构竖向地延伸穿过所述竖直交替层。所述存储器单元层中的不同者的所述电容器的个别者中的所述第二电极的个别者电耦合到竖向延伸的电容器-电极结构。字线将所述晶体管的个别者的所述栅极中的多个电耦合在一起。