发光二极管芯片及其制备方法

技术领域

本公开涉及光电子制造技术领域，特别涉及一种发光二极管芯片及其制备方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于显示设备中。

为了提高发光二极管的出光效率，在发光二极管芯片中，通常设置有一些反射层或是增透层。例如，在以衬底的背面为出光面的发光二极管芯片中，在衬底的背面设置有增透层，有利于光线的射出，使发光二极管芯片的亮度得到一定的提升。

但是目前这种设置增透层的发光二极管芯片的亮度仍然不足以满足需要，有待进一步的提高。

发明内容

本公开实施例提供了一种发光二极管芯片及其制备方法，能够进一步提高发光二极管芯片的亮度。所述技术方案如下：

第一方面，本公开实施例提供了一种发光二极管芯片，该发光二极管芯片包括衬底、发光结构和增透层，所述发光结构和所述增透层分别位于所述衬底相对的两面，所述增透层包括多个高折射率层和多个低折射率层，所述多个高折射率层和所述多个低折射率层交替层叠设置在所述衬底上，所述增透层远离所述衬底的表面具有多个凹孔。

可选地，所述凹孔的盲端位于所述低折射率层中。

可选地，所述凹孔的横截面积与横截面到所述衬底的距离正相关。

可选地，所述凹孔的底面与所述衬底靠近所述增透层的表面平行，所述凹孔的侧壁与所述凹孔的底面所呈的夹角不小于所述低折射率层的全反射角。

可选地，所述凹孔呈圆台形。

可选地，所述多个凹孔的开口的总面积与所述增透层远离所述衬底的表面的面积之比为10％～20％。

可选地，所述低折射率层为SiO

可选地，所述增透层靠近所述衬底的一侧为所述高折射率层，远离所述衬底的一侧为所述低折射率层。

可选地，所述增透层中，最靠近所述衬底的高折射率层的厚度为

第二方面，本公开实施例还提供了一种用于制作前一方面所述的发光二极管芯片的制备方法，该方法包括：

在衬底的一面形成发光结构；

在所述衬底的另一面形成增透层，所述增透层包括多个高折射率层和多个低折射率层，所述多个高折射率层和所述多个低折射率层交替层叠设置在所述衬底上；

在所述增透层远离所述衬底的表面形成多个凹孔。

本公开实施例提供的技术方案带来的有益效果至少包括：

通过在衬底的一面设置发光结构，另一面设置增透层，增透层由多个高折射率层和多个低折射率层交替层叠形成，发光结构发出的光在穿过增透层的过程中，在增透层与衬底的界面处、高折射率层和低折射率层的界面处向衬底所在的一侧反射时，根据发光结构的发光波长对高折射率层和低折射率层的厚度进行配置，可以使不同界面处的反射光存在π的奇数倍的相位差而相互抵消，减少反射回衬底的光，从而提高出发光二极管芯片的光效率，使亮度得到提升。又由于增透层远离衬底的表面上还设置有多个凹孔，使得光线也可以从凹孔的孔壁射出，并通过凹孔的孔壁向外反射，凹孔可以使一部分光线更快地射出增透层，减少这部分光线在增透层中的折射和反射次数，从而降低光损耗，进一步提升发光二极管芯片的亮度。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种发光二极管芯片的结构示意图；

图2是本公开实施例提供的一种发光二极管芯片的制备方法流程图；

图3是本公开实施例提供的一种发光二极管芯片的制备流程图；

图4是本公开实施例提供的一种发光二极管芯片的制备过程示意图；

图5是本公开实施例提供的一种发光二极管芯片的制备过程示意图；

图6是本公开实施例提供的一种发光二极管芯片的制备过程示意图；

图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

图1是本公开实施例提供的一种发光二极管芯片的结构示意图。如图1所示，该发光二极管芯片包括衬底10、发光结构20和增透层30。

如图1所示，发光结构20和增透层30分别位于衬底10相对的两面。衬底10具有承载面和背面，承载面与背面相对，承载面与背面是衬底10最大的两个表面，发光结构20位于衬底10的承载面上，增透层30位于衬底10的背面。

示例性地，衬底10可以是透明衬底，例如图形化蓝宝石衬底等。

增透层30包括多个高折射率层31和多个低折射率层32，多个高折射率层31和多个低折射率层32交替层叠设置在衬底10上。增透层30远离衬底10的表面具有多个凹孔30a。

通过在衬底10的一面设置发光结构20，另一面设置增透层30，增透层30由多个高折射率层31和多个低折射率层32交替层叠形成。根据发光结构20的发光波长对高折射率层31和低折射率层32的厚度进行配置，可以使发光结构20发出的光在穿过增透层30的过程中，在增透层30与衬底10的界面处、高折射率层31和低折射率层32的界面处向衬底10所在的一侧反射时，不同界面处的反射光存在π的奇数倍的相位差而相互抵消，减少反射回衬底10的光，从而提高发光二极管芯片的出光效率，使亮度得到提升。又由于增透层30远离衬底10的表面上还设置有多个凹孔30a，使得光线也可以从凹孔30a的孔壁射出，并通过凹孔30a的孔壁向外反射，凹孔30a可以使一部分光线更快地射出增透层30，减少这部分光线在增透层30中的折射和反射次数，从而降低光损耗，进一步提升发光二极管芯片的亮度。

示例性地，高折射率层31和低折射率层32可以交替层叠10层～20层。高折射率层31和低折射率层32设置的总层数过多，反而会增加增透层30对光线的吸收，不利于提高发光二极管芯片的出光效率。

如图1所示，凹孔30a的盲端位于低折射率层32中。

凹孔30a为盲孔，即凹孔30a有一端是封闭的，凹孔30a的盲端即指凹孔30a封闭的一端。将凹孔30a的盲端设置在低折射率层32中，这样光线在凹孔30a的盲端射出时，是从低折射率层32射向空气中，使增透层30与空气之间的折射率差异更小，光线可以更容易地从凹孔30a的盲端射出，减少在凹孔30a的盲端处形成的反射光，有利于进一步提高发光二极管芯片的出光效率，提高亮度。

作为示例，图1中凹孔30a的盲端位于最靠近衬底10的低折射率层32中，在其他示例中，凹孔30a的盲端也可以位于其他的低折射率层32中。凹孔30a的深度可以根据发光二极管芯片的发光波长进行确定，例如通过软件模拟的方式，确定出合适的凹孔30a的深度，使发光二极管芯片的发光亮度得到更好地提高。

可选地，凹孔30a的横截面积与横截面到衬底10的距离正相关。

也就是说，凹孔30a可以呈喇叭形，这样光线从凹孔30a的孔壁射出后，更容易在凹孔30a的孔壁的反射下，射向凹孔30a外，有利于进一步提高发光二极管芯片的亮度。本公开实施例中，凹孔30a的孔壁包括凹孔30a的侧壁以及凹孔30a的底面，凹孔30a的底面即凹孔30a的盲端的端面。

作为一种示例，凹孔30a呈圆台形。

也就是说，凹孔30a的底面为圆形面，凹孔30a的侧壁为锥形面。由凹孔30a的孔壁射出的光线，能够在锥形面的反射下射向凹孔30a外。

示例性地，凹孔30a的直径为3μm～5μm。凹孔30a的直径是指凹孔30a的开口处的直径，也就是凹孔30a远离衬底10的一端的端部的直径。凹孔30a的直径越大，凹孔30a的侧壁的面积也就越大，会对更多从衬底10垂直出射的光线进行反射，产生光损耗，影响发光亮度。凹孔30a的直径过小又会增大制作的难度。

在其他示例中，凹孔30a也可以是其他形状，例如凹孔30a的横截面可以为多边形。

可选地，凹孔30a的底面与衬底10靠近增透层30的表面平行。凹孔30a的侧壁与凹孔30a的底面所呈的夹角不小于低折射率层32的全反射角。

发光二极管芯片内部发出的光线照射到凹孔30a的底面时，有可能会产生全反射，而没有产生全反射的光线就会从凹孔30a的底面经过折射后进入凹孔30a中。从凹孔30a的底面折射后进入凹孔30a中的光线，一部分会直接射向凹孔30a外，还有一部分会照射到凹孔30a的侧壁上，经过凹孔30a的侧壁多次反射后射向凹孔30a外。光线在凹孔30a的底面折射时，是在低折射率层32与空气之间的界面上折射，通过将凹孔30a的侧壁与凹孔30a的底面所呈的夹角设置的不小于低折射率层32的全反射角，可以使从凹孔30a的底面射出的光线中，更多的光线能够直接射出凹孔30a，照射到凹孔30a的侧壁的光线，也可以经过更少次数的反射射出凹孔30a，从而减少凹孔30a的侧壁对光线进行反射所产生的光损耗，有利于进一步提高发光二极管芯片的发光亮度。

示例性地，低折射率层32为SiO

采用SiO

在本示例中，凹孔30a的侧壁与凹孔30a的底面所呈的夹角可以为46°～50°。

SiO

从衬底10垂直出射的光线，有一部分会照射到凹孔30a的侧壁上，而发生反射，这会增加光线在增透层30内的反射次数，从而使光损耗增加，凹孔30a的侧壁与凹孔30a的底面所呈的夹角越大，照射到凹孔30a的侧壁的光线就越多，会提高光损耗。为了避免光损耗过高，影响发光二极管芯片的亮度，将凹孔30a的侧壁与凹孔30a的底面所呈的夹角设置在50°以内。

如图1所示，增透层30靠近衬底10的一侧为高折射率层31，远离衬底10的一侧为低折射率层32。

将增透层30靠近衬底10的一侧设置为高折射率层31，也就是说，增透层30与衬底10的界面为高折射率层31与衬底10的界面。高折射率层31的折射率与衬底10之间的折射率差异较大，且高折射率层31的折射率高于衬底10，可以避免光线从衬底10射向增透层30时产生全反射，有利于提高发光二极管芯片的亮度。例如，采用TiO

作为一种示例，增透层30中，最靠近衬底10的高折射率层31的厚度为

高折射率层31的厚度设置的太厚，会增加高折射率层31对从衬底10中出射的光的吸收，形成光损失，不利于发光二极管芯片的亮度的提升。

示例性地，高折射率层31可以为TiO

可选地，多个凹孔30a的开口的总面积与增透层30远离衬底10的表面的面积之比为10％～20％。

凹孔30a的侧壁会对从衬底10的表面垂直出射的一部分光线进行反射，产生光损耗，凹孔30a的数量越多，开口的总面积越大，凹孔30a的侧壁的总面积也就越大，会使更多从衬底10垂直出射的光线照射到凹孔30a的侧壁并反射，从而形成光损耗，影响发光二极管芯片的亮度。并且，过多的凹孔30a会破坏增透层30的结构，不利于提高发光二极管芯片的出光效率，不利于亮度的提升。

如图1所示，该发光二极管芯片中，发光结构20包括外延结构21和电极22，其中，外延结构21可以包括依次层叠在衬底10上的N型层212、多量子阱层213和P型层214。外延结构21远离衬底10的一面具有露出N型层212的凹槽。示例性地，N型层212包括N型GaN层，P型层214包括P型GaN层。在衬底10和N型GaN层之间还可以设置有u型GaN层211。

电极22包括第一电极221和第二电极222，其中，第一电极221为P电极，位于P型层214上，且与P型层214电性相连，第二电极222为N电极，位于凹槽21a中，且与N型层212电性相连。

在P型层214上还可以设置有透明导电层23，第一电极221可以位于透明导电层23上。

如图1所示，该发光结构20还可以包括反射层24，反射层24覆盖在外延结构21和电极22表面。反射层24用于将多量子阱层213发出的光向衬底10所在的一侧反射。

示例性地，反射层24可以是分布式布拉格反射层DBR。

如图1所示，该发光结构20还可以包括焊点25，焊点25位于反射层24远离衬底10的表面上，焊点25与电极22相连。

焊点25可以包括第一焊点251和第二焊点252，第一焊点251与第一电极221电性相连，第二焊点252与第二电极222电性相连。

图2是本公开实施例提供的一种发光二极管芯片的制备方法流程图。该方法用于制备图1所示的发光二极管芯片。如图2所示，该制备方法包括：

在步骤S11中，在衬底10的一面形成发光结构20。

在步骤S12中，在衬底10的另一面形成增透层30。

其中，增透层30包括多个高折射率层31和多个低折射率层32，多个高折射率层31和多个低折射率层32交替层叠设置在衬底10上。

在步骤S13中，在增透层30远离衬底10的表面形成多个凹孔30a。

通过在衬底10的一面设置发光结构20，另一面设置增透层30，增透层30由多个高折射率层31和多个低折射率层32交替层叠形成。根据发光结构20的发光波长对高折射率层31和低折射率层32的厚度进行配置，可以使发光结构20发出的光在穿过增透层30的过程中，在增透层30与衬底10的界面处、高折射率层31和低折射率层32的界面处向衬底10所在的一侧反射时，不同界面处的反射光存在π的奇数倍的相位差而相互抵消，减少反射回衬底10的光，从而提高发光二极管芯片的出光效率，使亮度得到提升。又由于增透层30远离衬底10的表面上还设置有多个凹孔30a，使得光线也可以从凹孔30a的孔壁射出，并通过凹孔30a的孔壁向外反射，凹孔30a可以使一部分光线更快地射出增透层30，减少这部分光线在增透层30中的折射和反射次数，从而降低光损耗，进一步提升发光二极管芯片的亮度。

图3是本公开实施例提供的一种发光二极管芯片的制备流程图。图4～图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图。以下结合图4～图7对该发光二极管芯片的制备方法进行说明。如图3所示，该制备方法包括：

在步骤S21中，提供一衬底10。

可选地，衬底10为蓝宝石衬底、硅衬底或碳化硅衬底。衬底10可以为平片衬底，也可以为图形化衬底。

作为示例，本公开实施例中，衬底10为图形化蓝宝石衬底。蓝宝石衬底为一种常用衬底，技术成熟，成本低。

在步骤S21中，可以对蓝宝石衬底进行预处理，将蓝宝石衬底置于MOCVD(Metal-organic Chemical Vapor Deposition；金属有机化合物化学气相沉淀)反应腔中，对蓝宝石衬底进行烘烤处理12分钟～18分钟。

在步骤S22中，在衬底10的一面形成N型层212。

示例性地，N型层212可以是N型GaN层。

可选地，N型层212的生长温度为1000℃～1200℃；生长压力可以为50Torr～200Torr；N型层212中的Si掺杂浓度可以为5×10

在一些示例中，如图4所示，在形成N型层212之前，还可以先在衬底10上形成u型GaN层211。此外，还可以在形成u型GaN层211之前，先在衬底10上形成缓冲层，例如，缓冲层可以是AlN缓冲层。

在步骤S23中，在N型层212上形成多量子阱层213。

示例性地，多量子阱层213包括多个周期交替生长的量子阱层和量子垒层。可选地，量子阱层和量子垒层交替层叠的周期数可以为3～8。示例性地，本公开实施例中，量子阱层和量子垒层交替层叠的周期数为5。

在步骤S24中，在多量子阱层213上形成P型层214。

示例性地，P型层214可以是P型GaN层。

可选地，P型层214的生长温度可以为850℃～1050℃；P型层214的生长压力可以为100Torr～600Torr。

通过步骤S22～S24，在衬底10上形成了外延结构21。

在步骤S25中，在P型层214上形成露出N型层212的凹槽21a。

示例性地，可以通过等离子刻蚀的方式，在P型层214上形成凹槽21a。

在步骤S26中，在P型层214上形成透明导电层23。

如图5所示，在P型层214上形成有透明导电层23。

示例性地，透明导电层23可以采用氧化铟锡ITO等透明导电材料，通过沉积的方式形成。

在步骤S27中，形成电极22。

如图5所示，电极22包括第一电极221和第二电极222，其中，第一电极221为P电极，位于透明导电层23上，第二电极222为N电极，位于凹槽21a中，且与N型层212电性相连。

示例性地，可以采用金属溅射的方式沉积出电极22。

在步骤S28中，在外延结构21和电极22的表面形成反射层24。

如图6所示，在外延结构21和电极22上形成有反射层24。

示例性地，反射层24可以是分布式布拉格反射层DBR。在反射层24上对应电极22的位置可以设置有过孔，以方便后续形成的焊点25与电极22相连。

在步骤S29中，在反射层24上形成焊点25。

如图6所示，焊点25可以包括第一焊点251和第二焊点252，第一焊点251与第一电极221电性相连，第二焊点252与第二电极222电性相连。焊点25可以利用金属溅射的方式沉积在反射层24的表面。

至此完成发光结构20的制作。

在步骤S30中，在衬底10远离发光结构20的表面上形成增透层30。

如图7所示，增透层30包括多个高折射率层31和多个低折射率层32。多个高折射率层31和多个低折射率层32交替层叠设置在衬底10上。

可选地，高折射率层31可以为TiO

在步骤S31中，在增透层30上形成多个凹孔30a。

如图7所示，凹孔30a为盲孔，凹孔30a的盲端位于低折射率层32中。

示例性地，凹孔30a可以采用刻蚀的方式形成在增透层30上。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。