一种高安全性平视显示系统

技术领域

本申请属于航电系统技术领域，具体涉及一种高安全性平视显示系统。

背景技术

平视显示系统是飞机航电系统的重要子系统，是提高飞行安全的重要保证。

平视显示系统的激励计算机采集机上传感器数据，经过处理后生成平显符号画面，通过视频总线传输给平视显示器，实现画面的平视显示。根据AC 25.1309《系统设计与分析》，具备CATⅢa平视飞行导引功能的平视显示系统需要避免出现“单点失效”。因此需要对平视显示系统内部的关键处理链路及环节进行分析，避免内部链路出现的单点故障导致平视显示系统产生灾难性的故障影响。

发明内容

为了解决上述问题，本申请的目的在于提供一种高安全性平视显示系统，以解决现有技术中平视显示系统安全性不足的问题，以满足民机研制保证等级为A的高安全性要求。

为了达到上述目的，本申请提供了一种高安全性平视显示系统，所述系统包括激励计算机以及平视显示器，

所述激励计算机包括第一数据处理单元、第二数据处理单元、监控单元、画面生成单元以及视频格式转换单元，

所述第一数据处理单元接收左侧航电数据后，对接收到的左侧航电数据进行解算和处理；

所述第二数据处理单元接收右侧航电数据后，对接收到的右侧航电数据进行解算和处理；

所述监控单元接收第一数据处理单元和第二数据处理单元处理后的数据，并对比其是否超差，并将对比结果发送给画面生成单元；

所述画面生成单元接收第一数据处理单元和第二数据处理单元处理后的数据以及监控单元的对比结果，并生成符号画面数据；

所述视频格式转换单元接收画面生成单元输出的符号画面数据，并进行CRC校验；

所述平视显示器用于对视频格式转换进行监控以及畸变校正监控后进行图像的显示。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述第一数据处理单元、所述画面生成单元和所述视频格式转换单元形成画面生成通道，所述第二数据处理单元和所述监控单元形成监控通道，

所述生成通道和所述监控通道连接有单独电源。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述画面生成单元生成的符号画面数据中包括用于标识数据超差的超差标识。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述畸变校正监控包括对FLASH进行单粒子效应监控、对SRAM进行单粒子效应监控以及畸变校正算法运行状态监控。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述FLASH进行单粒子效应监控采用EDAC与三模冗余相结合的监控方案，具体包括：

依据CRC校验算法生成CRC校验结果，并将校验结果写入查找表文件中；

Flash芯片对存储的查找表数据采用备份存储的方式进行数据存储；

在产品上电之后，畸变校正逻辑从FLASH读取存储的第一份查找表数据并实时计算CRC校验值，同存储在FLASH芯片中的CRC值进行比较，以确认FLASH中数据是否正确。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述对SRAM进行单粒子效应监控采用EDAC与周期性的擦写相结合的方案，具体如下：

通过畸变校正逻辑在将查找表从Flash读出，写入SRAM时同时将其CRC校验值写入其中；

每次执行逻辑运算时，畸变校正逻辑从SRAM中读取随机常数序列数据时，采用与写入相同的校验方法对读取的数据进行校验；读取完成后，比较写入的CRC校验值和读取时重新计算的CRC校验值是否一致。

本申请所提供的高安全性平视显示系统，还具有这样的特征，所述畸变校正算法运行状态监控过程如下：

在查找表中增加随机常数序列和随机常数序列查找表；

在视频消隐期插入随机常数序列，插入的随机常数数列每一帧均随视频数据进行预畸变校正和反走样处理，反走样处理后的随机常数序列输出给ARM芯片；

ARM芯片将畸变校正逻辑输出的反走样处理结果和内部事先存储的标准解进行比对。

有益效果

本申请所提供的高安全性平视显示系统的激励计算机通过进行独立性设计、数据有效性监控、数据交叉比较监控、视频格式转换过程监控实现高安全性；平视显示器通过进行视频格式转换监控设计、畸变校正监控设计实现高安全性，并对二者进行关键符号监控环路设计，实现系统的关键符号监控，满足民机研制保证等级为A的高安全性要求。

本申请所提供的高安全性平视显示系统可实现平视显示系统的关键符号监控环路设计，平视显示器通过特征信息提取当前显示画面的时间戳、空速、高度、姿态数值，激励计算机接收平显传来的关键符号信息，与自身存储的时间戳、空速、高度、姿态数值进行比对，实现系统的关键符号监控，满足民机研制保证等级为A的高安全性要求。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请所提供激励计算机安全性架构图；

图2为本申请所提供平视显示器安全性架构图。

具体实施方式

下面结合附图与实施例对本申请作进一步的详细说明，但应当说明的是，这些实施方式并非对本申请的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本申请的保护范围之内。

在本申请实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请创造的限制。

此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。

术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本申请创造中的具体含义。

如图1-图2所示，提供了一种高安全性平视显示系统，所述系统包括激励计算机以及平视显示器，

所述激励计算机包括第一数据处理单元、第二数据处理单元、监控单元、画面生成单元以及视频格式转换单元，

所述第一数据处理单元接收左侧航电数据后，对接收到的左侧航电数据进行解算和处理；

所述第二数据处理单元接收右侧航电数据后，对接收到的右侧航电数据进行解算和处理；

所述监控单元接收第一数据处理单元和第二数据处理单元处理后的数据，并对比其是否超差，并将对比结果发送给画面生成单元；

所述画面生成单元接收第一数据处理单元和第二数据处理单元处理后的数据以及监控单元的对比结果，并生成符号画面数据；

所述视频格式转换单元接收画面生成单元输出的符号画面数据，并进行CRC校验；

所述平视显示器用于对视频格式转换进行监控以及畸变校正监控后进行图像的显示。

在上述实施例中，第一数据处理单元和第二数据处理单元接收航电数据(也即传感器数据)，经过解析后，对左右侧传感器数据进行比较，确定两者比较结果是否超差，画面生成单元接收超差判断结果并据此生成相应的符号画面，实现数据交叉比较监控；视频格式转换单元接收画面生成单元输出的视频数据时进行CRC校验，并与接收到的画面生成单元发送的CRC校验值进行比对，据此判断视频传输链路是否故障。视频格式转换的监控方案采用设置一路反馈回路作为监控通道的方法进行监控，对从激励计算机输入的视频实现从视频格式转换单元到畸变校正单元预畸变校正前的处理链路进行监控。

在部分实施例中，第一数据处理单元和第二数据处理单元对数据进行处理的同时也进行数据的有效性监控，并将监控结果同时传输给画面生成单元。

在部分实施例中，对外部设备自身故障进行监控的步骤如下：设备会将ARINC429消息字中的SSM位进行标识，数据处理单元根据该标识确定是否异常；当SSM标识为“Failure Warning”且连续三次时，将参数的有效性标识置为0；当SSM标识为“No ComputedData”且连续三次时，将参数的有效性标识置为1；当SSM标识为“Functional Test”且连续三次时，将参数的有效性标识置为2；当SSM标识为“Normal Operation”且连续三次时，将参数的有效性标识置为3。数据更新周期连续不符合规定的数据更新频率3次时，将参数的有效性标识置为4。

在部分实施例中，所述第一数据处理单元、所述画面生成单元和所述视频格式转换单元形成画面生成通道，所述第二数据处理单元和所述监控单元形成监控通道，所述生成通道和所述监控通道连接有单独电源。

在上述实施例中，为实现画面生成通道与监控通道的无单点失效，通过采用两路完全独立的5V_1和5V_2，分别用于画面生成通道和监控通道使用保证了供电系统独立；采用非相似设计的双侧接口数据处理单元数据保证了数据处理独立；画面生成单元和监控单元采用FPGA和ARM架构的非相似设计避免同型号芯片存在的潜在同时失效风险。

由于机上的航电数据都通过数据处理单元完后才能，存在受外部干扰或单粒子效应导致存储的航电数据发生错误，导致单点失效。采用两个完全独立的功能单元来分别接收机上左侧和右侧的航电数据，独立功能单元采用了非相似设计，分别使用电源单元输出的完全无耦合的5V_1和5V_2作为供电，并采用不同型号的ARM处理芯片和DPRAM存储芯片来进行数据解析、存储，并对存入DPRAM的每帧数据进行CRC校验及有效性监控，并将结果存入DPRAM，供图形处理单元使用；图形处理单元采用FPGA架构监控单元采用ARM架构的非相似设计，避免同型号芯片存在的潜在同时失效风险。

在部分实施例中，所述画面生成单元生成的符号画面数据中包括用于标识数据超差的超差标识。超差标识可以为“X”，用于提醒飞行员该符号数据不可靠。

在部分实施例中，视频格式转换单元进行视频格式转换，将FPGA中作为数据接收器，可能发生单点失效，导致数据紊乱。视频转换逻辑针对这部分进行了两次CRC计算和校验，在数据写入帧缓存时计算一个CRC校验值IN_CRC，在数据从帧缓存读出时计算一个CRC校验值OUT_CRC，如果两次CRC计算的结果均一致，则认为包中的数据是正确的。如果连续6次，IN_CRC与OUT_CRC相同，则认为输入数据冻结。

图形生成单元发送DVI数据给视频格式转换单元时，将视频输出帧的CRC同时发送给视频格式转换单元，视频格式转换单元通过TFP401完成视频接收后，视频格式转换逻辑的视频接收端进行数据完整性检查，通过对比IN_CRC与图形生成单元计算的CRC校验值进行比对，如果结果一致，则认为视频传输链路无故障。

如果检测到上述的任一故障，视频格式转换单元将输出默认备份画面(白“X”画面)，给飞行员以显示画面内容错误的提示，避免飞行员按照显示错误的画面进行操作。

在部分实施例中，所述畸变校正监控包括对FLASH进行单粒子效应监控、对SRAM进行单粒子效应监控以及畸变校正算法运行状态监控。

在部分实施例中，所述FLASH进行单粒子效应监控采用EDAC与三模冗余相结合的监控方案，具体包括：

依据CRC校验算法生成CRC校验结果，并将校验结果写入查找表文件中；

Flash芯片对存储的查找表数据采用备份存储的方式进行数据存储；

在产品上电之后，畸变校正逻辑从FLASH读取存储的第一份查找表数据并实时计算CRC校验值，同存储在FLASH芯片中的CRC值进行比较，以确认FLASH中数据是否正确。

上述实施例中的比较结论如下：若数据一致，则校验通过，将第一份查找表数据搬到SRAM中缓存，否则校验失败。对第一份查找表数据校验失败，则畸变校正单元对Flash中存储的第二份查找表进行读取并校验，方法与第一份查找表数据的校验方法一致，若数据一致，则校验通过，将第二份查找表数据搬到SRAM中缓存，否则校验失败。如果第一份查找表数据与第二份查找表数据均校验失败，则畸变校正单元对外上报FLASH数据错误的故障。

在部分实施例中，所述对SRAM进行单粒子效应监控采用EDAC与周期性的擦写相结合的方案，具体如下：

通过畸变校正逻辑在将查找表从Flash读出，写入SRAM时同时将其CRC校验值写入其中；

每次执行逻辑运算时，畸变校正逻辑从SRAM中读取随机常数序列数据时，采用与写入相同的校验方法对读取的数据进行校验；读取完成后，比较写入的CRC校验值和读取时重新计算的CRC校验值是否一致。

上述实施例中，如果一致，将正常执行程序运行；如果不一致，将上报故障到处理单元。处理单元根据接收到的故障信息进行滤波处理，当出现连续几帧画面均上报相同故障时，处理单元将发送复位信号给畸变校正单元，使畸变校正逻辑复位，重新执行从FLASH读取查找表数据写入SRAM的操作。如果通过连续几次复位均无法消除故障，处理单元将对外上报SRAM故障，给予飞行员以提示。

在部分实施例中，所述畸变校正算法运行状态监控过程如下：

在查找表中增加随机常数序列和随机常数序列查找表；

在视频消隐期插入随机常数序列，插入的随机常数数列每一帧均随视频数据进行预畸变校正和反走样处理，反走样处理后的随机常数序列输出给ARM芯片；

ARM芯片将畸变校正逻辑输出的反走样处理结果和内部事先存储的标准解进行比对。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本申请的保护范围。