一种RS码译码方法及装置

本申请涉及通信技术领域，尤其涉及一种RS码译码方法及装置。

RS(Reed-Solomon，里德-所罗门)码是一类常用的纠错码，具有良好的纠错和抵抗突发错误的能力，被广泛应用在多种通信场景及标准，如IEEE 802.3bj、ITU G.975等。RS码的纠错原理是在传输数据的同时，传输一定量的校验信息，当传输出现少量错误时，可以通过这些校验信息恢复出原信息。

通信时，发送端将需要发送的信息经过编码得到码字，该码字经过调制后在信道中传输，在传输过程中可能受到干扰，从而导致一些符号发生错误。其中，有些错误属于可纠正错误，接收端可以通过校验信息进行恢复，而有些错误属于不可纠正错误。当出现不可纠正错误时，接收端如果对不可纠正错误进行译码，则会降低系统性能，引入更多错误，导致较高的误码率，影响系统稳定性。

由此可见，在对RS码进行译码时，如何检测不可纠正错误，对提升通信系统性能和稳定性具有现实意义。

发明内容

本申请提供了一种RS码译码方法及装置，用以检测不可纠正错误，进而提高系统性能和可靠性。

第一方面，提供一种RS码译码方法，包括：根据待译码的码字确定伴随式，所述码字为RS编码的码字；根据所述伴随式确定错误位置多项式以及满足关键方程的最小长度；若所述满足关键方程的最小长度大于RS编码的最大纠错能力，则检测到不可纠正错误，并放弃对所述码字进行译码，否则，根据所述错误位置多项式确定错误位置；若确定出的错误位置的数量不等于所述满足关键方程的最小长度，则检测到不可纠正错误，并放弃对所述码字进行译码，否则，根据所述错误位置对所述码字进行纠错，得到所述码字的译码结果。

可选的，根据所述伴随式，通过解关键方程来确定错误位置多项式以及满足关键方程的最小长度。可选的，所述关键方程为：

S(x)Λ(x)＝Ω(x)(mod x

其中，deg(Ω(x))表示错误值多项式Ω(x)的阶数，deg(Λ(x))表示错误位置多项式Λ(x)的阶数，t为RS编码的最大纠错能力。

上述实现方式，可以检测不可纠正错误，从而提高系统可靠性。另一方面，相较于传统RS码译码方法中多次计算伴随式相比，上述实现方式无需多次计算伴随式，因此可以降低复杂度以及资源开销，从而可以提高系统性能。

在一种可能的实现方式中，所述根据所述伴随式确定错误位置多项式以及满足关键方程的最小长度，包括：根据所述伴随式，进行2t次迭代，得到所述错误位置多项式以及所述满足关键方程的最小长度，t为RS编码的最大纠错能力，其中，在第i次迭代中，1≤i ≤2t：若所述伴随式和当前错误位置多项式的第i次项系数不等于零且所述满足关键方程的最小长度的当前值小于辅助变量的当前值，则保存所述满足关键方程的最小程度的当前值，按照公式L

可选的，可采用BM算法或其衍生算法来确定错误位置多项式以及满足关键方程的最小长度。

进一步的，在根据所述伴随式，进行2t次迭代的过程中，还得到错误值多项式。

在一种可能的实现方式中，所述根据所述伴随式确定错误位置多项式之后，还包括：根据所述错误位置多项式确定错误值多项式。

在一种可能的实现方式中，所述检测到不可纠正错误之后，所述方法还包括：输出用于指示检测到不可纠正错误的告警指示。

在一种可能的实现方式中，所述根据待译码的码字确定伴随式后，所述方法还包括：若所有伴随式均等于0，则将所述码字中的信息码元作为所述码字的译码结果；其中，所述码字中包括至少一个信息码元以及至少一个校验码元。

第二方面，提供一种RS译码器，包括：伴随式确定单元，用于根据待译码的码字确定伴随式，所述码字为RS编码的码字；错误位置多项式确定单元，用于根据所述伴随式确定错误位置多项式以及满足关键方程的最小长度；错误位置确定单元，用于确定所述满足关键方程的最小长度是否大于RS编码的最大纠错能力，若是，则检测到不可纠正错误，并放弃对所述码字进行译码；否则根据所述错误位置多项式确定错误位置；纠错单元，用于判断确定出的错误位置的数量是否等于所述满足关键方程的最小长度，若不等于，则检测到不可纠正错误，并放弃对所述码字进行译码；否则根据所述错误位置对所述码字进行纠错，得到所述码字的译码结果。

第三方面，提供一种RS译码器，包括：一个或多个处理器；一个或多个存储器；其中，所述一个或多个存储器存储有一个或多个计算机程序，所述一个或多个计算机程序包括指令，当所述指令被所述一个或多个处理器执行时，使得所述RS译码器执行如上述第一方面任一项所述的方法。

第四方面，提供一种芯片，所述芯片包括：一个或多个处理器；一个或多个存储器；其中，所述一个或多个存储器存储有一个或多个计算机程序，所述一个或多个计算机程序包括指令，当所述指令被所述一个或多个处理器执行时，使得所述芯片执行如上述第一方面任一项所述的方法。

第五方面，提供一种计算机程序产品，所述计算机程序产品在被计算机调用时，使得所述计算机执行如上述第一方面任一项所述的方法。

图1为RS码接收端的向量空间示意图；

图2为传统的RS码译码流程示意图；

图3为本申请实施例提供的RS码译码的流程示意图；

图4为本申请实施例中BM算法的实现过程示意图；

图5为本申请实施例提供的一种RS译码流程示意图；

图6为本申请实施例提供的RS译码器的结构示意图。

下面首先对RS码进行简单介绍。

RS码是非二进制BCH码的一个重要子类，是一类最大距离可分组码。RS码的基本原理为：对于给定的一个多项式(称为生成多项式g(x))，使得对每个信息段计算得到的码字多项式都是g(x)的倍式，即，使得码字多项式除以生成多项式g(x)所得到的余式为0，这样，如果接收到的码字多项式除以生成多项式g(x)所得到的余式不是0，则可以知道该码字存在错误，并且通过进一步计算可以纠正最多t＝(n-k)/2个错误，t称为最大纠错能力。

举例来说，将待编码的数据视为向量D＝(D

RS码的主要参数包括(m，n，k)，其中，m表示码元符号，取自有限域GF(2

考虑有限域

其中，t∈Z

{c(x)|deg(c(x))≤n-1,c(x)≡0(mod g(x))}

RS码经过调制，在信道中传输，接收端接收到的向量表示为：

其中，e(x)为错误图样，当出现错误的符号个数υ≤t时(也即e(x)的重量小于或等于t)，此时有且仅有一个码字c(x)与r(x)的汉明距离为υ。当出现错误的符号个数υ>t时，可能出现两种情况：一是存在码字c′(x)与r(x)的汉明距离小于或等于t，此时译码器将r(x)译码为c′(x)；二是不存在码字与r(x)的汉明距离小于或等于t，此时超出纠错能力。上述两种情况的错误图样为不可纠正错误，其他情况的错误图样称为可纠正错误。

也可以通过汉明球来理解信道可能出现的错误。对一个码字c(x)，汉明球定义为与其汉明距离小于或等于t的全部向量，那么接收端的向量空间可以由图1表示。如图1所示，d

如果对不可纠正错误进行译码，将会引入更多的错误，导致误码率提高，影响通信系统的稳定性。

基于生成多项式定义的RS码，其译码过程可如图2所示。图2示例性示出了一种传统的RS译码过程，如图所示，该流程可包括：

S201：根据接收到的码字r(x)计算伴随式S(x)。

该步骤中，根据接收多项式r(x)的值计算2t(2t＝n-k)个伴随式S(x)。

由伴随式的定义计算S

S202：根据伴随式S(x)的值S

错误位置多项式可表示为：Λ(x)＝λ

可通过关键方程求解算法来计算错误位置多项式Λ(x)和错误值多项式Ω(x)，RS码的关键方程为：

S(x)Λ(x)＝Ω(x)(mod x

其中，deg(Ω(x))表示错误值多项式Ω(x)的阶数，deg(Λ(x))表示错误位置多项式Λ(x)的阶数。

解上述关键方程的常见算法包括BM(Berlekamp-Massey)算法、Euclidean算法等。由于计算复杂度低，BM算法被选为常用的关键方程求解算法。此外，以BM算法为基础所衍生的RiBM(Reformulation of inversionless BM)等算法，RiBM可提升BM算法的关键路径，减少硬件资源，这使得基于BM或其衍生算法的RS译码方法成为了当前硬件实现的主流。

S203：解错误位置多项式Λ(x)，得到错误位置。

该步骤中，可通过钱搜索(Chien serach)解出错误位置多项式Λ(x)的根，错误位置多项式Λ(x)的根的倒数即为错误位置。

S204：根据错误位置以及错误值多项式Ω(x)计算错误值。

S205：根据计算出的错误位置和错误值，完成译码。

上述基于BM或其衍生算法(如RiBM)的RS译码方法，主要关注对可纠正错误的译码。为了检测不可纠正错误，目前业界采用了以下几种方法：

一种方法是：在完成钱搜索后，将错误位置多项式Λ(x)的根的个数与该多项式的阶数deg(Λ(x))进行比较，如果不相等，则检测到不可纠正错误。采用该方法，对一些不可纠正错误无法检测得到。

另一种方法是：在完成纠错后，用纠错后的码字再次计算伴随式S(x)，如果计算得到的伴随式不等于0，则表明检测到不可纠正错误。该方法需要两次计算伴随式，增加了计算复杂度和资源开销。

为了检测不可纠正错误，进而提高系统性能和可靠性，本申请实施例提供了一种RS码译码方法。本申请实施例提供的RS码译码方法可以检测到不可纠正错误，并相较于上述传统纠错方法，可以采用较低的代价并可以较为全面的对不可纠正错误进行检测。

下面结合附图，对本申请实施例进行详细描述。

参见图3，为本申请实施例提供的RS码译码流程。该流程可由RS码译码器实现，该RS译码器可由硬件实现，比如可由现场可编程门阵列(field programmable gate Array，FPGA)等集成电路实现，也可由软件实现，或者由软件和硬件相结合的方式实现。该流程也可由具有RS译码功能的通信设备或电子设备实现。举例来说，该通信设备可以是全球微波接入互操作性(world interoperability for microwave access，WiMAX)接入网设备或WiMAX终端，能够对接收到的RS编码信号进行译码；再举例来说，该电子设备可以是能够对RS编码的数字电视信号进行解调的调制解调器(比如机顶盒)，或者该电子设备可以是能够读取RS编码的DVD数据并对读取到的数据进行译码的DVD播放器。

如图3所示，该流程可包括如下步骤：

S301：根据待译码的码字确定伴随式，该待译码的码字为RS编码的码字。

可选的，在S301之前，可首先获取或接收RS编码的码字。比如，在WiMAX通信场景下，WiMAX终端接收RS编码的信号；在数字电视应用场景下，机顶盒接收RS编码的数字电视信号；在DVD应用场景下，DVD播放器读取DVD盘以获取RS编码的数据。

待译码的码字可表示为接收多项式，进而可根据接收多项式的值计算2t(2t＝n-k)个伴随式。其中，n表示码字的长度(也即一个码字包含的信息码元和校验码元的总数量)，k为信息段的长度(也即一个码字中信息码元的数量)，t为最大纠错能力。

由伴随式的定义计算伴随式S

接收端接收到的向量表示为：

r(x)＝c(x)+e(x)

如果编码使用的生成多项式g(x)为：

g(x)＝(x-α

因为

c(x)≡0(mod g(x))

所以

c(α

所以

r(α

记

S

这2t个伴随式的值与信道产生的错误有关。

可选的，若至少一个伴随式不等于0，则表明待译码的码字存在错误，则执行后续的纠错过程；若所有伴随式均等于0，则表明待译码的码字无需译码，可以直接将该码字中的信息码元作为译码结果输出。

S302：根据伴随式确定错误位置多项式、以及满足关键方程的最小长度。

该步骤中，可通过关键方程求解算法来计算错误位置多项式以及满足该关键方程的最小长度。

本申请实施例可以采用BM算法、RiBM算法等方法来解关键方程，以得到错误位置多项式以及满足关键方程的最小长度。

示例性的，该步骤中，可根据伴随式进行2t次迭代，得到错误位置多项式Λ(x)以及满足关键方程的最小长度L。在第i次迭代中(1≤i≤2t)：若伴随式和当前错误位置多项式Λ(x)的第i次项系数不等于零且当前L小于辅助变量的当前值，则保存L，按照公式L

下面以本申请实施例采用BM算法为例进行说明。

BM算法通过迭代寻找L以及错误位置多项式Λ(x)，使得错位值多项式Ω(x)的阶数deg(Ω(x))

BM算法保持错误位置多项式Λ(x)、辅助更新多项式B(x)、辅助变量γ和L

迭代开始前，令Λ(x)＝1，B(x)＝1，γ＝1，L

第i次迭代后，BM算法保证S(x)Λ(x)的第L,L+1,…,i次项系数为0，其中，i＝1,2,…,2t。2t次迭代后，即可得到满足关键方程的解。

第i次迭代，BM算法令：

Λ(x)＝γΛ(x)-dxB(x)

其中，d为S(x)Λ(x)的第i次项系数。如果为d≠0且L

B(x)＝Λ(x),γ＝d,L

否则，令：

B(x)＝xB(x),L

通过上述BM算法的迭代过程，最终输出错误位置多项式Λ(x)以及L

示例性的，图4示出了BM算法的实现过程。如图4所示，该流程可包括如下步骤：

S400：进行参数初始化，令Λ(x)＝1，B(x)＝1，γ＝1，L

S401：初始化迭代次数i＝1；

以下S402至S411为迭代过程，具体包括：

S402：计算S(x)Λ(x)的第i次项系数

S403：如果d≠0且L

S404：更新中间参数t(x)＝Λ(x)，更新错误位置多项式Λ(x)＝γΛ(x)-dxB(x)；

S405：更新B(x)＝t(x)，更新γ＝d；

S406：更新中间参数L

S407：更新错误位置多项式Λ(x)＝γΛ(x)-dxB(x)；

S408：更新B(x)＝x B(x)；

S409：更新L

S410：完成一次迭代过程，更新迭代次数i＝i+1；

S411：判断是否完成2t次迭代，即迭代次数i是否达到2t，若是，则转入S412，否则返回S402以执行下一次迭代；

S412：结束迭代，并输出错误位置多项式Λ(x)以及L

S303：比较满足关键方程的最小长度和RS编码的最大纠错能力，若满足关键方程的最小长度大于最大纠错能力，则检测到不可纠正错误，放弃对当前码字的译码操作，结束 对该码字的译码过程，否则转入S304。

可选的，如果检测到不可纠正错误，还可以输出告警指示，用于指示检测到不可纠正错误。

S304：根据错误位置多项式确定错误位置，并统计错误位置的数量。

该步骤中，可通过钱搜索(Chien serach)解出错误位置多项式Λ(x)的根，并统计错误位置多项式Λ(x)的根个数，其中，错误位置多项式Λ(x)的根指示了错误位置。

错误位置多项式Λ(x)的根的个数可表示为：

|{α

其中，“|”为集合的分界符号。

S305：比较错误位置的数量与满足关键方程的最小长度，若错误位置的数量与满足关键方程的最小长度不相等，则检测到不可纠正错误，放弃对当前码字的译码操作，结束对该码字的译码过程，否则转入S306。

可选的，如果检测到不可纠正错误，还可以输出告警指示，用于指示检测到不可纠正错误。

S306：根据错误位置，确定相应错误位置对应的错误值。

可选的，可使用Forney算法确定错误位置上的错误值。可将确定出的错误位置代入伴随式的定义式中得到一个方程组，通过解该方程组可以得到所有错误位置的错误值。

示例性的，Forney算法的原理为：

假设错误发生在位置x

Λ(x)＝(1+α

＝1+σ

其中：

S(x)＝1+S

则：

Ω(x)＝1+(S

令

其中，

所以有：

通过上式即可求解错误多项式的系数，即各错误位置对应的错误值。

S307：根据错误位置和相应错误位置对应的错误值，对待译码的码字进行纠错，得到译码结果。

该步骤中，可将错误值加到对应的错误位置上，完成纠错。

采用本申请实施例，一方面，相较于传统RS码译码方法中依赖错误位置多项式的阶数deg(Λ(x))来检测不可纠正错误，可以全面检测不可纠正错误，从而提高系统可靠性。下面以采用BM算法计算错误多项式为例进行简要说明，采用其他算法的情况类似。

考虑关键方程为：

S(x)Λ(x)＝Ω(x)(mod x

其中伴随式S(x)由错误图样e(x)完全确定。值得注意的是，对一些不可纠正错误，该方程并没有解。

本申请实施例中，BM算法给出了以下方程的解：

S(x)Λ(x)＝Ω(x)(mod x

可以证明，对任意伴随式S(x)，上述方程均有解。

当错误图样e(x)为可纠正错误时，必定有：

deg(Ω(x))

当错误图样e(x)为不可纠正错误时，可能出现deg(Λ(x))≠L和L>t等情况。因此，传统RS码译码方法中依赖deg(Λ(x))来检测不可纠正错误是不完全可靠的。

另一方面，由于本申请实施例中，无需多次计算伴随式，因此相较于传统RS码译码方法，本申请实施例可以降低复杂度以及资源开销，从而可以提高系统性能。

可选的，在本申请的一些实施例中，还可以计算错误值多项式，并在确定错误位置时， 根据错误值多项式和错误位置多项式确定错误位置，比如，可采用Forney算法利用错误位置多项式和错误值多项式计算各错误位置对应的错误值。

可选的，本申请实施例可采用以下几种方法来计算错误值多项式：

方法一：

在计算得到错误位置多项式Λ(x)之后，通过Ω＝S(x)Λ(x)mod x

方法二：

在BM算法等类似算法的迭代过程中，增加错误值多项式Ω(x)的计算。

方法三：

采用RiBM算法等类似算法时，通过以下方程来计算错误值多项式Ω

S(x)Λ(x)＝Ω(x)+x

根据上述一个或多个实施例的组合，下面结合图5，以采用RiBM算法为例，对RS译码过程进行说明。

参见图5，为本申请实施例提供的一种RS译码流程，如图所示，该流程可包括：

S501：根据待译的码字r(x)计算伴随式S(x)。

S502：如果S(x)＝0，即所有伴随式均为0，表明码字r(x)不存在错误，则转入S503，否则表明码字r(x)存在错误，则转入S504。

S503：输出该码字的信息码元，作为译码结果，完成对该码字的译码。

S504：采用RiBM算法，根据伴随式S(x)计算错误位置多项式Λ(x)、满足关键方程的最小长度L以及错误值多项式Ω

S505：如果L>t，则检测到不可纠正错误，结束对该码字进行译码，否则转入S506。

其中t表示RS编码的最大纠错能力。

S506：对错误位置多项式Λ(x)进行钱搜索，得到错误位置多项式Λ(x)的根，并统计错误位置多项式Λ(x)的根在码字范围内的个数。其中，错误位置多项式Λ(x)的根能够指示错误位置。

S507：如果错误位置多项式Λ(x)的根的个数与L不相等，则检测到不可纠正错误，结束对该码字进行译码，否则转入S508。

S508：采用Forney算法，利用错误位置多项式Λ(x)、错误值多项式Ω

S509：根据错误位置和错误值，对该码字进行纠错，得到译码结果并输出。

需要说明的是，图5所示流程中各步骤的具体实现方式可参考前述实施例，在此不再重复。

基于相同的技术构思，本申请实施例还提供了一种RS译码器。

参见图6，为本申请实施例提供的RS译码器的结构示意图。该RS译码器可包括：伴随式确定单元601、错误位置多项式确定单元602、错误位置确定单元603、纠错单元604。

伴随式确定单元601，用于根据待译码的码字确定伴随式，该码字为RS编码的码字；

错误位置多项式确定单元602，用于根据伴随式确定错误位置多项式以及满足关键方程的最小长度；

错误位置确定单元603，用于确定满足关键方程的最小长度是否大于RS编码的最大纠错能力，若是，则检测到不可纠正错误，并放弃对该码字进行译码；否则根据错误位置多 项式确定错误位置；

纠错单元604，用于判断确定出的错误位置的数量是否等于满足关键方程的最小长度，若不等于，则检测到不可纠正错误，并放弃对该码字进行译码；否则根据错误位置对该码字进行纠错，得到该码字的译码结果。

可选的，错误位置多项式确定单元602，具体用于：根据所述伴随式，进行2t次迭代，得到错误位置多项式以及满足关键方程的最小长度，t为RS编码的最大纠错能力，其中，在第i次迭代中，1≤i≤2t：

若伴随式和当前错误位置多项式的第i次项系数不等于零且满足关键方程的最小长度的当前值小于辅助变量的当前值，则保存该满足关键方程的最小长度的当前值，按照公式L

进一步的，错误位置多项式确定单元602在根据所述伴随式，进行2t次迭代的过程中，还得到错误值多项式。相应的，纠错单元604可根据错误位置多项式和错误值多项式计算各错误位置对应的错误值。

可选的，错误位置多项式确定单元602根据伴随式确定错误位置多项式之后，还根据错误位置多项式确定错误值多项式。相应的，纠错单元604可根据错误位置多项式和错误值多项式计算各错误位置对应的错误值。

可选的，错误位置确定单元603和/或纠错单元604检测到不可纠正错误之后，还输出用于指示检测到不可纠正错误的告警指示。

可选的，伴随式确定单元601根据待译码的码字确定伴随式后，若判断所有伴随式均等于0，则确定该码字无需译码，并将码字中的信息码元作为该码字的译码结果。

可选的，错误位置多项式确定单元602可以是BM算法单元或RiBM算法单元，用于执行相关算法；错误位置确定单元603可以是钱搜索单元，用于通过执行钱搜索方法来确定错误位置；纠错单元可以是Forney算法单元，用于通过执行Forney算法计算错误值。

在此需要说明的是，本申请实施例提供的上述RS译码器，能够实现上述方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

基于相同的技术构思，本申请实施例还提供一种RS译码器，能够实现本申请实施例提供的方法流程。

该RS译码器可以包括至少一个处理器，所述至少一个处理器用于与存储器耦合，读取并执行所述存储器中的指令以实现本申请实施例提供的方法的步骤。可选的，该RS译码器还可以包括通信接口，用于支持该RS译码器进行信令或者数据的接收或发送。RS译码器中的通信接口，可用于实现与其他电子设备的进行交互。处理器可用于实现译码器执行如图3、图4、图5任一示意图所示的方法中的步骤。可选的，该RS译码器还可以包括存储器，其中存储有计算机程序、指令，存储器可以与处理器和/或通信接口耦合，用于支持处理器调用存储器中的计算机程序、指令以实现本申请实施例提供的方法的步骤；另外，存储器还可以用于存储本申请方法实施例所涉及的数据，例如，用于存储支持通信接口实现交互所必须的数据、指令，和/或，用于存储电子设备执行本申请实施例所述方法所必须的配置信息。

基于与上述方法实施例相同构思，本申请实施例还提供了一种计算机可读存储介质，其上存储有一些指令，这些指令被计算机调用执行时，可以使得计算机完成上述方法实施例、方法实施例的任意一种可能的设计中所涉及的方法。本申请实施例中，对计算机可读存储介质不做限定，例如，可以是RAM(random-access memory，随机存取存储器)、ROM(read-only memory，只读存储器)等。

基于与上述方法实施例相同构思，本申请还提供一种计算机程序产品，该计算机程序产品在被计算机调用执行时可以完成方法实施例以及上述方法实施例任意可能的设计中所涉及的方法。

基于与上述方法实施例相同构思，本申请还提供一种芯片，该芯片可以包括处理器以及接口电路，用于完成上述方法实施例、方法实施例的任意一种可能的实现方式中所涉及的方法，其中，“耦合”是指两个部件彼此直接或间接地结合，这种结合可以是固定的或可移动性的，这种结合可以允许流动液、电、电信号或其它类型信号在两个部件之间进行通信。

可以理解的是，本申请的实施例中的处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其它通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其它可编程逻辑器件、晶体管逻辑器件，硬件部件或者其任意组合。通用处理器可以是微处理器，也可以是任何常规的处理器。

本申请的实施例中的方法步骤可以通过硬件的方式来实现，也可以由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器、闪存、只读存储器、可编程只读存储器、可擦除可编程只读存储器、电可擦除可编程只读存储器、寄存器、硬盘、移动硬盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于基站或终端中。当然，处理器和存储介质也可以作为分立组件存在于基站或终端中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、基站、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘；还可以是半导体介质，例如，固态硬盘。该计算机可读存储介质可以是易失性或非易失性存储介质，或可包括易失性和非易失性两种类型的存储介质。

在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术 语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。在本申请的文字描述中，字符“/”，一般表示前后关联对象是一种“或”的关系；在本申请的公式中，字符“/”，表示前后关联对象是一种“相除”的关系。

可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定。