一种改善外延层异常生长的方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善外延层异常生长的方法。

背景技术

鳍式场效应晶体管采用外延SiGe硅锗及SiP硅磷工艺。根据器件性能要求，SiGe以及SiP生长顺序不同，NMOS(PMOS)生长完SiP(SiGe)之后，需要SiN硬掩膜版保护，经过SiGe(SiP)光刻，刻蚀，表面清洗之后，进行SiGe(SiP)生长。但实验结果表明SiN硬掩膜版经过表面清洗之后，其厚度减薄，不足以保护SiP(SiGe)，使SiGe或SiP在NMOS(PMOS)源漏区异常生长。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善外延层异常生长的方法，用于解决现有技术中外延层生长产生缺陷的问题。

为实现上述目的及其他相关目的，本发明提供一种改善外延层异常生长的方法，至少包括：

步骤一、提供基底，在所述基底上形成外延层；

步骤二、在所述外延层上形成硬掩模层；

步骤三、对所述硬掩模层进行等离子氦气处理；

步骤四、对所述外延层进行光刻和刻蚀；

步骤五、湿法清洗；

步骤六、进行表面预清洗，之后进行外延层的再沉积。

优选地，步骤一中通过沉积形成所述外延层。

优选地，步骤一中的所述外延层为SiP或SiGe。

优选地，步骤二中的所述硬掩模层为氮化硅层。

优选地，步骤二中以沉积的方式在所述外延层上形成所述氮化硅层。

优选地，步骤三中对所述硬掩模层进行等离子氦气处理以降低所述氮化硅层的刻蚀速率，提高对所述外延层的保护。

优选地，步骤三中对所述硬掩模层进行等离子氦气处理以去除氮化硅中硅氢键以及氮氢键，提升氮化硅致密性。

优选地，步骤二中所述氮化硅层的厚度为40～100埃。

优选地，步骤二中通过原子层沉积法生长形成所述氮化硅层，生长温度为500～600℃。

优选地，步骤三中对所述硬掩模层进行等离子氦气处理的过程中通入氦气，通入氦气的流量为200～500sccm，温度为30～450℃，处理时间为10秒～15分钟。

优选地，步骤三中的所述等离子氦气处理的作业模式为离子氧化作业模式。

优选地，步骤三中的所述离子氧化作业模式为持续作业模式或脉冲模式，射频功率为150～2100瓦，压力为5～50mT。

如上所述，本发明的改善外延层异常生长的方法，具有以下有益效果：本发明对SiN硬掩模层进行等离子氦气处理，降低SiN刻蚀速率，有利于保护硬掩模版结构不被破坏，提高其对SiP及SiGe的保护作用，减少外延层SiGe或SiP在NMOS或PMOS源漏的异常生长，提升EPI loop工艺窗口。

附图说明

图1显示为本发明中改善外延层异常生长的方法流程图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种改善外延层异常生长的方法，如图1所示，图1显示为本发明中改善外延层异常生长的方法流程图，该方法至少包括以下步骤：

步骤一、提供基底，在所述基底上形成外延层；

本发明进一步地，本实施例的步骤一中通过沉积形成所述外延层。

本发明进一步地，本实施例的步骤一中的所述外延层为SiP或SiGe。

步骤二、在所述外延层上形成硬掩模层；

本发明进一步地，本实施例的步骤二中的所述硬掩模层为氮化硅层。

本发明进一步地，本实施例的步骤二中以沉积的方式在所述外延层上形成所述氮化硅层。

本发明进一步地，本实施例的步骤二中所述氮化硅层的厚度为40～100埃。

本发明进一步地，本实施例的步骤二中通过原子层沉积法生长形成所述氮化硅层，生长温度为500～600℃。

步骤三、对所述硬掩模层进行等离子氦气处理；

本发明进一步地，本实施例的步骤三中对所述硬掩模层进行等离子氦气处理以降低所述氮化硅层的刻蚀速率，提高对所述外延层的保护。

本发明进一步地，本实施例的步骤三中对所述硬掩模层进行等离子氦气处理以去除氮化硅中硅氢键以及氮氢键，提升氮化硅致密性。

本发明进一步地，本实施例的步骤三中对所述硬掩模层进行等离子氦气处理的过程中通入氦气，通入氦气的流量为200～500sccm，温度为30～450℃，处理时间为10秒～15分钟。

本发明进一步地，本实施例的步骤三中的所述等离子氦气处理的作业模式为离子氧化作业模式。

本发明进一步地，本实施例的步骤三中的所述离子氧化作业模式为持续作业模式或脉冲模式，射频功率为150～2100瓦，压力为5～50mT。

步骤四、对所述外延层进行光刻和刻蚀；

步骤五、湿法清洗；

步骤六、进行表面预清洗，之后进行外延层的再沉积。

综上所述，本发明对SiN硬掩模层进行等离子氦气处理，降低SiN刻蚀速率，有利于保护硬掩模版结构不被破坏，提高其对SiP及SiGe的保护作用，减少外延层SiGe或SiP在NMOS或PMOS源漏的异常生长，提升EPI loop工艺窗口。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。