自对准双图案化

技术领域

本公开总体上涉及自对准双图案化。

背景技术

双图案化是为增强特征密度而针对光刻开发的技术。通常，为了在晶圆上形成集成电路的特征，使用光刻技术，其涉及施加光致抗蚀剂，并在光致抗蚀剂上限定特征。图案化光致抗蚀剂中的特征首先在光刻掩模中限定，并通过光刻掩模中的透明部分或不透明部分来实现。图案化光致抗蚀剂中的特征然后传递到所制造的特征。

随着集成电路的不断缩小，光学邻近效应带来了越来越大的问题。当两个单独的特征彼此过于靠近时，光学接近效应可能导致这些特征彼此短路。为了解决这个问题，引入了双图案化技术。在双图案化技术中，位置接近的特征被分离为同一双图案化掩模组的两个光刻掩模，并且这两个掩模均用于曝光同一光致抗蚀剂、或用于图案化同一硬掩模。在每个掩模中，特征之间的距离相对于否则单个掩模中的特征之间的距离而增加，因此在双图案化掩模中减小或基本消除了光学邻近效应。

发明内容

根据本公开的第一方面，提供了一种用于形成半导体器件的方法，包括：图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，所述第一芯轴的宽度大于所述第二芯轴的宽度；在所述第一芯轴和所述第二芯轴之上沉积间隔件层；在所述间隔件层和所述第一芯轴之上形成掩模层；使所述第二芯轴之上的所述间隔件层变薄；去除所述掩模层；蚀刻所述间隔件层以形成间隔件蚀刻掩模，所述间隔件蚀刻掩模包括与所述第一芯轴的侧壁接触的第一间隔件以及与所述第二芯轴的侧壁接触的第二间隔件，所述第一间隔件的宽度大于所述第二间隔件的宽度；以及基于所述间隔件蚀刻掩模来蚀刻所述目标层。

根据本公开的第二方面，提供了一种用于形成半导体器件的方法，包括：图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，所述第一芯轴的宽度大于所述第二芯轴的宽度；在所述第一芯轴和所述第二芯轴之上沉积间隔件层；在所述间隔件层和所述第二芯轴之上形成掩模层，所述间隔件层在所述第一芯轴之上的一部分从所述掩模层暴露；在所述掩模层和所暴露的间隔件层之上沉积衬垫层；去除所述掩模层；蚀刻所述第一芯轴之上的所述间隔件层和所述衬垫层以形成包括第一间隔件的第一间隔件蚀刻掩模，以及蚀刻所述第二芯轴之上的所述间隔件层以形成包括第二间隔件的第二间隔件掩模，所述第一间隔件各自比所述第二间隔件更宽；以及基于所述第一间隔件蚀刻掩模和所述第二间隔件蚀刻掩模来蚀刻所述目标层。

根据本公开的第三方面，提供了一种用于形成半导体器件的方法，包括：在晶圆的第一区域中形成第一组芯轴；在所述晶圆的第二区域中形成第二组芯轴，所述第一组芯轴的间距比所述第二组芯轴的间距更宽；在所述第一组芯轴和所述第二组芯轴之上沉积第一间隔件层；在所述第一组芯轴和所述第二组芯轴之上沉积第二间隔件层；在所述第一区域之上形成掩模；去除所述第二区域中的第二组芯轴之上的第二间隔件层；去所述除掩模；蚀刻所述第二区域中的所述第一间隔件层并蚀刻所述第一区域中的所述第一间隔件层和所述第二间隔件层，以形成包括所述第一区域中的第一间隔件以及所述第二区域中的第二间隔件的间隔件掩模，所述第一间隔件比所述第二间隔件更宽；去除所述第一组芯轴和所述第二组芯轴；以及蚀刻所述间隔件掩模下方的目标层。

附图说明

在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。

图1A、图1B和图1C、至图24A和图24B是根据一些实施例的形成金属线的中间阶段的截面图和顶视图。

图25-27示出了根据一些实施例的用于形成金属线的各种工艺流程。

图28A和图28B、至图35A和图35B是根据一些实施例的形成金属线的中间阶段的截面图和顶视图。

图36示出了根据一些实施例的用于形成金属线的工艺流程。

图37A和图37B、至图47A和图47B是根据一些实施例的形成金属线的中间阶段的截面图和顶视图。

图48示出了根据一些实施例的用于形成金属线的工艺流程。

图49A和图49B、至图54A和图54B是根据一些实施例的形成牺牲材料的柱的中间阶段的截面图和顶视图。

图55示出了根据一些实施例的用于形成金属线的工艺流程。

具体实施方式

下面的公开内容提供了用于实现本发明的不同特征的不同的实施例或示例。下文描述了组件和布置等的具体示例以简化本公开。当然，这些仅是示例而不是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。

根据各种示例性实施例提供了诸如金属线之类的特征及其形成方法。根据一些实施例示出了形成特征的中间阶段。讨论了一些实施例的一些变型。贯穿各种视图和说明性实施例，相同的参考标号用于指示相同的元件。

通常，自对准双图案化(SADP)通过使用基础图案(有时称为芯轴 (mandrel)层)来工作，该基础图案使用可用的光刻工艺进行图案化。然后，间隔件层被共形地沉积在芯轴层基础图案之上，并被蚀刻以去除间隔件层的水平部分。在芯轴层基础图案被去除之后，间隔件层的其余的垂直部分随后成为用于对下面的层进行图案化的掩模。间隔件层的这些垂直部分的宽度由间隔件层的沉积厚度确定。

提供了能够实现沉积在芯轴层之上的间隔件层的不同厚度的实施例。当蚀刻间隔件层以去除水平部分时，所得的掩模在单个管芯或晶圆的不同区域中可以具有不同的宽度。具有较大宽度的掩模在随后形成的金属线之间提供较大间隔，而具有较小宽度的掩模在随后形成的金属线之间提供较小间隔。这些差异可以有利地用于管芯设计以实现其中金属线需要较小间隔的较小管芯区域，同时在管芯的其他区域中维持较大间隔。结果，总管芯面积可以有利地减小。例如，通过控制金属线之间的间隔的宽度，可以控制线之间的电容效应。器件的对电容效应敏感的区域可以使用较厚的间隔件以提供更多的间隔，而器件较不敏感的区域可以使用较薄的间隔件以提供更少的间隔。实施例提供了在同一器件管芯和图案化工艺中具有更厚或更薄间隔件的方式。

图1A、图1B和图1C、至图24A和图24B示出了根据一些示例实施例的在目标层中形成特征的中间阶段的顶视图和截面图。图28A和图28B、至图35A和图35B示出了根据其他示例实施例的在目标层中形成特征的中间阶段的顶视图和截面图。图37A和图37B、至图47A和图47B示出了根据又其他示例实施例的在目标层中形成特征的中间阶段的顶视图和截面图。图49A和图49B、至图54A和图54B示出了根据一些示例实施例的在目标层中形成特征的中间阶段的顶视图和截面图。

在图1A和图1B至图24A和图24B、图28A和图28B至图35A和图 35B、图37A和图37B至图47A和图47B、以及图49A和图49B至图54A 和图54B中，图号可以包括字母“A”、字母“B”或字母“C”。字母“A”表示相应附图示出垂直截面图。字母“B”表示相应附图示出了穿过上层的顶视图或水平截面图。字母“C”表示相应附图示出垂直截面图。具有相同数字和不同字母“A”、“B”和“C”的附图表示它们是同一工艺步骤的不同视图。此外，“A”图中的截面图是从相应的“B”图中的包含线A-A的平面获得的，(如果适用)“B”图中的截面图是从相应的“A”图中包含线B-B的平面获得的，并且“C”图中的截面图是从相应的“B”图中包含线C-C的平面获得的。

图1A示出了晶圆100的沿线A-A(见图1B)的截面图，包括衬底10 和上覆层。图1B是图1A和图1C的晶圆100的顶视图。图1C示出了晶圆 100的沿线C-C(见图1B)的截面图。图1B包括第一区域100A、第二区域100B和第三区域100C。第一区域100A将具有包括以第一间距形成的金属线和通孔的金属特征，并且第二区域100B将具有包括以第二间距形成的金属线和通孔的金属特征。换句话说，在第一区域100A和第二区域 100B中，线之间的间隔和/或线的宽度将不同。可选的第三区域100C是其中没有形成金属线的区域。晶圆可以具有第一区域100A、第二区域100B 和第三区域100C中的每一者的多个。

衬底10可以由诸如硅、硅锗等之类的半导体材料形成。根据本公开的一些实施例，衬底10是晶体半导体衬底，例如晶体硅衬底、晶体硅碳衬底、晶体硅锗衬底、III-V族化合物半导体衬底等。在衬底10的顶表面形成有源器件12，在有源器件12中可以包括晶体管。

电介质层14形成在衬底10之上。根据本公开的一些实施例，电介质层14是金属间电介质(IMD)或层间电介质(ILD)，其可以由例如介电常数(k值)小于3.8、小于约3.0、或小于约2.5的电介质材料形成。电介质层14可以包括氧化硅层，例如原硅酸四乙酯(TEOS)形成的氧化硅等。根据本公开的一些实施例，在电介质层14中形成导电特征16，其可以是诸如铜线或钨接触插塞等之类的金属特征。在一些实施例中，在电介质层 14之上形成蚀刻停止层26。蚀刻停止层26可以由诸如碳化硅、氮化硅、碳氧化硅、氧氮化硅等之类的电介质材料形成。在一些实施例中，可以省略蚀刻停止层26。

电介质层28进一步形成在蚀刻停止层26之上。电介质层28可以是 IMD层，其由例如介电常数(k值)小于3.8、小于约3.0、或小于约2.5的电介质材料形成。电介质层14可以包括氧化硅层，例如TEOS形成的氧化硅等。电介质层28可以是包括碳的化合物，并且在其中可以具有孔。根据本公开的替代实施例，电介质层28是k值等于或大于3.8的非低k电介质层。在整个说明书中，层28也称为目标层28。根据本公开的一些实施例，在目标层28内形成多个图案化特征。

根据其他实施例，层28是半导体衬底。根据本公开的这些实施例，可以省略在层28下面的一个或多个附加层。因此，根据这些实施例，如图 1A所示的所示衬底10、电介质层14和导电特征16可能不存在。

在目标层28之上存在硬掩模30，其可以由诸如氧化硅(例如TEOS形成的氧化物)、氮化硅、无氮抗反射涂层(NFARC，为氧化物)、碳化硅、氮氧化硅、碳氧化硅等之类的电介质材料形成。形成方法包括等离子体增强化学气相沉积(PECVD)、高密度等离子体(HDP)沉积、化学气相沉积(CVD)、原子层沉积(ALD)等。

在一些实施例中，硬掩模30可以包括多个层(参见例如图19A和图 19B)。硬掩模30的底层可以是无氮抗反射涂层(NFARC)并且可以在约 6nm至30nm之间。下一层可以是诸如氮化物之类的硬掩模材料，例如氮化硅、氮化钛、氮化钽等，并且可以形成在约20nm至25nm厚之间。下一层可以是氧化物层，例如TEOS形成的氧化硅、碳化硅、碳氧化硅等，并且可以形成在约20nm至约30nm之间。

硬掩模32形成在硬掩模30之上。根据本公开的一些实施例，硬掩模 32与硬掩模30接触，而在硬掩模32和硬掩模30之间未形成附加层。根据本公开的一些实施例，硬掩模32由非晶硅、或相对于下面的硬掩模30具有高蚀刻选择性的另一种材料形成。例如，在蚀刻硬掩模32时，蚀刻选择性(硬掩模32的蚀刻速率与硬掩模30的刻蚀速率之比)大于约20或大于约50。在整个说明书中，硬掩模32也称为芯轴层32。

图1A、图1B和图1C还示出了第一光刻工艺。在芯轴层32之上形成光掩模33，其已被图案化以形成开口35

例如，在光刻工艺中，施加并图案化光掩模33以在第一区域100A中形成开口35

在图2A、图2B和图2C中，执行蚀刻工艺以将光掩模33中的开口 35

根据一些实施例，对芯轴层32的蚀刻是在工艺室(未示出)中执行的，该工艺室包括诸如CF

在图3A、图3B和图3C中，示出了第二光刻工艺。在芯轴层32之上以及在开口35

以两个不同的宽度和两个不同的间距形成光掩模34A和光掩模34B的图案化特征，例如条带。光掩模34A的图案化特征的间距P

应理解，尽管该描述包括两个不同的宽度和两个不同的间距，但是可以通过采用如下所述的工艺而使用任何数量的宽度和间距。

在图4A和图4B中，执行蚀刻工艺以分别将光掩模34A和光掩模34B 中的图案转移到芯轴32A和芯轴32B中，并将开口35

在一些实施例中，可执行烘烤工艺以烘烤晶圆100。在使用烘烤工艺的实施例中，烘烤工艺被执行约5分钟至约20分钟之间的时间段。烘烤温度可以在约250℃至约500℃之间的范围内。烘烤工艺可以恢复或修复芯轴 32A、32B和32C的材料，其可能是产生至蚀刻。

应理解，尽管上述图案化工艺使用第一图案化步骤来在一个方向上在芯轴层32中形成线和开口，并使用第二图案化步骤来在垂直方向上在芯轴层32中形成线和开口，但在一些实施例中可以组合这些步骤。它们也可以以相反的顺序完成。在一些实施例中，可以首先在每个方向上对芯轴层之上的单独的层(例如光掩模34的下层)进行图案化以形成组合图案掩模，并然后使用该组合图案掩模对芯轴层进行蚀刻。

图5A是沿着图5B所示的线A-A的垂直横截面，并且图5B是沿着图 5A所示的线B-B的水平横截面(而不是顶视图)。在图6B、图7B、图 8B、图11B、图12B、图13B、图16B、图17B、图18B、图19B、图20B 和图21B中也使用了类似的水平横截面。在图5A和图5B中，在晶圆100 之上毯式(blanket)形成间隔件层38。相应的步骤被示为图25所示的工艺流程中的步骤215。间隔件层38的材料可被选择为相对于硬掩模30具有高蚀刻选择性。例如，间隔件层38的材料可以选自AlO、AlN、AlON、 TaN、TiN、TiO、Si、SiO

还如图5A和图5B所示，间隔件层38形成为共形层，并且间隔件层 38的水平部分和垂直部分的厚度彼此接近，例如差异小于约20％。可以使用共形沉积方法(例如CVD或ALD)来沉积间隔件层38。根据一些实施例，芯轴32A之上的间隔件层38的厚度T

在图6A和图6B中，光掩模142可以形成在晶圆100之上并被图案化以暴露第一区域100A，同时保留在第二区域100B之上。相应的步骤被示为图25所示的工艺流程中的步骤220。在一些实施例中，光掩模142可以是三层光掩模，包括下层138和中间层140。上层被图案化并用于图案化中间层140，然后中间层140用于图案化下层138。用于形成和图案化光掩模142的材料和工艺可以类似于以上关于图1A和图1B所讨论的材料和工艺，并且不再重复。

在图7A和图7B中，执行修整工艺以减小第一区域100A中的间隔件层38的厚度T

修整工艺可以从间隔件层38的厚度T

在图8A和图8B中，可以通过任何适当的技术来去除光掩模142。相应的步骤被示为图25所示的工艺流程中的步骤230。在一些实施例中，可以通过清洁或蚀刻来去除光掩模142，并且在其他实施例中，可以使用灰化工艺来去除光掩模142。第二区域100B中的间隔件层38具有与厚度T

图9A和图9B、至图12A和图12B示出了用于在间隔件层的部分之上形成恢复材料或牺牲材料的可选工艺。这可以作为线切割工艺来完成，以填充间隔件层38的将在随后形成的金属线中最终导致线中断的部分。相应的步骤被示为图26所示的工艺流程中的步骤260、262、264和266。这些相同的工艺可用于本文所述的任何实施例，例如在蚀刻间隔件层38以形成间隔件之前或之后。

在包括截面图和顶视图的图9A和图9B中，光掩模152形成在晶圆 100之上并被图案化。光掩模152的上层150(或中间层)被图案化以形成开口153，其对应于随后形成的金属线的切割线区域。相应的步骤被示为图26所示的工艺流程中的步骤260。可以使用与以上关于图1A和图1B的光掩模34所讨论的工艺和材料类似的工艺和材料来形成和图案化光掩模152，不再重复。

在包括截面图和顶视图的图10A和图10B中，开口153延伸到光掩模 152的下层148中，暴露间隔件层38。开口153可以使用与以上关于图1A 和图1B所讨论的工艺和材料类似的工艺和材料来延伸。在一些实施例中，间隔件层38可已被蚀刻成间隔件，并且在一些实施例中，芯轴32A和32B 可已被去除，例如如果该工艺在图25的步骤235或步骤240之后。如图10A和图10B所示，开口153可以跨多个芯轴32A和/或32B。另外，应理解，尽管开口153被示为沿x方向形成，但它们还可以在同一步骤或单独的步骤中沿垂直方向(y方向)形成。光致抗蚀剂152的上层150可以在图案化下层148的工艺中去除，或者可以通过单独的蚀刻工艺来去除。

在包括垂直截面图和水平截面图的图11A和图11B中，牺牲材料154 (有时也称为反向(reverse)材料)沉积在底层148之上并沉积到开口153 中。相应的步骤被示为图26所示的工艺流程中的步骤264。在一些实施例中，牺牲材料154还沉积在中间层150之上。在其他实施例中，在沉积牺牲材料154之前去除中间层150。在各种实施例中，牺牲材料154包括无机材料。例如，牺牲材料154可以是无机氧化物，例如氧化钛、氧化钽、氧化硅等。在一些实施例中，无机材料是低温氧化物(LTO)。如本文所用，术语“LTO”是指使用相对低的工艺温度(例如200℃或更低)沉积的氧化物。在一些实施例中，牺牲材料154可以包括氮化物，例如氮化硅或氮氧化硅等。牺牲材料154可被选择为相对于同一蚀刻工艺，对间隔件层38 具有足够的蚀刻选择性。例如，在一些实施例中，相对于同一蚀刻工艺，牺牲材料154的蚀刻速率与间隔件层38的蚀刻速率之比至少为0.7。

可以使用诸如CVD、PVD、ALD等之类的半导体膜沉积工艺来形成牺牲材料154。半导体膜沉积工艺可以是共形工艺，其形成在开口153的侧壁和底表面上(参见图10A和图10B)。随着沉积的继续，牺牲材料154 在开口153的相反侧壁上的部分可以合并，从而填充开口153。作为半导体膜沉积工艺的结果，牺牲材料154的顶表面可能不是平坦的，如图11A 和图11B所示。

在包括截面图和顶视图的图12A和图12B中，在回蚀工艺中去除光掩模152并修整牺牲材料154。相应的步骤被示为图26所示的工艺流程中的步骤266。首先，执行平坦化工艺(例如化学机械抛光(CMP)、干法蚀刻、其组合等)以去除牺牲材料154在开口153外部的多余部分。在其中牺牲材料154形成在中间层150之上的实施例中，该平坦化工艺还可以去除中间层150。在平坦化工艺之后，底层148被暴露，并且牺牲材料154和底层148的顶表面可以是平坦且共面的。在一些实施例中，平坦化工艺还可以去除在牺牲材料154中形成的缺陷(divots)。

接下来使用灰化工艺去除底层148。在去除底层148之后，牺牲材料 154的柱保留。剩余的牺牲材料154掩蔽间隔件层38的选择区域。在一些实施例中，牺牲材料154可以从第一芯轴32A或32B上的间隔件层38的第一侧壁部分跨越到第二相应的芯轴32A或32B上的间隔件层38的第二侧壁部分。

然后可以在回蚀工艺中修整牺牲材料154以实现期望的轮廓。在一些实施例中，修整牺牲材料154使牺牲材料154凹陷低于间隔件层38的最顶表面，例如低于芯轴32A和32B的顶表面。修整牺牲材料154可暴露芯轴 124之上的间隔件层126的部分。在一些实施例中，修整牺牲材料154还可减小至少横截面B-B(图12B)中的牺牲材料154的宽度。

修整牺牲材料154可以包括干法蚀刻工艺、或干法蚀刻工艺和湿法蚀刻工艺的组合。用于修整牺牲材料154的实施例干法蚀刻工艺可以包括使用基于碳氟的蚀刻剂(例如CF

在分别包括垂直截面图和水平截面图的图13A和图13B中，执行各向异性蚀刻以去除间隔件层38的水平部分，而间隔件层38的垂直部分保留。相应的步骤被示为图25所示的工艺流程中的步骤235。在下文中，间隔件层38的其余部分称为间隔件40A和间隔件40B，其中间隔件40A位于第一区域100A中并且间隔件40B位于第二区域100B中。在一些实施例中，蚀刻间隔件层38利用使用合适的蚀刻剂(例如CH

如图13A所示，间隔件40A在芯轴32A的侧壁上，并且间隔件40B在芯轴32B的侧壁上。参考图13B，间隔件40A和间隔件40B可包括沿x方向和y方向的纵向部分，并且可以形成各种形状。在一些实施例中，间隔件40A和间隔件40B可包括对于x方向和y方向成非零角度的纵向部分，或者可包括曲线部分、圆形部分、环形部分等。

在利用牺牲材料154的实施例中，间隔件41A和41B包括分别在芯轴 32A和32B的侧壁上的间隔件层38的一部分，以及填充间隔件层38中的间隙的牺牲材料154的一部分。结果，间隔件41A和41B将限定在随后形成的金属线中的线切割。

图14A和图14B、至图16A和图16B示出了用于保持芯轴层32的部分以用于辅助图案化下面的硬掩模30的可选的保持工艺。在未使用保持工艺的实施例中，可以使用蚀刻工艺来去除暴露的芯轴32A和32B的部分。相应的步骤被示为图25所示的工艺流程200中的步骤240。可选的保持工艺包括被示为步骤268、270和272的步骤作为图27所示的工艺流程中的步骤240。这些相同的工艺可以在本文所述的任何实施例中用于移除芯轴。

在包括截面图和顶视图的图14A和图14B中，光掩模162形成在晶圆 100之上并被图案化。光掩模162的上层160(或中间层)被图案化以形成开口163，其对应于芯轴层32的应被去除的区域。保持被覆盖的区域(例如保持区域164)对应于随后形成的金属线中的其他线切割。相应的步骤被示为图27所示的工艺流程中的步骤268。可以使用与以上关于图1A和图1B的光掩模34所讨论的工艺和材料类似的工艺和材料来形成和图案化光掩模162，不再重复。

在包括垂直截面图和水平截面图的图15A和图15B中，开口163延伸到光掩模162的下层158中，暴露芯轴层32。间隔件40A和40B的部分也可以暴露。保留的芯轴层32的区域(保持区域164)继续被光掩模162覆盖。可以使用与以上关于图1A和图1B所讨论的工艺和材料类似的工艺和材料来延伸开口163。保持区域164可以跨越多个芯轴32A和/或32B，并且还可以覆盖芯轴层32C的部分。光致抗蚀剂162的上层160可以在图案化下层158的工艺中被去除、或者可以通过单独的蚀刻工艺来去除。

在分别包括截面图和顶视图的图16A和图16B中，在蚀刻步骤中选择性地蚀刻芯轴层32以去除暴露的芯轴32A、32B和32C，从而形成第一区域100A中的开口43A、第二区域100B中的开口43B、以及第三区域100C 中的开口43C。相应的步骤被示为图27所示的工艺流程中的步骤272。根据一些实施例，使用湿法蚀刻或干法蚀刻来执行蚀刻。相应的蚀刻剂可以包括HF溶液、或NF

可以通过该工艺实现几种不同的间隔件宽度。在修整工艺之后，间隔件40A的宽度与厚度T

在分别包括截面图和顶视图的图17A和图17B中，间隔件40A、40B、 41A、41B和41C一起用作掩模以蚀刻硬掩模30。相应的步骤被示为图25 所示的工艺流程中的步骤245。硬掩模30被蚀刻以包括第一区域100A、第二区域100B和第三区域100C的每一者中的图案化硬掩模30。在硬掩模 30被图案化的情况下，在第一区域100A中形成开口44A，在第二区域100B中形成开口44B，并且在第三区域100C中形成开口44C。开口44A、开口44B和开口44C对应于将在目标层28中形成的开口。开口44A、开口 44B和开口44C对应于目标层28中的开口之间的间隔。由于间隔件40A和 40B可以使用不同的宽度，随后形成的金属线可以具有灵活的间隔。

参考分别包括截面图和顶视图的图18A和图18B，类似于图17A和图 17B，其中牺牲材料154被示为处于另一位置，与芯轴32C和相关联的保持区域164相邻。通过结合上述几种技术，间隔件41C可包括保持区域164、间隔件40A和牺牲材料154。

参考分别包括截面图和顶视图的图19A和图19B，根据一些实施例，硬掩模层30被示为三个不同的层。如以上关于图1A所讨论的，掩模30A 可以是NFARC，掩模30B可以是硬掩模，并且掩模40A可以是氧化物等。硬掩模30的每个掩模层可被依次蚀刻，以使用相应的合适的蚀刻剂在其中延伸开口43A、43B和43C。

参考图20A和图20B，掩模30C中的开口43A、43B和43C转移到下面的层30B。可以使用任何适当的技术，例如适当的蚀刻工艺。剩余的间隔件层38、牺牲材料154和芯轴层30还可以通过蚀刻、研磨、或通过CMP 工艺来去除。

参考图21A和图21B，掩模30B中的开口43A、43B和43C转移到下面的层30A。可以使用任何适当的技术，例如适当的蚀刻工艺。

图22A和图22B示出了图17A和图17B之后、或图21A和图21B之后的工艺。开口44A、44B和44C限定目标层28的将被去除的区域。

在图23A和图23B中，图案化硬掩模30或30A被用作蚀刻掩模以蚀刻目标层28，从而形成沟槽46A和沟槽46B。相应的步骤被示为图25所示的工艺流程中的步骤250。在一些实施例中，在蚀刻目标层28之前，掩模层可被沉积并图案化以保护第三区域100C。还可以执行附加的工艺步骤以限定和蚀刻目标层28，以形成沟槽46下面的通孔开口48。蚀刻停止层 26也被蚀刻。导电特征16通过通孔开口48而暴露。接下来，去除图案化硬掩模30或30A。替代地，图案化硬掩模30或30A在后续平面化期间或之后被去除以形成金属线50和通孔52，如图23A和图23B所示。

在图24A和图24B中，沟槽46和通孔开口48用(一种或多种)导电材料填充以形成金属线50和通孔52。相应的步骤被示为图25所示的工艺流程中的步骤255。该形成可以使用双镶嵌工艺，其中在沟槽46和通孔开口48的侧壁和底部上形成导电阻挡层，例如氮化钛、钛、氮化钽、钽等。沟槽46和通孔开口48的其余部分然后用导电材料填充，该导电材料可以包括铜或铜合金、或另一种导电材料。然后执行化学机械抛光(CMP)以去除阻挡层和填充金属的多余部分，形成金属线50和通孔52，如图23A 和图23B所示。金属线50和通孔52电连接到下面的导电特征16。如图 24A所示，CMP可以在目标层28上停止，或者如果图案化硬掩模30A和30B尚未被去除，则可以在图案化硬掩模30A和30B上停止。

根据本公开的替代实施例，目标层28是半导体衬底。因此，图1A、图1B和图1C、至图24A和图24B所示的工艺步骤可用于在目标层28中形成沟槽，并用电介质材料填充沟槽以形成浅沟槽隔离(STI)区域。

图24B示出了形成在目标层28中的金属线50的顶视图。金属线50包括两个间隔S1和S2，并且间隔S2大于间隔S1。间隔S2由间隔件40B的厚度T

在以上关于图1A、图1B和图1C、至图25讨论的工艺中，当形成间隔件层38时(参见图5A和图5B)，由于间隔件层38的相对厚度，存在间隔件层38的垂直支脚可能在第一区域100A中合并在一起的风险。此外，由于间隔件层38的尺寸和间隔，当执行修整工艺时(参见图7A和图7B)，间隔件层38可能在90度角处遭受尖角效应(horning effect)，其中间隔件层38在拐角处形成尖角形状。这种尖角形状可能在随后的图案化步骤和金属线50的形成中引起缺陷。

在其他实施例中可以减少或消除尖角。图28A和图28B、至图36示出了根据本公开的一些实施例的形成诸如金属线之类的特征的中间阶段的截面图。图28A和图28B、至图36的工艺减少或消除了尖角效应。除非另有说明，否则这些实施例中的组件的材料和形成方法与在图1A、图1B和图 1C、至图25所示的实施例中由相同的附图标记表示的相同组件基本相同。因此可以在对图1A、图1B和图1C、至图24A和图24B所示的实施例的讨论中找到关于图28A和图28B、至图36所示的相同组件的形成工艺和材料的细节。

图28A是沿图28B所示的线A-A的垂直横截面，并且图28B是沿图 28A所示的线B-B的水平横截面(而不是顶视图)。在图29B、图30B、图31B和图32B中还使用了类似的水平横截面。图28A和图28B示出了在芯轴32A和32B之上沉积间隔件层38之后的图5A和图5B的晶圆100。相应的步骤被示为图36所示的工艺流程中的步骤315。因此，步骤305与图25的步骤205基本相同，并且步骤310与步骤210基本相同。因此，衬底10、器件12、电介质层14、导电特征16、蚀刻停止层26、目标层28、硬掩模30、以及芯轴32A和32B是指与图1A、图1B和图1C以及图2A、图2B和图2C所示类似的特征，并且在此不再重复。

可以使用类似于图5A和图5B的间隔件层38的工艺和材料来形成间隔件层238，不同之处在于间隔件层238未被沉积地如间隔件层38那样厚。因为间隔件层238未被厚沉积，减少或消除了不期望的合并和尖角效应的风险。根据一些实施例，芯轴32A之上的间隔件层238的厚度T

在图29A和图29B中，光掩模142可以形成在晶圆100之上并被图案化以暴露第一区域100A，同时保留第二区域100B。相应的步骤被示为图 36所示的工艺流程中的步骤320。可以使用与以上关于图6A和图6B所讨论的工艺和材料类似的工艺和材料来制造光掩模142，不再重复。

在图30A和30B中，执行修整工艺以减小第一区域100A中的间隔件层38的厚度T

在图31A和图31B中，可以通过任何合适的技术来去除光掩模142，例如以上关于图8A和图8B所讨论的。相应的步骤被示为图36所示的工艺流程中的步骤330。第二区域100B中的间隔件层238的厚度T

在图32A和图32B中，可以使用类似于图5A和图5B的间隔件层38 的工艺和材料来形成第二间隔件层239。相应的步骤被示为图36所示的工艺流程中的步骤333。第二间隔件层239的厚度可以在约

在一些实施例中，可以使用与用于形成第一间隔件层238相同的材料和工艺来形成第二间隔件层239。在这样的实施例中，即使第二间隔件层 239可以由与间隔件层238相同的材料形成，但可以观察到间隔件层238和第二间隔件层239之间的界面。在一些实施例中，间隔件层238和第二间隔件层239的材料可以形成为使得不能观察到可见的界面。在其他实施例中，可以使用不同的材料和/或工艺来形成第二间隔件层239，在这种情况下，在间隔件层238和第二间隔件层239之间维持界面。

在蚀刻间隔件层之前，可以执行以上关于图9A和图9B、至图12A和图12B所述的形成牺牲材料154的工艺。

根据一些实施例，当沉积第二间隔件层239时，第二间隔件层239也不会跨间隙239g合并。根据其他实施例，当沉积第二间隔件层239时，第二间隔件层239确实跨间隙239g合并。本领域技术人员应该理解，可以根据这样的实施例修改其他附图。

在分别包括截面图和顶视图的图33A和图33B中，执行各向异性蚀刻以去除组合间隔件层242的水平部分，而组合间隔件层242的垂直部分保留。相应的步骤被示为图36所示的工艺流程中的步骤335。以下将组合间隔件层242的其余部分称为间隔件40A和间隔件40B，其中间隔件40A在第一区域100A中并且间隔件40B在第二区域100B中。用于蚀刻组合间隔件层242的工艺可以使用与图13A和图13B中的间隔件层38的蚀刻相似的材料和工艺，不再重复。

如图33A所示，间隔件40A在芯轴32A的侧壁上并且间隔件40B在芯轴32B的侧壁上。参考图33B，间隔件40A和间隔件40B可包括沿x方向和y方向的纵向部分，并且可以形成各种形状。在一些实施例中，间隔件 40A和间隔件40B可包括对于x方向和y方向成非零角度的纵向部分，或者可包括曲线部分、圆形部分、环形部分等。

图34A和图34B示出了形成具有保持区域164的掩模158/162。掩模 158/162的形成与以上关于图14A和图14B、至图16A和图16B所讨论的类似，并且不再重复细节。在所示实施例中，图34B示出保持区域164在第二区域100B中。掩模158/162用于保护芯轴层32的不被去除的区域。

在分别包括截面图和顶视图的图35A和图35B中，在蚀刻步骤中通过掩模158/162选择性地蚀刻芯轴32A和32B以去除芯轴32A和32B，从而形成间隔件40A之间的开口43A并形成间隔件40B之间的开口43B。相应的步骤被示为图36所示的工艺流程中的步骤340。芯轴32A和32B可以使用与以上关于图16A和图16B所讨论的类似的工艺和材料来去除，不再重复。间隔件40A的宽度与厚度T

如在图36的工艺流程的步骤345中所引用的使用间隔件40A和40B来蚀刻硬掩模30的工艺可以与如以上关于图17A和图17B、至图22A和图 22B所述的蚀刻硬掩模30的工艺相同，不再重复。

如在图36的工艺流程的步骤350中所引用的使用硬掩模30来蚀刻目标层28的工艺可以与如以上参考图23A和图23B所描述的蚀刻目标层28 的工艺相同，不再重复。

如在图36的工艺流程的步骤355中所引用的形成金属线50和通孔52 的工艺可以与如以上参考图24A和图24B所描述的形成金属线50和52的工艺相同，不再重复。这样，类似于以上关于图24B所述，所形成的金属线(例如金属线50)包括两个间隔S1和S2(参见图24A)，并且间隔S2 大于间隔S1。间隔S2由间隔件40B的厚度T

在以上关于图1A、图1B和图1C至图27、以及关于图28A和图28B 至图36所讨论的工艺中，在每种情况下，修整间隔件层38以在晶圆100 的不同区域中实现间隔件层38的不同厚度。其余的图描述了其他实施例，其中在晶圆100的选择区域中的间隔件层之上使用衬垫层(pad layer)。此外，描述了可选的线切割工艺，其可以应用于本文描述的实施例的所有流程。线切割工艺可以使用附加的衬垫材料来更改间隔件图案以产生金属线切割。此外，描述了第三区域100C的可选的图案加载，其可以应用于本文描述的实施例的所有流程(类似地，可以省略第三区域100C的可选的图案加载，如关于以上附图所述)。

图37A和图37B、至图48示出了根据本公开的一些实施例的形成诸如金属线之类的特征的中间阶段的截面图。除非另有说明，否则这些实施例中的组件的材料和形成方法与在图1A、图1B和图1C、至图27所示的实施例中由相同的附图标记表示的相同的组件基本相同。因此可以在对图1A、图1B和图1C、至图27所示的实施例的讨论中找到关于图37A和图37B、至图48所示的相同组件的形成工艺和材料的细节。

图37A是沿图37B中所示的线A-A的垂直截面，并且图37B是图37A 中的晶圆100的顶视图。图37A和图37B示出了与图1A、图1B和图1C 所示结构类似的结构。因此，衬底10、器件12、电介质层14、导电特征 16、蚀刻停止层26、目标层28和硬掩模30是指与图1A、图1B和图1C 所示的特征相似的特征，并且不再重复。

图37A和图37B还示出了一个或多个光刻工艺。可以执行第一光刻工艺并然后图案化芯轴层32以在其中以第一方向形成开口，如以上关于图 1A、图1B、图1C、图2A、图2B和图2C所示。相应的步骤被示为图48 所示的工艺流程400中的步骤405和410。在第一光刻工艺之后，可以执行第二光刻工艺以在其中以第二方向形成开口。可以使用类似于图3A和图 3B的光掩模34的工艺和材料来形成和图案化光掩模34。例如，在光刻工艺中，光掩模34被施加并图案化为第一区域100A中的光掩模34A、第二区域100B中的光掩模34B、以及第三区域100C中的光掩模34C。相应的步骤被示为图48中所示的工艺流程400中的步骤405。在光掩模34中形成第一区域100A中的开口35A和第二区域100B中的开口35B。根据本公开的一些实施例，开口35的顶视图形状为彼此平行的条带。第三区域100C 中的光掩模34C(在其中未形成金属条带)可用于控制图案加载效果。光掩模34C还可用于以上关于图28A和图28B、至图36讨论的实施例。

光掩模34A和光掩模34B的图案化特征(例如条带)以两个不同的宽度和两个不同的间距形成，其尺寸和间距类似于以上关于图1A和图1B所讨论。

在图38A和图38B中，执行蚀刻工艺以通过将开口35A和开口35B延伸到芯轴层32中，而将光掩模34A和光掩模34B中的图案转移到芯轴层 32中以分别形成芯轴32A和芯轴32B。芯轴32B在第二区域100B中并且对应于细间距，并且芯轴32A在第一区域100A中并且对应于更细间距。此外，在第三区域100C中形成硬掩模32C。相应的步骤被示为图48所示的工艺流程400中的步骤410。然后例如在灰化步骤中去除剩余的光掩模 34。所得的结构在图38A和图38B中示出。可以使用类似于以上关于图4A 和图4B所讨论的工艺和材料来执行蚀刻，不再重复。在一些实施例中，类似于以上关于图4A和图4B所讨论的，可以在蚀刻芯轴层32之前使用修整工艺，并且可以在蚀刻芯轴层32之后使用烘烤工艺。

图39A是沿图39B所示的线A-A的垂直横截面，并且图39B是沿图 39A所示的线B-B的水平横截面(而不是顶视图)。在图40B、图41B、图42B、图43B和图44B中也使用了类似的水平横截面。图39A和图39B 示出了在芯轴32A和32B之上以及在硬掩模32C之上沉积间隔件层38之后的图38A和图38B的晶圆100。相应的步骤被示为图48所示的工艺流程 400中的步骤415。

可以使用与图5A和图5B的间隔件层38类似的工艺和材料来形成间隔件层38，不同之处在于该间隔件层38未被沉积地如图5A和图5B的间隔件层38那样厚。因为该间隔件层38未被厚沉积，减少或消除了不期望的合并和尖角效应的风险。根据一些实施例，芯轴32A之上的间隔件层38 的厚度T

在图40A和图40B中，光掩模142可以形成在晶圆100之上并被图案化以暴露第二区域100B，同时保留在第一区域100A之上。相应的步骤被示为图48所示的工艺流程400中的步骤420。可以使用类似于以上关于图 6A和图6B所讨论的工艺和材料来制造光掩模142，不再重复。

在图41A和图41B中，衬垫层144被沉积在光掩模142之上以及间隔件层38之上。相应的步骤被示为图48所示的工艺流程400中的步骤425。衬垫层还可以称为间隔件层。在一些实施例中，可以在沉积衬垫层144之前去除中间层140，使得衬垫层144直接形成在底层138的最上表面上。衬垫层144可以包括无机材料。例如，衬垫层144可以是无机氧化物，例如氧化钛、氧化钽、氧化硅等。在一些实施例中，无机材料是低温氧化物 (LTO)。在一些实施例中，衬垫层144可以包括氮化物，例如氮化硅或氮氧化硅等。衬垫层144可被选择为相对于同一蚀刻工艺，对于间隔件层 38具有足够的蚀刻选择性。例如，在一些实施例中，相对于同一蚀刻工艺，衬垫层144的蚀刻速率与间隔件层38的蚀刻速率之比为至少0.7。

可以使用诸如CVD、PVD、ALD等之类的半导体膜沉积工艺来形成衬垫层144。半导体膜沉积工艺可以是共形工艺，其形成在开口35B的侧壁和底表面上。衬垫层144可被形成为厚度T

在图42A和图42B中，使用灰化工艺或湿法蚀刻工艺来去除底层138。相应的步骤被示为图48所示的工艺流程400中的步骤430。当底层138被去除时，底层138之上的衬垫层144也被去除。衬垫层144保留在第二区域100B中的间隔件层38之上。在一些实施例中，仅衬垫层144的一部分保留在开口35B的侧壁(以及在一些实施例中，底表面)上。衬垫层144 的其余部分被用于衬垫第二区域100B中的间隔件层38的宽度。

在图42A和图42B中还示出了保留在第三区域100C之上的残留物146。残留物146可产生自去除光掩模142和/或衬垫层144。清洁工艺单独地可能损坏衬垫层144，因此可以掩蔽第一区域100A和第二区域100B以清洁残留物146。在一些实施例中，不需要执行单独的清洁工艺，并且可以在连续步骤的工艺中清洁残留物146。特别地，如果形成了牺牲材料154(例如关于图9A和图9B、至图12A和图12B所描述)，则不需要单独的光掩模152以用于清洁(例如关于图43A和图43B所描述)，因为可以使用图 9A和图9B、至图11A和图11B的光掩模152。

如果执行了残留物去除工艺，则在图43A和43B中，光掩模152形成在晶圆100之上并被图案化以暴露第三区域100C和残留物146。相应的步骤被示为图48所示的工艺流程400中的步骤435。可以使用与以上关于图 6A和图6B的光掩模142所讨论的工艺和材料类似的工艺和材料来形成和图案化光掩模152，不再重复。

在图44A和图44B中，可以使用回蚀工艺来去除残留物146。相应的步骤被示为图48所示的工艺流程400中的步骤440。在一些实施例中，回蚀工艺可以利用干法(例如等离子体)蚀刻工艺、湿法蚀刻工艺、或其组合。等离子体蚀刻工艺可以包括使用碳氟化合物(C

在蚀刻间隔件层38和组合间隔件层244之前，可以执行以上关于图 9A和图9B、至图12A和图12B所述的形成牺牲材料154的工艺。

在分别包括截面图和顶视图的图45A和图45B中，执行各向异性蚀刻以去除第一区域100A中的间隔件层38、以及第二区域100B中的组合间隔件层38和衬垫层144(一起为组合间隔件层244)的水平部分，而间隔件层38和组合间隔件层244的垂直部分保留。相应的步骤被示为图48所示的工艺流程400中的步骤445。在下文中，第一区域100A中的间隔件层38 的其余部分被称为间隔件40A，并且第二区域100B中的组合间隔件层244 的其余部分被称为间隔件40B。用于蚀刻组合间隔件层242的工艺可以使用与图13A和图13B中的间隔件层38的蚀刻类似的材料和工艺，不再重复。

如图45A所示，间隔件40A在芯轴32A的侧壁上，并且间隔件40B在芯轴32B的侧壁上。在一些实施例中，硬掩模32C还可具有形成在其侧壁上的间隔件40A和间隔件40B。参考图45B，间隔件40A和间隔件40B可以包括沿x方向和y方向的纵向部分，并且可以形成各种形状。在一些实施例中，间隔件40A和间隔件40B可以包括对于x方向和y方向成非零角度的纵向部分，或者可包括曲线部分、圆形部分、环形部分等。

图46A和图46B示出了形成具有保持区域164的掩模158/162。掩模 158/162的形成类似于以上关于图14A和图14B、至图16A和图16B所讨论，并且细节不再重复。在所示实施例中，图46B示出保持区域164在第二区域100B中。使用掩模158/162来保护芯轴层32的不被去除的区域。

在分别包括截面图和顶视图的图47A和图47B中，通过掩模158/162 在蚀刻步骤中选择性地蚀刻芯轴32A和32B以去除芯轴32A和32B，从而形成间隔件40A之间的开口43A并形成间隔件40B之间的开口43B。在一些实施例中，硬掩模32C也被去除，从而形成第三区域100C中的间隔件 40A和间隔件40B之间的开口43C(在括号中表示)。相应的步骤被示为图48所示的工艺流程400中的步骤450。芯轴32A和32B以及硬掩模32C 可以使用与以上关于图16A和图16B所讨论类似的工艺和材料来去除，不再重复。间隔件40A的宽度T

图48的其余工艺与关于图25描述的相同工艺类似，并且可以使用类似的工艺和材料来执行，因此不再重复。例如，如图48所示的工艺流程 400中的步骤455所示的步骤与如图25所示的工艺流程中的步骤245所示的步骤类似；如图48所示的工艺流程400中的步骤460所示的步骤与如图 25所示的工艺流程中的步骤250所示的步骤类似；并且如图48所示的工艺流程400中的步骤465所示的步骤与如图25所示的工艺流程中的步骤255 所示的步骤类似。因此，类似于以上关于图24A和图24B所讨论的，所形成的金属线(例如金属线50)包括两个间隔S1和S2，并且间隔S2大于间隔S1。

图49A和图49B、至图55示出了根据本公开的一些实施例的形成诸如金属线之类的特征的中间阶段的截面图。除非另有说明，否则这些实施例中的组件的材料和形成方法与在图1A、图1B和图1C、至图27所示的实施例中由相同的附图标记表示的相同的组件基本相同。因此，可以在对图 1A、图1B和图1C、至图27所示的实施例的讨论中找到关于图49A和图49B、至图55所示的相同组件的形成工艺和材料的细节。

图49A是沿图49B所示的线A-A的垂直横截面，并且图49B是沿图 49A所示的线B-B的水平横截面。在图50B和图51B中也使用了类似的水平横截面。图49A和图49B示出了在芯轴32A和32B之上以及硬掩模32C 之上沉积间隔件层38之后、并且在间隔件层38之上沉积衬垫层144之后的图39A和图39B的晶圆100。相应的步骤被示为图55所示的工艺流程中的步骤620。因此，步骤605与图48的步骤405基本相同，步骤610与步骤410基本相同，并且步骤615与步骤415基本相同。因此，衬底10、器件12、电介质层14、导电特征16、蚀刻停止层26、目标层28、硬掩模30、芯轴32A和32B、以及硬掩模32C是指与图37A和图37B、以及图38A和图38所示类似的特征，因此在此不再重复。根据一些实施例，芯轴32A和 32B以及硬掩模32C之上的间隔件层38的厚度T

衬垫层144沉积在间隔件层38之上。相应的步骤被示为图55所示的工艺流程600中的步骤620。衬垫层也可以称为间隔件层。可以使用与以上关于图41A和图41B所讨论的类似的工艺和材料来形成衬垫层144，不再重复。衬垫层144可被形成为厚度T

在图50A和图50B中，光掩模142可形成在晶圆100之上并对被图案化以暴露第一区域100A，同时保留在第二区域100B之上。相应的步骤被示为图55所示的工艺流程600中的步骤625。可以使用与以上关于图6A 和图6B所讨论的类似的工艺和材料来制造光掩模142，不再重复。

在图51A和图51B中，可以通过任何合适的技术(例如湿法蚀刻工艺或干法蚀刻(例如等离子体)工艺、或它们的组合)来去除衬垫层144从光掩模142暴露的部分。相应的步骤被示为图55所示的工艺流程600中的步骤630。等离子体蚀刻工艺可以包括使用碳氟化合物(C

在图52A和图52B中，使用灰化工艺或湿法蚀刻工艺来去除光掩模 142，并且蚀刻间隔件层和衬垫层以形成间隔件。相应的步骤被示为图55 所示的工艺流程600中的步骤635和640。在去除光掩模142之后，衬垫层 144保留在第二区域100B中的间隔件层38之上。衬垫层144用于衬垫第二区域100B中的间隔件层38的宽度。

在蚀刻间隔件层38和组合间隔件层244之前，可以执行以上关于图 9A和图9B、至图12A和图12B所述的形成牺牲材料154的工艺。

此外在图52A和图52B中，执行各向异性蚀刻以去除第一区域100A 中的间隔件层38、以及第二区域100B中的组合间隔件层38和衬垫层144 (一起为组合间隔件层244)的水平部分，而间隔件层38和组合间隔件层 244的垂直部分保留。相应的步骤被示为图55所示的工艺流程600中的步骤640。在下文中，第一区域100A中的间隔件层38的其余部分被称为间隔件40A，并且第二区域100B中的组合间隔件层244的其余部分被称为间隔件40B。用于蚀刻组合间隔件层242的工艺可以使用与图16A和图16B 中的间隔件层38的蚀刻类似的材料和工艺，不再重复。

如图52A所示，间隔件40A在芯轴32A的侧壁上，并且间隔件40B在芯轴32B的侧壁上。在一些实施例中，硬掩模32C还可具有形成在其侧壁上的间隔件40A和间隔件40B。参考图52B，间隔件40A和间隔件40B可以包括沿x方向和y方向的纵向部分，并且可以形成各种形状。在一些实施例中，间隔件40A和间隔件40B可包括对于x方向和y方向成非零角度的纵向部分，或者可包括曲线部分、圆形部分、环形部分等。由于去除了第一区域100A中的衬垫层144，硬掩模32C还可以具有阶梯状上表面。间隔件40B的高度还可以比间隔件40A的高度更高约

图53A和图53B示出了形成具有保持区域164的掩模158/162。掩模 158/162的形成与以上关于图14A和图14B、至图16A和图16B所讨论的类似，并且细节不再重复。在所示实施例中，图53B示出保持区域164在第二区域100B中。使用掩模158/162保护芯轴层32的不被去除的区域。

在分别包括截面图和顶视图的图54A和图54B中，在蚀刻步骤中选择性地蚀刻芯轴32A和32B以去除芯轴32A和32B，从而形成间隔件40A之间的开口43A并形成间隔件40B之间的开口43B。在一些实施例中，硬掩模32C也被去除，从而形成第三区域100C中的间隔件40A和间隔件40B 之间的开口43C(在括号中表示)。相应的步骤被示为图55所示的工艺流程600中的步骤645。芯轴32A和32B以及硬掩模32C可以使用与以上关于图8A和图8B所讨论的类似的工艺和材料来去除，不再重复。间隔件 40A的宽度T

图55的其余工艺类似于关于图25描述的相同工艺，并且可以使用类似的工艺和材料来执行，因此不再重复。例如，如图55所示的工艺流程 600中的步骤650所示的步骤与如图25所示的工艺流程中的步骤245所示的步骤类似；如图55所示的工艺流程600中的步骤655所示的步骤与如图 25所示的工艺流程中的步骤250所示的步骤类似；并且如图55所示的工艺流程600中的步骤660所示的步骤与如图25所示的工艺流程中的步骤255 所示的步骤类似。因此，类似于以上关于图24A和图24B所述，所形成的金属线(例如金属线50)包括两个间隔S1和S2，并且间隔S2大于间隔 S1。

本公开的实施例有利地提供了在同一晶圆上具有多个间隔开和大小的芯轴和间隔件的能力。在不同尺寸的芯轴之上沉积初始间隔件层之后，可以对间隔件层进行操作和更改，以使间隔件层的一部分在更宽和/或间距更远的芯轴之上更厚，而间隔件层的一部分在更窄和/或间距更近的芯轴之上更薄。通过利用具有多个宽度的间隔件层，随后形成的金属线可以在基于间隔件的宽度而定制的线之间具有隔离。例如，这允许晶圆在互连的同一层内具有多种类型的线信号传输和隔离。调整间隔件尺寸还允许设计为在相邻的金属线之间具有不同的电容效应。例如，在其中器件设计的一些区域使得金属线之间的电容泄漏不像器件设计的其他区域那样受关注的实施例中，那些区域中的金属线之间的隔离间隔可以较小，而在其他区域中较大。结果，可以调整所形成的特征之间的间隔，并且改善特征的形成的灵活性。

一个实施例是一种方法，包括图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，第一芯轴的宽度大于第二芯轴的宽度。该方法还包括在第一芯轴和第二芯轴之上沉积间隔件层。该方法还包括在间隔件层和第一芯轴之上形成掩模层。该方法还包括使第二芯轴之上的间隔件层变薄。该方法还包括去除掩模层。蚀刻间隔件层以形成间隔件蚀刻掩模，该间隔件蚀刻掩模可包括与第一芯轴的侧壁接触的第一间隔件以及与第二芯轴的侧壁接触的第二间隔件，第一间隔件的宽度大于第二间隔件的宽度。该方法还包括基于间隔件蚀刻掩模来蚀刻目标层。在一个实施例中，该方法可以包括在去除掩模层之后，在第一间隔件层之上沉积第二间隔件层。在一个实施例中，该方法可以包括在目标层的第一区域中形成第一金属线，该第一区域对应于第一芯轴；以及在目标层的第二区域中形成第二金属线，该第二区域对应于第二芯轴，第二金属线比第一金属线彼此隔开更大的距离。在一个实施例中，该方法可以包括在间隔件层和第一芯轴之上形成第二掩模层；图案化第二掩模层以暴露切割线区域；在切割线区域中沉积牺牲材料；以及去除第二掩模层，牺牲材料成为间隔件蚀刻掩模的一部分。在一个实施例中，该方法可以包括使用间隔件蚀刻掩模来蚀刻间隔件蚀刻掩模下方的硬掩模；以及使用硬掩模来蚀刻目标层。在一个实施例中，第一间隔件比第二间隔件更宽

另一实施例是一种方法，包括图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，第一芯轴的宽度大于第二芯轴的宽度。在第一芯轴和第二芯轴之上沉积间隔件层。在间隔件层和第二芯轴之上形成掩模层，间隔件层在第一芯轴之上的一部分从掩模层暴露。在掩模层和暴露的间隔件层之上沉积衬垫层，并且去除掩模层。该方法还包括蚀刻第一芯轴之上的间隔件层和衬垫层以形成包括第一间隔件的第一间隔件蚀刻掩模，以及蚀刻第二芯轴之上的间隔件层以形成包括第二间隔件的第二间隔件掩模，第一间隔件各自比第二间隔件更宽。该方法还包括基于第一间隔件蚀刻掩模和第二间隔件蚀刻掩模来蚀刻目标层。在一个实施例中，该方法包括在去除掩模层之后，形成第二掩模层；图案化第二掩模层以在第二掩模层中提供开口，该开口暴露衬垫层的残留物；以及去除衬垫层的残留物。在一个实施例中，第一间隔件掩模或第二间隔件掩模可包括牺牲材料的柱。在一个实施例中，衬垫层和牺牲材料可包括相同的材料。在一个实施例中，目标层可包括半导体材料。在一个实施例中，图案化第一芯轴层包括图案化第一芯轴层以在第一芯轴和第二芯轴之间形成硬掩模。在一个实施例中，该方法可以包括从第一芯轴之上去除衬垫层的水平部分，衬垫层的剩余的垂直部分设置在间隔件层的侧壁上。

另一实施例是一种方法，包括在晶圆的第一区域中形成第一组芯轴并且在晶圆的第二区域中形成第二组芯轴，第一组芯轴的间距比第二组芯轴的间距更宽。该方法还包括在第一组芯轴和第二组芯轴之上沉积第一间隔件层，以及在第一组芯轴和第二组芯轴之上沉积第二间隔件层。在第一区域之上形成掩模。去除第二区域中的第二组芯轴之上的第二间隔件层，并然后去除掩模。该方法还包括蚀刻第二区域中的第一间隔件层并蚀刻第一区域中的第一间隔件层和第二间隔件层，以形成包括第一区域中的第一间隔件以及第二区域中的第二间隔件的间隔件掩模，第一间隔件比第二间隔件更宽。去除第一组芯轴和第二组芯轴。蚀刻间隔件掩模下方的目标层。在一个实施例中，该方法可以包括蚀刻间隔件掩模正下方的硬掩模层，并使用该硬掩模层来蚀刻目标层。在一个实施例中，第一区域中的相邻的线之间的间隔大于第二区域中的相邻的金属线之间的间隔。在一个实施例中，第二间隔件层可以包括与第一间隔件层不同的材料。在一个实施例中，第一间隔件中的间隔件接触硬掩模的一侧，并且第二间隔件中的间隔件接触硬掩模的相反侧。在一个实施例中，第一间隔件比第二间隔件更高。

以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。

示例1.一种用于形成半导体器件的方法，包括：图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，所述第一芯轴的宽度大于所述第二芯轴的宽度；在所述第一芯轴和所述第二芯轴之上沉积间隔件层；在所述间隔件层和所述第一芯轴之上形成掩模层；使所述第二芯轴之上的所述间隔件层变薄；去除所述掩模层；蚀刻所述间隔件层以形成间隔件蚀刻掩模，所述间隔件蚀刻掩模包括与所述第一芯轴的侧壁接触的第一间隔件以及与所述第二芯轴的侧壁接触的第二间隔件，所述第一间隔件的宽度大于所述第二间隔件的宽度；以及基于所述间隔件蚀刻掩模来蚀刻所述目标层。

示例2.根据示例1所述的方法，还包括：在所述去除掩模层之后，在所述第一间隔件层之上沉积第二间隔件层。

示例3.根据示例1所述的方法，还包括：在所述目标层的第一区域中形成第一金属线，所述第一区域对应于所述第一芯轴；以及在所述目标层的第二区域中形成第二金属线，所述第二区域对应于所述第二芯轴，所述第二金属线比所述第一金属线彼此隔开更大的距离。

示例4.根据示例1所述的方法，还包括：在所述间隔件层和所述第一芯轴之上形成第二掩模层；图案化所述第二掩模层以暴露切割线区域；在所述切割线区域中沉积牺牲材料；以及去除所述第二掩模层，所述牺牲材料成为所述间隔件蚀刻掩模的一部分。

示例5.根据示例1所述的方法，还包括：使用所述间隔件蚀刻掩模来蚀刻所述间隔件蚀刻掩模下方的硬掩模；以及使用所述硬掩模来蚀刻所述目标层。

示例6.根据示例1所述的方法，其中，所述第一间隔件比所述第二间隔件更宽

示例7.一种用于形成半导体器件的方法，包括：图案化目标层之上的第一芯轴层以形成第一芯轴和第二芯轴，所述第一芯轴的宽度大于所述第二芯轴的宽度；在所述第一芯轴和所述第二芯轴之上沉积间隔件层；在所述间隔件层和所述第二芯轴之上形成掩模层，所述间隔件层在所述第一芯轴之上的一部分从所述掩模层暴露；在所述掩模层和所暴露的间隔件层之上沉积衬垫层；去除所述掩模层；蚀刻所述第一芯轴之上的所述间隔件层和所述衬垫层以形成包括第一间隔件的第一间隔件蚀刻掩模，以及蚀刻所述第二芯轴之上的所述间隔件层以形成包括第二间隔件的第二间隔件掩模，所述第一间隔件各自比所述第二间隔件更宽；以及基于所述第一间隔件蚀刻掩模和所述第二间隔件蚀刻掩模来蚀刻所述目标层。

示例8.根据示例7所述的方法，还包括：在去除所述掩模层之后，形成第二掩模层；图案化所述第二掩模层以在所述第二掩模层中提供开口，所述开口暴露所述衬垫层的残留物；以及去除所述衬垫层的残留物。

示例9.根据示例7所述的方法，还包括：在去除所述掩模层后，形成第二掩模层；图案化所述第二掩模层以在所述第二掩模层中提供一个或多个开口，所述一个或多个开口各自暴露所述第一芯轴的子集或所述第二芯轴的子集之上的区域；在所述一个或多个开口中沉积牺牲材料；以及去除所述第二掩模层，从而在所述第一芯轴或所述第二芯轴之上留下所述牺牲材料的柱，其中，所述第一间隔件掩模或所述第二间隔件掩模包括所述牺牲材料的柱。

示例10.根据示例9所述的方法，其中，所述衬垫层和所述牺牲材料包括相同的材料。

示例11.根据示例7所述的方法，其中，所述目标层包括半导体材料。

示例12.根据示例7所述的方法，其中，图案化所述第一芯轴层包括图案化所述第一芯轴层以在所述第一芯轴和所述第二芯轴之间形成硬掩模。

示例13.根据示例7所述的方法，还包括：从所述第一芯轴之上去除所述衬垫层的水平部分，所述衬垫层的剩余的垂直部分设置在所述间隔件层的侧壁上。

示例14.一种用于形成半导体器件的方法，包括：在晶圆的第一区域中形成第一组芯轴；在所述晶圆的第二区域中形成第二组芯轴，所述第一组芯轴的间距比所述第二组芯轴的间距更宽；在所述第一组芯轴和所述第二组芯轴之上沉积第一间隔件层；在所述第一组芯轴和所述第二组芯轴之上沉积第二间隔件层；在所述第一区域之上形成掩模；去除所述第二区域中的第二组芯轴之上的第二间隔件层；去所述除掩模；蚀刻所述第二区域中的所述第一间隔件层并蚀刻所述第一区域中的所述第一间隔件层和所述第二间隔件层，以形成包括所述第一区域中的第一间隔件以及所述第二区域中的第二间隔件的间隔件掩模，所述第一间隔件比所述第二间隔件更宽；去除所述第一组芯轴和所述第二组芯轴；以及蚀刻所述间隔件掩模下方的目标层。

示例15.根据示例14所述的方法，还包括：蚀刻所述间隔件掩模正下方的硬掩模层，并使用所述硬掩模层来蚀刻所述目标层。

示例16.根据示例14所述的方法，还包括：在所述目标层中的开口内沉积衬里层和导电填充物，从而形成所述第一区域中的第一金属线以及所述第二区域中的第二金属线，其中，所述第一区域中的相邻的线之间的间隔大于所述第二区域中的相邻的金属线之间的间隔。

示例17.根据示例14所述的方法，其中，所述第二间隔件层包括与所述第一间隔件层不同的材料。

示例18.根据示例14所述的方法，还包括：在所述晶圆的第三区域中形成硬掩模结构，所述硬掩模结构插入在所述第一组芯轴中的一个芯轴与所述第二组芯轴中的一个芯轴之间，其中，所述第一间隔件中的间隔件接触所述硬掩模的一侧，并且所述第二间隔件中的间隔件接触所述硬掩模的相反侧。

示例19.根据示例14所述的方法，其中，所述第一间隔件比所述第二间隔件更高。

示例20.根据示例14所述的方法，其中，所述第一间隔件包括底部以及第一侧部分和第二侧部分，所述第一侧部分包括所述第一间隔件层的一部分，并且所述第二侧部分包括所述第二间隔件层的一部分。