等离子体处理装置、基板处理装置以及滤波器装置
文献发布时间:2023-06-19 11:32:36
本申请是申请日为2018年6月21日、申请号为201810645011.3、发明名称为“等离子体处理装置”的申请的分案申请。
技术领域
本发明的各个侧面和实施方式涉及一种等离子体处理装置、基板处理装置以及滤波器装置。
背景技术
以往以来,已知一种使用等离子体来对半导体晶圆等被处理基板进行蚀刻等的等离子体处理的等离子体处理装置。这样的等离子体处理装置的用于载置被处理基板的载置台具有通过传热将被处理基板控制为规定温度的温度控制功能。作为该温度控制功能,大多使用在载置台组装通过通电而发热的发热体并控制发热体所产生的焦耳热的加热器方式。
然而,当等离子体处理装置采用加热器方式时,为了生成等离子体而从高频电源向载置台施加的高频的一部分作为噪声从发热体进入加热器供电线。
因此,本申请的申请人在专利文献1中提出一种在加热器供电线上设置用于减弱或阻止高频的噪声的滤波器的技术。该滤波器具有空芯线圈、收容或包围空芯线圈的筒形的外导体、以及向空芯线圈的各个卷线间隙选择性地插入的绝缘性的梳齿构件。在滤波器的空芯线圈存在有效区间,该有效区间是通过改变卷线间隙而在频率-阻抗特性中使特定的一个或多个并联谐振频率产生位移的区间。针对滤波器的空芯线圈,在有效区间向卷线间隙插入梳齿构件,以得到与作为切断对象的噪声的频率对应的并联谐振频率。
专利文献1:日本特开2015-173027公报
发明内容
然而,在等离子体处理装置中,噪声的频率因机型、向载置台施加的高频的频率等而不同。因此,在专利文献1的技术中,为了得到与各个噪声的频率分别对应的不同的并联谐振频率,需要重新制作卷线间隙的宽度不同的滤波器。
本发明的一个侧面所涉及的等离子体处理装置具备能够减少针对噪声的每个频率重新制作滤波器的功夫的滤波器。
在一个实施方式中,公开的滤波器装置具备:线圈,其被沿中心轴线进行了卷绕;多个可动件,针对所述线圈的卷线的各单匝线圈设置所述多个可动件,所述多个可动件能够在所述线圈的轴向上移动;以及外导体,其包围所述线圈和所述可动件。
在一个实施方式中,公开的滤波器装置是在等离子体处理装置中使用的滤波器装置,所述滤波器装置具备:线圈,其被沿轴向进行了卷绕,具有多个单匝线圈;多个可动件组,所述多个可动件组与所述线圈的所述多个单匝线圈的各单匝线圈对应,各可动件组包括多个可动件,所述多个可动件安装于所述线圈的对应的单匝线圈,能够分别独立地沿所述轴向移动;以及筒状导体,其包围所述线圈和所述多个可动件组。
在一个实施方式中,公开的基板处理装置具备:基板处理容器;电极,其配置于所述基板处理容器内;电源,其向所述电极供给电力;以及滤波器装置,其与所述电极及所述电源连接,其中,所述滤波器装置具备:线圈,其被沿中心轴线进行了卷绕;多个可动件,针对所述线圈的卷线的各单匝线圈设置所述多个可动件,所述多个可动件能够沿所述轴向移动;以及外导体,其包围所述线圈和所述可动件。
在一个实施方式中,公开的等离子体处理装置具备:等离子体处理腔室;电构件,其配置于所述等离子体处理腔室内;电路,其与所述电构件电连接;以及滤波器装置,其电连接在所述电构件与所述电路之间,其中,所述滤波器装置包括:线圈,其被沿轴向进行了卷绕;多个可动件,所述多个可动件安装于所述线圈,能够分别独立地沿所述线圈的轴向移动;以及筒状导体,其包围所述线圈和所述多个可动件。
在一个实施方式中,公开的等离子体处理装置具有经由线路而与进行等离子体处理的处理容器内的规定的电构件电连接的电力系统或信号系统的外部电路,通过设置在线路上的滤波器来减弱或阻止从电构件朝向外部电路进入线路的噪声。滤波器具有线圈、筒形的外导体以及可动件。线圈具有固定的口径和固定的线圈长度。外导体收容或包围线圈,与线圈组合而形成以多个频率进行并联谐振的分布常数线路。可动件配置在相对于线圈存在于线圈的长度方向上的一个或多个有效区间内,用于变更线圈的各个卷线间隙,所述有效区间是通过变更线圈的卷线间隙而在滤波器的频率-阻抗特性中使特定的一个或多个并联谐振频率向高频区域侧或低频区域侧产生位移的区间。
根据公开的等离子体处理装置的一个方式,能够减轻少针对噪声的每个频率重新制作滤波器的功夫。
附图说明
图1是表示等离子体处理装置的结构的一例的图。
图2是表示发热体的结构的一例的图。
图3是表示向基座供给电力的电路结构的一例的图。
图4是表示空芯线圈的概要性的结构的一例的图。
图5是表示从上方观察空芯线圈部分时看到的概要性的结构的一例的图。
图6是表示卷线间隙的图案的一例的图。
图7A是表示“密1”的图案下的并联谐振频率的位移的一例的图。
图7B是表示“密2”的图案下的并联谐振频率的位移的一例的图。
图7C是表示“密3”的图案下的并联谐振频率的位移的一例的图。
图7D是表示“密4”的图案下的并联谐振频率的位移的一例的图。
图7E是表示“密5”的图案下的并联谐振频率的位移的一例的图。
图7F是表示“密6”的图案下的并联谐振频率的位移的一例的图。
图8A是表示“粗1”的图案下的并联谐振频率的位移的一例的图。
图8B是表示“粗2”的图案下的并联谐振频率的位移的一例的图。
图8C是表示“粗3”的图案下的并联谐振频率的位移的一例的图。
图8D是表示“粗4”的图案下的并联谐振频率的位移的一例的图。
图8E是表示“粗5”的图案下的并联谐振频率的位移的一例的图。
图8F是表示“粗6”的图案下的并联谐振频率的位移的一例的图。
1:等离子体处理装置;10:腔室;12:基座(下部电极);28:(等离子体生成用)高频电源;30:(离子引入用)高频电源;40(IN):内侧发热线;40(OUT):外侧发热线;54(IN)、54(OUT):滤波器单元;58(IN)、58(OUT):加热器电源;75:控制部;75A:工艺控制器;75B:用户接口;75C:存储部;100(1)、100(2):供电线;102、102(1)、102(2):滤波器;104(1)、104(2):空芯线圈;106(1)、106(2):电容器;110:外导体;120:可动件。
具体实施方式
下面,参照附图来详细地说明本申请所公开的等离子体处理装置的实施方式。此外,在各附图中对相同或相当的部分标注相同的标记。另外,通过本实施方式公开的发明不是限定性的。能够在不使处理内容矛盾的范围内对各实施方式适当地进行组合。
[等离子体处理装置整体的结构]
图1是表示等离子体处理装置的结构的一例的图。实施方式所涉及的等离子体处理装置1构成为下部施加两个频率方式的电容耦合型等离子体蚀刻装置,等离子体处理装置1具有例如铝或不锈钢等金属制的圆筒型的腔室(处理容器)10。腔室10接地。
在腔室10内水平地配置有圆板形状的基座12来作为下部电极,该基座12用于载置作为被处理基板的例如半导体晶圆W。该基座12例如由铝构成,并且以不接地的方式被从腔室10的底部向垂直上方延伸的例如陶瓷制的绝缘性筒状支承部14支承。在腔室10内,在沿着绝缘性筒状支承部14的外周从腔室10的底部向垂直上方延伸的导电性的筒状支承部16与腔室10的内壁之间形成有环状的排气路径18。在排气路径18的底部设置有排气口20。排气口20经由排气管22而与排气装置24连接。排气装置24具有涡轮分子泵等真空泵,能够将腔室10内的处理空间减压到期望的真空度。在腔室10的侧壁安装有用于使半导体晶圆W的搬入搬出口开闭的闸阀26。
基座12经由匹配单元32及供电棒34而与第一高频电源28及第二高频电源30电连接。能够通过后述的控制部75的控制来变更第一高频电源28和第二高频电源30各自供给的高频电力的功率和频率。在此,第一高频电源28主要输出有助于等离子体的生成的规定频率(通常为27MHz以上,优选为60MHz以上)的第一高频HF。另一方面,第二高频电源30主要输出有助于向基座12上的半导体晶圆W引入离子的规定频率(通常为13MHz以下)的第二高频LF。在匹配单元32中收容有用于在第一高频电源28及第二高频电源30与等离子体负载之间取得阻抗的匹配的匹配电路。
供电棒34由具有规定的外径的圆筒形或圆柱形的导体构成,所述供电棒34的上端与基座12的下表面中心部连接,所述供电棒34的下端与匹配单元32连接。另外,在腔室10的底面与匹配单元32之间设置有绕供电棒34将该供电棒34包围的圆筒形的导体罩35。
基座12具有比半导体晶圆W大一圈的直径或口径。基座12的上表面被划分为呈与晶圆W大致相同的形状(圆形)且大致相同的尺寸的晶圆载置部以及沿晶圆载置部的外侧延伸的环状的周边部。在基座12的晶圆载置部上载置作为处理对象的半导体晶圆W。在环状周边部上安装环状的聚焦环36,该聚焦环36具有比半导体晶圆W的口径大的内径。聚焦环36相应于半导体晶圆W的被蚀刻材质,例如由Si、SiC、C、SiO
在基座12上表面的晶圆载置部设置有晶圆吸附用的静电卡盘38和发热体40。静电卡盘38是在与基座12的上表面形成为一体或固定为一体的膜状或板状的电介质42中封入DC电极44而成的。DC电极44经由开关46、电阻值高的电阻48及DC高压线50而与配置在腔室10外的外置的直流电源45电连接。从直流电源45向DC电极44施加高压的直流电压,由此静电卡盘38通过静电力对半导体晶圆W进行吸附保持。此外,DC高压线50为被覆线,穿过圆筒体的供电棒34中并将基座12从下侧贯通而与静电卡盘38的DC电极44连接。
发热体40由与静电卡盘38的DC电极44一同封入电介质42中的例如螺旋状的电阻发热线构成。图2是表示发热体的结构的一例的图。在本实施方式中,发热体40在基座12的半径方向上被两分割为内侧发热线40(IN)和外侧发热线40(OUT)。内侧发热线40(IN)经由以绝缘方式被覆盖的供电导体52(IN)、滤波器单元54(IN)及电缆56(IN)而与配置在腔室10外的专用的加热器电源58(IN)电连接。外侧发热线40(OUT)经由以绝缘方式被覆盖的供电导体52(OUT)、滤波器单元54(OUT)及电缆56(OUT)而与配置在腔室10外的专用的加热器电源58(OUT)电连接。滤波器单元54(IN)、54(OUT)是该实施方式中的主要的特征部分,在后文中详细地说明滤波器单元54(IN)、54(OUT)的内部的结构和作用。
在基座12的内部设置有例如沿圆周方向延伸的环状的制冷剂通路60。从冷却装置(未图示)经由制冷剂供给管向制冷剂通路60循环供给规定温度的制冷剂、例如冷却水cw。等离子体处理装置1能够利用循环供给的制冷剂的温度来控制基座12的温度使其下降。等离子体处理装置1经由气体供给管和基座12内部的气体通路62将来自传热气体供给部(未图示)的传热气体、例如He气体供给到静电卡盘38与半导体晶圆W之间的接触界面,以使半导体晶圆W与基座12热结合。
在腔室10的顶部设置有与基座12平行相向且兼作上部电极的喷淋头64。喷淋头64具有与基座12相向的电极板66、以及将电极板66以相对于上表面侧装卸自如的方式支承的电极支承体68。在电极支承体68的内部设置有气体室70。在电极板66和电极支承体68形成有从气体室70起贯通至基座12侧的多个气体喷出孔72。电极板66与基座12之间的空间SP为等离子体生成空间或者处理空间。设置于气体室70的上部的气体导入口70a与连接于处理气体供给部74的气体供给管76连接。电极板66例如由Si、SiC或C构成。电极支承体68例如由阳极化处理后的铝构成。
利用控制部75综合地控制上述结构的等离子体处理装置1的动作。控制部75例如为计算机,用于控制等离子体处理装置1的各部。例如,控制部75控制排气装置24、高频电源28、30、直流电源45的开关46、加热器电源58(IN)、58(OUT)、冷却装置(未图示)、传热气体供给部(未图示)以及处理气体供给部74等。控制部75设置有具备CPU且控制等离子体处理装置1的各部的工艺控制器75A、用户接口75B、存储部75C。
用户接口75B由用于工艺管理者进行命令的输入操作以管理等离子体处理装置1的键盘、将等离子体处理装置1的工作状况可视化地显示的显示器等构成。
在存储部75C中保存有制程,该制程存储有用于通过工艺控制器75A的控制来实现由等离子体处理装置1执行的各种处理的控制程序(软件)、处理条件数据等。此外,对于控制程序、处理条件数据等的制程,能够利用保存在计算机可读取的计算机存储介质(例如硬盘、CD、软盘、半导体存储器等)等中的状态的制程,或者例如也能够经由专用线路从其它装置随时传输该制程来在线使用。
工艺控制器75A读取并执行存储部75C中存储的控制程序,由此在等离子体处理装置1中执行期望的处理。例如,工艺控制器75A从存储部75C调出制程,并基于制程来执行等离子体处理,由此进行蚀刻。
在等离子体处理装置1中,在进行蚀刻的情况下,首先使闸阀26为打开状态,将作为加工对象的半导体晶圆W搬入腔室10内并载置在静电卡盘38上。然后,在等离子体处理装置1中,将蚀刻气体以规定的流量从处理气体供给部74导入腔室10内(一般为混合气体),通过排气装置24将腔室10内的压力设为设定值。并且,在等离子体处理装置1中,使第一高频电源28和第二高频电源30接通来将第一高频HF和第二高频LF分别以规定的功率输出,并经由匹配单元32和供电棒34将这些高频HF、LF施加于基座(下部电极)12。另外,在等离子体处理装置1中,从传热气体供给部向静电卡盘38与半导体晶圆W之间的接触界面供给传热气体(He气体),并且使静电卡盘用的开关46接通来通过静电吸附力将传热气体聚集在上述接触界面。另一方面,在等离子体处理装置1中,使加热器电源58(IN)、58(OUT)接通来使内侧发热体40(IN)和外侧发热体40(OUT)以相独立的焦耳热发热,将基座12上表面的温度或者温度分布控制为设定值。在等离子体处理装置1中,从喷淋头64喷出的蚀刻气体在作为下部电极发挥功能的基座12与作为上部电极发挥功能的喷淋头64之间通过高频的放电而等离子体化,利用由该等离子体生成的自由基、离子来将半导体晶圆W表面的被加工膜蚀刻为期望的图案。
另外,在等离子体处理装置1中,在进行等离子体蚀刻期间,从高频电源28、30施加于基座12的第一高频HF及第二高频LF的一部分作为高频的噪声,经由被组装于基座12的内侧发热线40(IN)及外侧发热线40(OUT)进入供电导体52(IN)、52(OUT)。当这两个频率的高频噪声中的任一方突然进入加热器电源58(IN)、58(OUT)时,存在损害加热器电源58(IN)、58(OUT)的动作或者性能的风险。
关于该点,在等离子体处理装置1中,在将加热器电源58(IN)、58(OUT)与内侧发热线40(IN)及外侧发热线40(OUT)电连接的加热器供电线上设置有滤波器单元54(IN)、54(OUT)。如以下详细地叙述的那样,这些滤波器单元54(IN)、54(OUT)针对从内侧发热线40(IN)和外侧发热线40(OUT)进入加热器供电线上的第一高频HF和第二高频LF的噪声,均以低消耗电力高效且稳定可靠地发挥阻抗足够高的滤波器切断功能。由此,该实施方式的等离子体蚀刻装置改善加热器方式的晶圆温度控制功能,并且有效地防止或降低第一高频HF和第二高频LF的功率经由基座12内部的发热体40从腔室10泄漏至加热器供电线上,提高了等离子体工艺的再现性、可靠性。
[滤波器单元内的电路结构]
接着,说明滤波器单元54(IN)、54(OUT)内的电路结构。图3是表示向基座供给电力的电路结构的一例的图。在图3中示出用于向设置于基座12的发热体40供给电力的加热器供电部的概要性的电路结构。在本实施方式中,针对发热体40的内侧发热线40(IN)和外侧发热线40(OUT)分别连接具有实质上相同的电路结构的单独的加热器供电部,对内侧发热线40(IN)和外侧发热线40(OUT)的发热量或发热温度独立地进行控制。由于针对外侧发热线40(OUT)和内侧发热线40(IN)的加热器供电部的电路结构实质上相同,因此在以下的说明中,叙述针对内侧发热线40(IN)的加热器供电部的结构和作用。针对外侧发热线40(OUT)的加热器供电部的结构和作用相同。
加热器电源58(IN)例如是使用SSR来进行商用频率的导通截止(ON/OFF)动作的交流输出型的电源,与内侧发热体40(IN)连接在闭环电路中。更详细地说,加热器电源58(IN)的一对输出端子中的第一输出端子经由第一供电线(电源线)100(1)而与内侧发热线40(IN)的第一端子h1电连接,第二输出端子经由第二供电线(电源线)100(2)而与内侧发热线40(IN)的第二端子h2电连接。
滤波器单元54(IN)设置有多个滤波器102。例如,在滤波器单元54(IN)中,在第一供电线100(1)的中途设置有滤波器102(1),在第二供电线100(2)的中途设置有滤波器102(2)。滤波器102(1)、102(2)的结构实质相同。
更详细地说,滤波器102(1)、102(2)分别具有经由电容器106(1)、106(2)接地的空芯线圈104(1)、104(2)。空芯线圈104(1)、104(2)的一个端子或滤波器端子T(1)、T(2)经由一对供电导体52(IN)而与内侧发热线40(IN)的两个端子h1、h2分别连接,在空芯线圈104(1)、104(2)的另一个端子与接地电位的导电性构件(例如腔室10)之间分别连接有电容器106(1)、106(2)。而且,空芯线圈104(1)、104(2)与电容器106(1)、106(2)之间的连接点n(1)、n(2)经由电缆(双股线缆)56(IN)而与加热器电源58(IN)的第一输出端子及第二输出端子分别连接。
在所述结构的加热器供电部中,在正极性的循环中,从加热器电源58(IN)输出的电流经过第一供电线100(1)也就是电缆56(IN)、空芯线圈104(1)及供电导体52(IN)从一个端子h1进入内侧发热线40(IN),在内侧发热线40(IN)的各部中因通电而产生焦耳热。之后,电流在从另一个端子h2流出后经过第二供电线100(2)也就是供电导体52(IN)、空芯线圈104(2)及电缆56(IN)而返回。在负极性的循环中,电流在相同的电路中向与上述方向相反的方向流动。该加热器交流输出的电流是商用频率,因此空芯线圈104(1)、104(2)的阻抗或空芯线圈104(1)、104(2)的电压降小到能够忽略的程度,另外,经过电容器106(1)、106(2)而向地释放的泄漏电流也小到能够忽略的程度。
在各个滤波器单元54(IN)中,滤波器102(1)的空芯线圈104(1)与滤波器102(2)的空芯线圈104(2)并联设置。空芯线圈104(1)、104(2)分别为具有固定的口径和固定的线圈长度的线圈。例如,空芯线圈104(1)、104(2)为将电线或线圈导体卷绕为圆筒形而形成的无铁芯的螺线管线圈,空芯线圈104(1)、104(2)具有粗的线圈线或线圈导体以及大的线圈尺寸(例如直径为22~45mm、长度为130~280mm),以具有用于使足够大(例如约30A左右)的电流从加热器电源58(IN)流向内侧发热线40(IN)的供电线的功能,除此以外,还能够在基于防止发热(功率损耗)的观点而不具有铁素体等的磁芯而为空芯时得到非常大的电感,并且得到大的线路长度。空芯线圈104(1)和空芯线圈104(2)相独立地收容在外导体110中。滤波器102(1)、102(2)构成为能够分别变更空芯线圈104(1)、104(2)的卷线间隙。滤波器102(1)、102(2)的结构实质相同,因此在以下的说明中,叙述与空芯线圈104(1)有关的结构和作用。与空芯线圈104(2)有关的结构和作用相同。
图4是表示空芯线圈的概要性的结构的一例的图。在图4中示出滤波器102(1)的空芯线圈104(1)的卷线的四个单匝线圈。此外,空芯线圈104(1)的匝数并不限定为四个单匝线圈。
在空芯线圈104(1)中,针对线圈的卷线的各单匝线圈设置有多个可动件120。在实施方式所涉及的空芯线圈104(1)中,针对线圈的卷线的各单匝线圈设置有两个可动件120。在图4中,对针对线圈的卷线的各单匝线圈设置的各个可动件120的标记附加表示单匝线圈数的数字来作为(单匝线圈数)。例如,可动件120(1)为针对线圈的卷线的第一个单匝线圈设置的可动件120。优选的是,可动件120由绝缘材质形成,以抑制空芯线圈104(1)周边的电场的紊乱以及因高频导致的自发热。作为能够使用于可动件120的绝缘材质,例如列举树脂、陶瓷系、玻璃系的构件。
在可动件120的空芯线圈104(1)侧形成有与卷线的粗细对应的凹部121,在凹部121嵌入有空芯线圈104(1)的卷线。可动件120能够相对于空芯线圈104(1)的轴向分别独立地移动。针对可动件120设置有用于传递动力的动力传递部(未图示)。优选动力传递部由线膨胀系数低的材料形成。例如,动力传递部由陶瓷系或玻璃系的材料形成。动力传递部经由沿空芯线圈104(1)的轴向移动的直线运动机构而与电动机等动力部(未图示)连接,通过动力部的动力而沿轴向移动。动力部使可动件动作,并且能够检测可动件的位置。例如,动力部为步进马达或伺服马达,旋转通过工艺控制器75A的控制而指定的角度,并且将旋转的旋转角度反馈到工艺控制器75A。工艺控制器75A根据所反馈的电动机的旋转角度来检测可动件的位置。
在滤波器102(1)中,通过基于工艺控制器75A的控制来使各可动件120移动,能够变更空芯线圈104(1)的卷线间隙。
图5是表示从上方观察空芯线圈部分时看到的概要性的结构的一例的图。针对空芯线圈104(1)的卷线的各单匝线圈,在卷线的周向上以180°的角度差设置有两个可动件120。另外,针对空芯线圈104(1)的卷线的各单匝线圈,以相对于彼此相邻的单匝线圈改变在卷线的周向上的配置位置的方式设置有两个可动元件120。在图5的例子中,以180°的角度差分别设置可动件120(1)、120(2)、120(3)、120(4)。另外,以依次相差45°地改变在周向上的配置位置的方式设置可动件120(1)、120(2)、120(3)、120(4)。在图5的例子中,示出了从第一个单匝线圈到第四个单匝线圈这四个单匝线圈的配置,但第五个单匝线圈及之后的单匝线圈也重复相同的配置。例如,第五个单匝线圈的可动件120与第一个单匝线圈的可动件120同样地配置于配置位置。此外,在图4和图5中,例示了针对空芯线圈104(1)的各单匝线圈在卷线的周向上以180°的角度差设置有两个可动件120的情况。但是,针对各单匝线圈设置的可动件120的个数、角度差不限定于此。例如,也可以针对空芯线圈104(1),的各单匝线圈在卷线的周向上以120°的角度差设置三个可动件120。
在空芯线圈104(1)的周围设置有外导体110。外导体110例如由铝构成,并且构成为圆筒形。空芯线圈104(1)以与外导体110同轴的方式被收容在外导体110中。外导体110与空芯线圈104(1)组合而形成以多个频率进行并联谐振的分布常数线路。
一般来说,使用无损失的情况下每单位长度的静电电容C、电感L,利用
与在一般的分布常数线路(尤其是同轴线路)中线路的中心为棒状的圆筒导体不同的是,在该滤波器单元54(IN)中将圆筒状的空芯线圈作为中心导体。认为在每单位长度的电感L中,主要由该圆筒状线圈引起的电感处于支配地位。另一方面,关于每单位长度的静电电容,由线圈表面与外导体所构成的电容器的静电电容C来规定。因而,能够认为在该滤波器单元54(IN)中也是,在将每单位长度的电感和静电电容分别设为L、C时,形成有用特性阻抗
当从端子T侧观察具有这样的分布常数线路的滤波器单元时,相反侧因具有电容大(例如5000pF)的电容器而视为短路,因此能够得到以固定的频率间隔重复大的阻抗这样的频率-阻抗特性。在波长与分布线路长度相等时能够得到这样的阻抗特性。
在该滤波器单元54(IN)中,分布线路长度不是空芯线圈104(1)、104(2)的卷线长度,而是线圈的在轴向上的长度。而且,通过将空芯线圈104(1)、104(2)用作中心导体,能够使L远大于使用棒状的圆筒导体的情况下的L并且使λ减小,因此虽然线路长度(线圈的长度)比较短,但能够实现与波长相等或大于波长的有效长度,能够得到以比较短的频率间隔重复具有大的阻抗这样的阻抗特性。
另外,如在专利文献1中公开的那样,本申请的申请人通过改变滤波器单元54(IN)中的空芯线圈104(1)的卷线间隙,能够在频率-阻抗特性中使成为峰值的并联谐振频率产生位移。另外,在空芯线圈104(1)具有在频率-阻抗特性中使成为峰值的一个或多个特定的并联谐振频率产生位移的有效区间。
在此,对通过改变卷线间隙而发生的并联谐振频率的变化进行说明。图6是表示卷线间隙的图案的一例的图。在滤波器102(1)中,空芯线圈104(1)是具有22个单匝线圈的卷线的线圈,能够单独地变更各卷线间的间隔(卷线间隙)。图6的“单匝线圈序号”用单匝线圈数表示卷线的位置。在图6中,与成为间隔的两端的两个卷线中的单匝线圈数少的那个卷线的单匝线圈序号对应地表示各图案的卷线间的间隔。例如,单匝线圈序号的“1”表示第一个单匝线圈与第二个单匝线圈的卷线间的间隔。另外,单匝线圈序号的“21”表示第二十一个单匝线圈与第二十二个单匝线圈的卷线间的间隔。“总长度”表示空芯线圈104(1)的线圈的在轴向上的长度。另外,在图6中示出用于变更卷线间隙的图案“标准”、“密1”~“密6”、“粗1”~“粗6”。“标准”表示作为标准的卷线间的间隔。在图6的例子中,对于空芯线圈104(1)的22个单匝线圈,分别将卷线的间隔为11mm的情况作为标准。在“标准”中,线圈的长度为231mm。“密1”~“密6”、“粗1”~“粗6”分别表示改变了一部分或全部的卷线间的间隔的情况。
例如,在“密1”中,设单匝线圈序号为“1”~“6”、“16”~“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“7”~“15”的卷线间的间隔为9mm。在“密1”中,线圈的长度为231mm。
在“密2”中,设单匝线圈序号为“1”~“4”、“10”~“12”、“18”~“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“9”、“13”的卷线间的间隔为11.5mm,设单匝线圈序号为“5”~“8”、“14”~“17”的卷线间的间隔为9mm。在“密2”中,线圈的长度为233mm。
在“密3”中,设单匝线圈序号为“1”、“2”、“6”~“9”、“13”~“16”、“20”、“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“3”~“5”、“10”~“12”、“17”~“19”的卷线间的间隔为9mm。在“密3”中,线圈的长度为231mm。
在“密4”中,设单匝线圈序号为“1”、“2”、“6”、“7”、“10”~“12”、“15”、“16”、“20”、“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“5”、“17”的卷线间的间隔为11.5mm,设单匝线圈序号为“3”、“4”、“8”、“9”、“13”、“14”、“18”、“19”的卷线间的间隔为9mm。在“密4”中,线圈的长度为233mm。
在“密5”中,设单匝线圈序号为“1”、“4”、“5”、“8”~“10”、“12”~“14”、“17”、“18”、“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“2”、“3”、“6”、“7”、“11”、“15”、“16”、“19”、“20”的卷线间的间隔为9mm。在“密5”中,线圈的长度为231mm。
在“密6”中,设单匝线圈序号为“1”、“3”、“4”、“7”、“8”、“11”、“14”、“15”、“18”、“19”、“21”的卷线间的间隔为12.5mm,设单匝线圈序号为“5”、“10”、“12”、“17”的卷线间的间隔为10mm,设单匝线圈序号为“2”、“6”、“9”、“13”、“16”、“20”的卷线间的间隔为9mm。在“密6”中,线圈的长度为232mm。
在“粗1”中,设单匝线圈序号为“1”~“6”、“16”~“21”的卷线间的间隔为9mm,设单匝线圈序号为“7”~“9”、“13”~“15”的卷线间的间隔为13.5mm,设单匝线圈序号为“10”~“12”的卷线间的间隔为14.5mm。在“粗1”中,线圈的长度为233mm。
在“粗2”中,设单匝线圈序号为“1”~“4”、“9”~“13”、“18”~“21”的卷线间的间隔为9mm,设单匝线圈序号为“5”~“8”、“14”~“17”的卷线间的间隔为14.5mm。在“粗2”中,线圈的长度为233mm。
在“粗3”中,设单匝线圈序号为“1”、“2”、“6”~“9”、“13”~“16”、“20”、“21”的卷线间的间隔为9mm,设单匝线圈序号为“3”、“5”、“10”、“12”、“17”、“19”的卷线间的间隔为13.5mm,设单匝线圈序号为“4”、“11”、“18”的卷线间的间隔为14.5mm。在“粗3”中,线圈的长度为233mm。
在“粗4”中,设单匝线圈序号为“1”、“2”、“5”~“7”、“10”~“12”、“15”~“17”、“20”、“21”的卷线间的间隔为9mm,设单匝线圈序号为“3”、“4”、“8”、“9”、“13”、“14”、“18”、“19”的卷线间的间隔为14.5mm。在“粗4”中,线圈的长度为233mm。
在“粗5”中,设单匝线圈序号为“1”、“4”、“5”、“8”~“10”、“12”~“14”、“17”、“18”、“21”的卷线间的间隔为9mm,设单匝线圈序号为“2”、“3”、“6”、“7”、“15”、“16”、“19”、“20”的卷线间的间隔为13.5mm,设单匝线圈序号为“11”的卷线间的间隔为14.5mm。在“粗5”中,线圈的长度为231mm。
在“粗6”中,设单匝线圈序号为“1”、“3”、“4”、“7”、“8”、“10”~“12”、“14”、“15”、“18”、“19”、“21”的卷线间的间隔为9mm,设单匝线圈序号为“2”、“5”、“6”、“9”、“12”、“16”、“17”、“20”的卷线间的间隔为14.5mm。在“粗6”中,线圈的长度为233mm。
相比于“标准”的图案,“密1”~“密6”的图案在频率-阻抗特性中使成为峰值的一个或多个并联谐振频率向高频侧产生位移。相比于“标准”的图案,“粗1”~“粗6”的图案在频率-阻抗特性中使成为峰值的一个或多个并联谐振频率向低频侧产生位移。
对并联谐振频率的位移进行说明。图7A是表示“密1”的图案下的并联谐振频率的位移的一例的图。在图7A中示出设空芯线圈104(1)的卷线间隙为“密1”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7A中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)得到阻抗以规则的频率间隔形成角(尖角)状的峰的并联多重谐振的频率-阻抗特性。另外,滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密1”的图案中,箭头所示的二阶谐振频率向高频侧产生位移。
图7B是表示“密2”的图案下的并联谐振频率的位移的一例的图。在图7B中示出设空芯线圈104(1)的卷线间隙为“密2”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7B中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密2”的图案中,箭头所示的三阶谐振频率向高频侧产生位移。
图7C是表示“密3”的图案下的并联谐振频率的位移的一例的图。在图7C中示出设空芯线圈104(1)的卷线间隙为“密3”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7C中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密3”的图案中,箭头所示的四阶谐振频率向高频侧产生位移。
图7D是表示“密4”的图案下的并联谐振频率的位移的一例的图。在图7D中示出设空芯线圈104(1)的卷线间隙为“密4”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7D中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密4”的图案中,箭头所示的五阶谐振频率向高频侧产生位移。
图7E是表示“密5”的图案下的并联谐振频率的位移的一例的图。在图7E中示出设空芯线圈104(1)的卷线间隙为“密5”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7E中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密5”的图案中,箭头所示的六阶谐振频率向高频侧产生位移。
图7F是表示“密6”的图案下的并联谐振频率的位移的一例的图。在图7F中示出设空芯线圈104(1)的卷线间隙为“密6”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图7F中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“密6”的图案中,七阶谐振频率向高频侧产生位移。
图8A是表示“粗1”的图案下的并联谐振频率的位移的一例的图。在图8A中示出设空芯线圈104(1)的卷线间隙为“粗1”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8A中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的卷线间隙的一部分,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗1”的图案中,箭头所示的二阶谐振频率向低频侧产生位移。
图8B是表示“粗2”的图案下的并联谐振频率的位移一例的图。在图8B中示出设空芯线圈104(1)的卷线间隙为“粗2”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8B中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗2”的图案中,箭头所示的三阶谐振频率向低频侧产生位移。
图8C是表示“粗3”的图案下的并联谐振频率的位移的一例的图。在图8C中示出设空芯线圈104(1)的卷线间隙为“粗3”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8C中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗3”的图案中,箭头所示的四阶谐振频率向低频侧产生位移。
图8D是表示“粗4”的图案下的并联谐振频率的位移的一例的图。在图8D中示出设空芯线圈104(1)的卷线间隙为“粗4”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8D中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗4”的图案中,箭头所示的五阶谐振频率向低频侧产生位移。
图8E是表示“粗5”的图案下的并联谐振频率的位移的一例的图。在图8E中示出设空芯线圈104(1)的卷线间隙为“粗5”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8E中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗5”的图案中,箭头所示的六阶谐振频率向低频侧产生位移。
图8F是表示“粗6”的图案下的并联谐振频率的位移的一例的图。在图8F中示出设空芯线圈104(1)的卷线间隙为“粗6”的图案的情况下的滤波器102(1)的频率-阻抗特性。另外,在图8F中示出设空芯线圈104(1)的卷线间隙为“标准”的图案的情况下的滤波器102(1)的频率-阻抗特性。滤波器102(1)通过变更空芯线圈104(1)的一部分卷线间隙,来使一个或多个谐振频率产生位移。例如,相比于“标准”的图案,在“粗6”的图案中,箭头所示的七阶谐振频率向低频侧产生位移。
像这样,在空芯线圈104(1)分别存在使特定的N阶(N为自然数)并联谐振频率产生位移的有效区间。例如,空芯线圈104(1)的单匝线圈序号为“7”~“15”的区间是在频率-阻抗特性中使二阶并联谐振频率向高频区域侧产生位移的有效区间。此外,有效区间根据空芯线圈104(1)的匝数、线圈长度等发生变化。在空芯线圈中,针对特定的N阶(N为自然数)并联谐振频率存在N个有效区间。
就等离子体处理装置1而言,噪声的频率根据机型、向基座12施加的高频的频率等而不同。但是,本实施方式所涉及的等离子体处理装置1使可动件120动作来变更空芯线圈104(1)的卷线间隙,由此能够使滤波器102(1)的谐振频率产生位移,因此通过使谐振频率以与噪声的频率对应的方式产生位移,能够利用滤波器102(1)减弱或阻止噪声。由此,等离子体处理装置1能够减少针对噪声的每个频率重新制作滤波器102(1)的功夫。
等离子体处理装置1可以从外部接受关于空芯线圈104(1)的各个卷线间隙的指定。例如,也可以是,等离子体处理装置1从用户接口75B接受关于空芯线圈104(1)的各个卷线间隙的指定,工艺控制器75A控制用于使各可动件120移动的动力部,以使空芯线圈104(1)的各个卷线间隙成为所指定的卷线间隙。另外,例如,等离子体处理装置1将表示空芯线圈104(1)的各个卷线间隙的间隙信息存储于存储部75C。例如,等离子体处理装置1存储图6所示的“标准”、“密1”~“密6”、“粗1”~“粗6”这样的图案来作为间隙信息。也可以是,等离子体处理装置1从用户接口75B接受关于卷线间隙的图案的指定,工艺控制器75A控制用于使各可动件120移动的动力部来使各可动件120移动,以使空芯线圈104(1)的各个卷线间隙成为所指定的图案的卷线间隙。
另外,也可以是,等离子体处理装置1自动地变更空芯线圈104(1)的各个卷线间隙,以减弱或阻止噪声。在等离子体处理装置1中,在供电导体52(IN)、52(OUT)中产生的噪声的频率根据机型、向基座12施加的高频的频率等而不同,但各自所产生的噪声的频率固定。等离子体处理装置1将间隙信息与噪声的频率或者向基座12施加的交流电力的频率对应地存储在存储部75C中,所述间隙信息是表示产生适于减弱或阻止噪声的并联谐振频率的线圈的各个卷线间隙的信息。例如,等离子体处理装置1将空芯线圈104(1)的各个卷线间隙同噪声的频率、或者向基座12施加的第一高频电源28与第二高频电源30的高频频率的组合对应地存储为间隙信息。空芯线圈104(1)的各个卷线间隙也可以存储为图6所示的“标准”、“密1”~“密6”、“粗1”~“粗6”这样的图案。也可以是,工艺控制器75A基于间隙信息控制用于使各可动件120移动的动力部来使各可动件120移动,以使卷线间隙成为与噪声的频率或向基座12施加的高频频率的组合对应的卷线间隙。等离子体处理装置1也可以实际地测定在供电导体52(IN)、52(OUT)中产生的噪声来求出噪声的频率。另外,也可以是,等离子体处理装置1根据向基座12施加的交流电力的频率等,通过运算求出噪声的频率。另外,等离子体处理装置1也可以预先将噪声的频率与向基座12施加的交流电力的频率等对应地存储。例如,等离子体处理装置1也可以将产生的噪声的频率同第一高频电源28与第二高频电源30的高频频率的各组合对应地存储在存储部75C中。另外,等离子体处理装置1例如将表示变更在等离子体处理中向基座12施加的交流电力的频率的定时等变更滤波器102(1)的特性的定时的定时信息、以及表示与所变更的特性相应的线圈的各个卷线间隙的间隙信息存储在存储部75C中。也可以是,工艺控制器75A在由定时信息表示的变更定时,基于间隙信息来控制使用于各可动件120移动的动力部,来使各可动件120移动。
这样,本实施方式所涉及的等离子体处理装置1通过使各可动件120移动,不用重新制作滤波器102(1)就能够动态地变更滤波器102(1)的相应于噪声的特性。由此,等离子体处理装置1也能够针对各等离子体处理或者在等离子体处理中动态地变更滤波器102(1)的特性。例如,假设等离子体处理装置1为在等离子体处理中向基座12施加的高频频率发生变化且所产生的噪声的频率发生变化的离子体处理装置。在该情况下,等离子体处理装置1也能够在等离子体处理中变更滤波器102(1)的特性,以减弱或阻止噪声。
[效果]
如以上所说明的那样,本实施方式所涉及的等离子体处理装置1具有经由加热器供电线而与用于进行等离子体处理的腔室10内的内侧发热线40(IN)及外侧发热线40(OUT)电连接的加热器电源58(IN)、58(OUT)。等离子体处理装置1通过设置在加热器供电线上的滤波器102来减弱或阻止从内侧发热线40(IN)和外侧发热线40(OUT)朝向加热器电源58(IN)、58(OUT)进入加热器供电线的噪声。滤波器102具有空芯线圈104(1)、外导体110以及可动件120。空芯线圈104具有固定的口径和固定的线圈长度。外导体110为筒形,收容或包围空芯线圈104(1),与空芯线圈104(1)组合而形成以多个频率进行并联谐振的分布常数线路。可动件120配置在一个或多个有效区间内,变更空芯线圈104(1)的各个卷线间隙,所述有效区间是在滤波器102(1)的频率-阻抗特性中使特定的一个或多个并联谐振频率向高频区域侧或低频区域侧产生位移的区间。由此,等离子体处理装置1能够减少针对噪声的每个频率重新制作滤波器的功夫。
另外,在本实施方式所涉及的等离子体处理装置1中,针对空芯线圈104(1)的卷线的各单匝线圈,以相对于彼此相邻的单匝线圈改变在卷线的周向上的配置位置的方式设置可动件120。由此,关于等离子体处理装置1,在针对空芯线圈104(1)的卷线的各单匝线圈配置可动件120的情况下,能够针对各单匝线圈确保在空芯线圈104(1)的轴向上具有较大的能够配置可动件120的空间。
另外,在本实施方式所涉及的等离子体处理装置1中,利用绝缘材质形成可动件120。由此,等离子体处理装置1能够抑制空芯线圈104(1)周边的电场的紊乱以及由高频引起的自发热。
另外,在本实施方式所涉及的等离子体处理装置1中,针对空芯线圈104(1)的各单匝线圈,在空芯线圈104(1)的周向上以规定的角度差设置有多个可动件120,所述可动件120能够针对各单匝线圈同步地进行变更卷线间隙的动作。由此,等离子体处理装置1能够针对各单匝线圈变更卷线间隙。
另外,在本实施方式所涉及的等离子体处理装置1中,针对空芯线圈104(1)的各单匝线圈,在空芯线圈104(1)的周向上以180°的角度差设置有两个可动件120。由此,等离子体处理装置1能够针对各单匝线圈高精度地控制卷线间隙。
另外,在本实施方式所涉及的等离子体处理装置1中,用于向可动件120传递动力的动力传递部由陶瓷系或玻璃系的材料形成。由此,等离子体处理装置1能够抑制空芯线圈104(1)的发热、自感应热对位置精度的影响。
另外,本实施方式所涉及的等离子体处理装置1经由沿空芯线圈104(1)的轴向移动的直线运动机构而与能够检测可动件的位置的动力部连接。由此,等离子体处理装置1能够通过动力部使可动件120动作,并且能够检测可动件的位置。
另外,在本实施方式所涉及的等离子体处理装置1中,将间隙信息与噪声的频率或在等离子体处理中施加的交流电力的频率对应地存储在存储部75C中,所述间隙信息是表示产生适于减弱或阻止噪声的并联谐振频率的空芯线圈104(1)的各个卷线间隙的信息。在等离子体处理装置1中,工艺控制器75A基于存储部75C中存储的间隙信息来控制可动件120,使得卷线间隙成为与进入线路的噪声的频率或在等离子体处理中施加的交流电力的频率对应的卷线间隙。由此,即使在所产生的噪声的频率改变的情况下,等离子体处理装置1也能够减弱或阻止噪声。
[其它实施方式或变形例]
在上述的实施方式中,以将本发明应用于加热器供电线等电源线用的滤波器的情况为例进行了说明。但是,本发明决不限定于加热器供电线等电源线用的滤波器,能够应用于在将设置于腔室内的规定的电构件与设置于腔室外的电力系统或信号系统的外部电路电连接的一对线路或单一线路上设置的任意的滤波器或传输电路。
尤其是,在实施方式的等离子体处理装置1中,针对需要调整谐振频率的其它任意的线圈,也能够通过安装与上述相同的可动件120,来进行谐振频率的左移调整或右移调整。例如,在高频电源28、30与腔室10内的基座12之间的高频供电线上设置用于减弱或阻止噪声的滤波器的情况下,也可以将本发明应用于该滤波器。另外,也可以将本发明应用于在高频电源28、30与腔室10内的基座12之间的高频供电线上且高频电源与等离子体负载之间取得阻抗的匹配的匹配电路中。
在上述实施方式中,以针对空芯线圈104(1)的卷线的各单匝线圈设置有可动件120的情况为例进行了说明,但并不限定于此。可动件120也可以仅设置于对于产生位移的阶数的并联谐振频率成为有效区间内的卷线的单匝线圈上。另外,不一定针对有效区间内的卷线的各单匝线圈设置可动件120。例如,也可以针对成为有效区间的两端的卷线的单匝线圈分别设置可动件120。由此,能够减少配置于卷线的可动件120的个数。
上述实施方式为:在向腔室10内的基座12叠加地施加等离子体生成用的第一高频HF和离子引入用的第二高频LF的下部施加两个频率方式的电容耦合型等离子体蚀刻装置中,在将被组装于基座12的发热体40与设置在腔室10外的加热器电源58电连接的一对供电线100(1)、线100(2)上设置用于减弱两个频率的噪声的滤波器。然而,在向作为上部电极发挥功能的喷淋头64施加等离子体生成用的第一高频HF并向基座12施加离子引入用的第二高频LF的上下部施加两个频率方式的电容耦合型等离子体蚀刻装置中、或是在向基座12施加单一高频的下部施加一个频率方式的电容耦合型等离子体蚀刻装置中,也能够适当地直接应用上述实施方式的滤波器或滤波器单元。
本发明不限定于电容耦合型的等离子体蚀刻装置,也能够应用于微波等离子体蚀刻装置、电感耦合等离子体蚀刻装置、螺旋波等离子体蚀刻装置等,并且也能够应用于等离子体CVD、等离子体氧化、等离子体氮化、溅射等其它等离子体处理装置。另外,本发明中的被处理基板不限于半导体晶圆,也能够为平板显示器、有机EL、太阳能电池用的各种基板、光掩模、CD基板、印刷基板等。
- 等离子体处理装置、基板处理装置以及滤波器装置
- 等离子体处理装置的腔室内部件的温度控制方法、腔室内部件和基板载置台、以及具备它的等离子体处理装置