解串器的接收电路

技术领域

本发明是关于信号传输电路，尤其是关于串联器/解串器(Serializer/Deserializer，SerDes)的接收端的电路。

背景技术

链路均衡器(Link Equalizer,LEQ)及带外信号发送(out-of-band signaling,OOBS)电路常见于串联器/解串器的接收端。链路均衡器用来均衡接收端所收到的信号，以尽可能将信号的高频衰减补足。带外信号发送电路用来检测信号的振幅以及控制信号的功率。链路均衡器及带外信号发送电路的细部电路与工作原理为本技术领域具有通常知识者所熟知，故不再赘述。

然而，传统的串联器/解串器的接收端是由电阻分压器及链路均衡器、带外信号发送电路共同建立共模电压(common mode voltage)，容易造成负载堆叠，使高速数据衰减。因此，设计一个高效能的串联器/解串器的接收端电路成为高速电路设计上的严峻考验。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种解串器的接收电路，以解决先前技术所遇到的问题。

本发明公开一种解串器的接收电路，接收输入信号，包括：信号接收端，用来接收该输入信号；链路均衡器，具有耦接该信号接收端的第一输入端；带外信号发送电路，具有耦接该信号接收端的第二输入端；第一电阻器，耦接于该信号接收端与第一参考电压之间；第二电阻器，耦接于该信号接收端与第二参考电压之间；以及缓冲电路，具有第三输入端及输出端，其中该第三输入端接收电压，且该输出端耦接该链路均衡器或该带外信号发送电路。该链路均衡器的该第一输入端与该带外信号发送电路的该第二输入端不电连接，且该电压为可调。

本发明另公开一种解串器的接收电路，接收输入信号，包括：信号接收端，用来接收该输入信号；链路均衡器，具有耦接该信号接收端的第一输入端；带外信号发送电路，具有耦接该信号接收端的第二输入端；第一电容器，具有第一端及第二端，其中该第一端耦接该信号接收端，该第二端耦接该链路均衡器或该带外信号发送电路；第二电容器，具有第三端及第四端，其中该第三端耦接该信号接收端，该第四端耦接该链路均衡器或该带外信号发送电路；第一电阻器，具有第五端及第六端，其中该第五端耦接第一参考电压，该第六端电连接该信号接收端；第二电阻器，具有第七端及第八端，其中该第七端耦接第二参考电压，该第八端电连接该链路均衡器或该带外信号发送电路；以及缓冲电路，具有第三输入端及输出端，其中该第三输入端接收电压，且该输出端耦接该链路均衡器或该带外信号发送电路。该链路均衡器的该第一输入端与该带外信号发送电路的该第二输入端不电连接，且该电压为可调。

有关本发明的特征、实现与功效，现在配合图式作实施例详细说明如下。

附图说明

图1为本发明解串器的接收电路的一实施例的电路图；

图2为本发明解串器的接收电路的另一实施例的电路图；

图3为本发明解串器的接收电路的另一实施例的电路图；

图4为本发明解串器的接收电路的另一实施例的电路图；

图5为本发明解串器的接收电路的另一实施例的电路图；

图6为本发明解串器的接收电路的另一实施例的电路图；

图7为本发明解串器的接收电路的另一实施例的电路图；

图8为本发明解串器的接收电路的另一实施例的电路图；

图9为本发明解串器的接收电路的另一实施例的电路图；以及

图10为本发明解串器的接收电路的另一实施例的电路图。

具体实施方式

以下说明内容的技术用语系参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。

本发明的公开内容包括解串器的接收电路。由于本发明的解串器的接收电路所包括的部分组件单独而言可能为已知组件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知组件的细节将予以节略。

图1为本发明解串器的接收电路的一实施例的电路图。接收电路100包括信号接收端110、电阻器120、电阻器130、缓冲电路140、链路均衡器150以及带外信号发送电路160。接收电路100为直流耦合模式的接收电路。

输入信号Vin由信号接收端110输入接收电路100(即，信号接收端110接收输入信号Vin)。电阻器120耦接于第一参考电压(例如电源电压VDD)与信号接收端110之间。电阻器130为可变电阻，耦接于信号接收端110与第二参考电压(例如接地准位)之间。链路均衡器150电连接信号接收端110；换言之，电阻器120耦接于第一参考电压与链路均衡器150的输入端之间，且电阻器130耦接于链路均衡器150的输入端与第二参考电压之间。缓冲电路140耦接于电阻器130与带外信号发送电路160之间；更明确地说，缓冲电路140的输入端电连接电阻器130，且缓冲电路140的输出端电连接带外信号发送电路160的输入端。

缓冲电路140的输入端接收电压Vb，电压Vb是电阻器130上的分压。换言之，可以通过调整电阻器130的电阻值来改变电压Vb。调整电压Vb等效于调整带外信号发送电路160的共模电压。

在一些实施例中，电压Vb小于链路均衡器150的输入端的电压。

在图1的实施例中，缓冲电路140由P型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)(以下简称PMOS)源极随耦电路(source follower circuit，又称为共漏极放大器(common-drain amplifier))实现。缓冲电路140包括电流源142及PMOS 144。PMOS 144的栅极(即，缓冲电路140的输入端)接收电压Vb，PMOS 144的源极(即，缓冲电路140的输出端)通过电流源142耦接第一参考电压，以及PMOS 144的漏极电连接第二参考电压。源极随耦电路的操作原理为本技术领域具有通常知识者所熟知，故不再赘述。

缓冲电路140的目的之一在于阻隔链路均衡器150及带外信号发送电路160，使链路均衡器150的输入端及带外信号发送电路160的输入端不互相电连接。如此一来，链路均衡器150的共模电压及带外信号发送电路160的共模电压便可独立调整。

缓冲电路140的另一个目的在于减小带外信号发送电路160看到的负载，如此一来，接收电路100的数据传输速率可以获得提升。

图2为本发明解串器的接收电路的另一实施例的电路图。接收电路200与接收电路100相似，差别在于链路均衡器150与带外信号发送电路160交换位置。接收电路200为直流耦合模式的接收电路。在图2的实施例中，缓冲电路140可以减小链路均衡器150看到的负载，且链路均衡器150的共模电压及带外信号发送电路160的共模电压可独立调整。调整电压Vb等效于调整链路均衡器150的共模电压。

在一些实施例中，电压Vb小于带外信号发送电路160的输入端的电压。

图3为本发明解串器的接收电路的另一实施例的电路图。接收电路300包括信号接收端110、电阻器120、电阻器330、缓冲电路140、链路均衡器150、带外信号发送电路160、电容器370以及电阻器380。接收电路300为直流耦合模式的接收电路。接收电路300与接收电路100相似，差别在于接收电路300还包括电容器370及电阻器380。电阻器380是一个可变电阻器。电阻器330的功能与电阻器130相同，但电阻器330可以不是一个可变电阻器。

电容器370耦接于信号接收端110与链路均衡器150之间。更明确地说，电容器370的一端电连接信号接收端110，电容器370的另一端电连接链路均衡器150的输入端。电阻器380与电容器370并联。缓冲电路140的输入端电连接电阻器380。电容器370及电阻器380的目的之一是在输入信号Vin的高频处产生峰值增益，可补偿输入信号Vin的高频损失。

缓冲电路140的输入端接收电压Vb，电压Vb是电阻器380上的分压。换言之，可以通过调整电阻器380的电阻值来改变电压Vb。

在一些实施例中，电压Vb小于链路均衡器150的输入端的电压。

图4为本发明解串器的接收电路的另一实施例的电路图。接收电路400与接收电路300相似，差别在于链路均衡器150与带外信号发送电路160交换位置。接收电路400为直流耦合模式的接收电路。在图4的实施例中，缓冲电路140可以减小链路均衡器150看到的负载，且链路均衡器150的共模电压及带外信号发送电路160的共模电压可独立调整。

在一些实施例中，电压Vb小于带外信号发送电路160的输入端的电压。

图5为本发明解串器的接收电路的另一实施例的电路图。接收电路500包括信号接收端510、电阻器520、电阻器530、缓冲电路540、链路均衡器150以及带外信号发送电路160。接收电路500为直流耦合模式的接收电路。

输入信号Vin由信号接收端510输入接收电路500(即，信号接收端510接收输入信号Vin)。电阻器520为可变电阻器，耦接于第一参考电压与信号接收端510之间。电阻器530耦接于信号接收端510与第二参考电压之间。链路均衡器150电连接信号接收端510；换言之，电阻器520耦接于第一参考电压与链路均衡器150的输入端之间，且电阻器530耦接于链路均衡器150的输入端与第二参考电压之间。缓冲电路540耦接于电阻器520与带外信号发送电路160之间；更明确地说，缓冲电路540的输入端电连接电阻器520，且缓冲电路540的输出端电连接带外信号发送电路160的输入端。

缓冲电路540的输入端接收电压Vb，电压Vb是电阻器520上的分压。换言之，可以通过调整电阻器520的电阻值来改变电压Vb。调整电压Vb等效于调整带外信号发送电路160的共模电压。

在一些实施例中，电压Vb大于链路均衡器150的输入端的电压。

在图5的实施例中，缓冲电路540由N型金属氧化物半导体场效应晶体管(以下简称NMOS)源极随耦电路实现。缓冲电路540包括电流源542及NMOS 544。NMOS 544的栅极(即，缓冲电路540的输入端)接收电压Vb，NMOS 544的源极(即，缓冲电路540的输出端)通过电流源542耦接第二参考电压，以及NMOS 544的漏极电连接第一参考电压。源极随耦电路的操作原理为本技术领域具有通常知识者所熟知，故不再赘述。

缓冲电路540的目的与缓冲电路140相似，故不再赘述。

图6为本发明解串器的接收电路的另一实施例的电路图。接收电路600与接收电路500相似，差别在于链路均衡器150与带外信号发送电路160交换位置。接收电路600为直流耦合模式的接收电路。在图6的实施例中，缓冲电路540可以减小链路均衡器150看到的负载，且链路均衡器150的共模电压及带外信号发送电路160的共模电压可独立调整。调整电压Vb等效于调整链路均衡器150的共模电压。

在一些实施例中，电压Vb大于带外信号发送电路160的输入端的电压。

图7为本发明解串器的接收电路的另一实施例的电路图。接收电路700包括信号接收端510、电阻器720、电阻器530、缓冲电路540、链路均衡器150、带外信号发送电路160、电容器770以及电阻器780。接收电路700为直流耦合模式的接收电路。接收电路700与接收电路500相似，差别在于接收电路700还包括电容器770及电阻器780。电阻器780是一个可变电阻器。电阻器720的功能与电阻器520相同，但电阻器720可以不是一个可变电阻器。

电容器770耦接于信号接收端510与链路均衡器150之间。更明确地说，电容器770的一端电连接信号接收端510，电容器770的另一端电连接链路均衡器150的输入端。电阻器780与电容器770并联。缓冲电路540的输入端电连接电阻器780。电容器770及电阻器780的目的之一是在输入信号Vin的高频处产生峰值增益，可补偿输入信号Vin的高频损失。

缓冲电路540的输入端接收电压Vb，电压Vb是电阻器780上的分压。换言之，可以通过调整电阻器780的电阻值来改变电压Vb。

在一些实施例中，电压Vb大于链路均衡器150的输入端的电压。

图8为本发明解串器的接收电路的另一实施例的电路图。接收电路800与接收电路700相似，差别在于链路均衡器150与带外信号发送电路160交换位置。接收电路800为直流耦合模式的接收电路。在图8的实施例中，缓冲电路540可以减小链路均衡器150看到的负载，且链路均衡器150的共模电压及带外信号发送电路160的共模电压可独立调整。

在一些实施例中，电压Vb大于带外信号发送电路160的输入端的电压。

图9为本发明解串器的接收电路的另一实施例的电路图。接收电路900包括信号接收端910、电阻器920、电阻器930、缓冲电路140、电容器970、电容器980、链路均衡器150以及带外信号发送电路160。接收电路900为交流耦合模式的接收电路。

输入信号Vin由信号接收端910输入接收电路900(即，信号接收端910接收输入信号Vin)。电阻器920耦接于第一参考电压与信号接收端910之间。电阻器930为可变电阻器，耦接于链路均衡器150的输入端与偏置电压Vbias之间。电容器970耦接于信号接收端910与链路均衡器150之间；更明确地说，电容器970的一端电连接信号接收端910，电容器970的另一端电连接链路均衡器150及电阻器930。电容器980耦接于信号接收端910与缓冲电路140之间；更明确地说，电容器980的一端电连接信号接收端910，电容器980的另一端电连接缓冲电路140的输入端。偏置电压Vbias可以是电源电压VDD经过分压后所产生的电压。缓冲电路140耦接于电阻器930与带外信号发送电路160之间；更明确地说，缓冲电路140的输入端电连接电阻器930，且缓冲电路140的输出端电连接带外信号发送电路160的输入端。

缓冲电路140的输入端接收电压Vb，电压Vb是电阻器930上的分压。换言之，可以通过调整电阻器930的电阻值来改变电压Vb。调整电压Vb等效于调整带外信号发送电路160的共模电压。

在一些实施例中，电压Vb大于链路均衡器150的输入端的电压。

缓冲电路140的目的之一在于阻隔链路均衡器150及带外信号发送电路160，使链路均衡器150的输入端及带外信号发送电路160的输入端不互相电连接。如此一来，链路均衡器150的共模电压及带外信号发送电路160的共模电压便可独立调整。

缓冲电路140的另一个目的在于减小带外信号发送电路160看到的负载，如此一来，接收电路100的数据传输速率可以获得提升。

图10为本发明解串器的接收电路的另一实施例的电路图。接收电路1000与接收电路900相似，差别在于链路均衡器150与带外信号发送电路160交换位置。接收电路1000为交流耦合模式的接收电路。在图10的实施例中，缓冲电路140可以减小链路均衡器150看到的负载，且链路均衡器150的共模电压及带外信号发送电路160的共模电压可独立调整。调整电压Vb等效于调整链路均衡器150的共模电压。

在一些实施例中，电压Vb大于带外信号发送电路160的输入端的电压。

前面公开的实施例中的晶体管虽以MOSFET为例，然此并非对本发明的限制，本技术领域具有通常知识者知悉如何以双极性接面型晶体管(bipolar junction transistor,BJT)来取代MOSFET。

本发明的解串器的接收电路包括缓冲电路，缓冲电路的目的之一在于隔离链路均衡器及带外信号发送电路，使两者的输入端不电连接，如此一来，链路均衡器或带外信号发送电路的输入负载减小，且两者的共模电压可以独立调整。因此，本发明的解串器的接收电路没有负载堆叠的问题，可以达到高速数据传递不衰减的功效。

请注意，前面公开的图标中，组件的形状、尺寸及比例仅为示意，系供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。

虽然本发明之实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。

附图标记说明：

100、200、300、400、500、600、700、800、900、1000：接收电路

110、510、910：信号接收端

120、130、330、380、520、530、720、780、920、930：电阻器

140、540：缓冲电路

150：链路均衡器(LEQ)

160：带外信号发送电路(OOBS)

Vin：输入信号

VDD：电源电压

Vb：电压

142、542：电流源

144：P型金属氧化物半导体场效应晶体管

370、770、970、980：电容器

544：N型金属氧化物半导体场效应晶体管

Vbias：偏置电压