SOI MOS器件及其制作方法

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种SOI MOS器件及其制作方法。

背景技术

半导体集成电路的核心元件是硅基MOSFET器件。集成电路产业的高速发展是以MOSFET器件的尺寸不断按比例缩小为基础的，其特征尺寸的不断缩小，不仅可以极大的提高集成电路的集成密度，还可以提高电路的性能。然而，随着MOSFET器件尺寸缩小到亚微米尺度，越来越趋近各种物理极限，传统的MOSFET器件结构遇到了越来越多的挑战。

绝缘体上的硅(SOI)结构有望替代传统的MOSFET器件用于集成电路生产。SOI结构其不仅可以大幅度的降低寄生电容，并且特别适合于发展低压/低功耗应用，另外SOI器件还具有极佳的抗辐射能力。利用SOI结构发展起来的有两种器件，一种是部分耗尽的SOI器件，另一种是全耗尽的SOI器件。部分耗尽的SOI器件的沟道区硅膜足够厚，沟道耗尽区的宽度要小于硅膜的厚度，这种结构的器件优点是其设计和工作原理与传统的体硅MOSFET器件非常接近。但是其沟道区可能会由于过量空穴积累而出现衬底浮体效应，该效应可以导致器件的性能受到影响。

为了解决部分耗尽SOI MOS的浮体效应，通常采用体接触的方法将体区接到固定电位(例如源端或地)。图1a为传统T型栅结构体接触的俯视图，图1b为传统T型栅结构体接触的剖面图。请参考图1a与图1b所示，在T型栅的一端形成的P+体接触与T型栅下方的P型体区相连，MOS器件工作时，所述P型体区积累的载流子通过所述P+体接触泄放，达到降低所述P型体区电势的目的。

然而，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电学性能并且增加了器件面积。

发明内容

本发明的目的在于提供一种SOI MOS器件及其制作方法，制作工艺简单，不增加器件的面积，且能够减小器件的浮体效应。

为解决上述技术问题，根据本发明的第一个方面，提供了一种SOI MOS器件，包括：

SOI衬底；

位于所述SOI衬底上的栅极结构；

位于所述栅极结构两侧的所述SOI衬底内的轻掺杂区；

位于所述栅极结构两侧的所述轻掺杂区内的源区与漏区，所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，且所述源区靠近所述栅极结构，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面；以及

至少位于所述暴露出的轻掺杂区表面上的硅化物。

可选的，所述漏区包含第一漏区与第二漏区，所述第一漏区位于所述轻掺杂区内靠近所述栅极结构的一侧，所述第二漏区位于所述轻掺杂区内远离所述栅极结构一侧。

可选的，所述源区、所述第一漏区与所述第二漏区的掺杂深度均小于所述轻掺杂区的掺杂深度。

可选的，所述SOI衬底上形成有隔离结构，所述栅极结构、所述轻掺杂区以及所述源区与所述漏区均位于相邻所述隔离结构之间；所述轻掺杂区与所述隔离结构相接触，所述轻掺杂区的底部与所述SOI衬底中的埋入氧化层相接触。

为解决上述技术问题，根据本发明的第二个方面，提供了一种SOI MOS器件的制作方法，包括：

提供SOI衬底，在所述SOI衬底上形成栅极结构；

在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区，所述源区与所述漏区位于所述轻掺杂区内，且所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，且所述源区靠近所述栅极结构，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面；以及

至少在所述暴露出的轻掺杂区的表面上形成硅化物。

可选的，在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区的方法包括：进行第一次离子注入，在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区。

可选的，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区的方法包括：进行第二次离子注入，在所述栅极结构两侧的所述轻掺杂区内分别形成所述源区与第一漏区，所述源区与所述第一漏区靠近所述栅极结构，以使所述轻掺杂区在远离所述栅极结构的一侧暴露出部分表面。

可选的，形成源区与漏区的方法还包括：进行第三次离子注入，在所述栅极结构一侧的所述轻掺杂区内形成第二漏区，所述第一漏区与所述第二漏区共同构成所述漏区。

可选的，所述源区、所述第一漏区与所述第二漏区的掺杂深度均小于所述轻掺杂区的掺杂深度。

可选的，在提供所述SOI衬底之后，在形成所述栅极结构之前，所述制作方法还包括：形成隔离结构，所述栅极结构、所述轻掺杂区以及所述源区与所述漏区均位于相邻所述隔离结构之间；

所述轻掺杂区与所述隔离结构相接触，所述轻掺杂区的底部与所述SOI衬底中的埋入氧化层相接触。

可选的，至少在所述暴露出的轻掺杂区的表面上形成硅化物的方法包括：

至少在所述暴露出的轻掺杂区的表面上形成金属层；

进行热处理形成所述硅化物。

综上所述，在本发明提供的SOI MOS器件及其制作方法中，首先提供SOI衬底，在所述SOI衬底上形成栅极结构，然后在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区，所述源区与所述漏区位于所述轻掺杂区内，且所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，且所述源区靠近所述栅极结构，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面，之后至少在所述暴露出的轻掺杂区的表面上形成硅化物。本发明通过硅化物与下方的轻掺杂区形成欧姆接触，释放SOI MOS器件在体区内积累的空穴，从而抑制SOI MOS器件的浮体效应，提高了器件的可靠性；并且本发明提供的SOI MOS器件的制作方法，其方法简单，不会增加器件的面积，并能够与常规CMOS工艺兼容。

进一步的，轻掺杂区位于所述栅极结构两侧的所述SOI衬底内，所述轻掺杂区远离所述栅极结构的一侧与所述隔离结构相接触，所述轻掺杂区的底部与所述SOI衬底中的埋入氧化层相接触，所述轻掺杂区在SOI MOS器件底部形成类halo区，可以防止小尺寸器件的穿通，从而提高器件的性能。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1a是传统T型栅结构体接触的俯视图。

图1b是传统T型栅结构体接触的剖面图。

图2是本发明一实施例提供的SOI MOS器件的制作方法的流程图。

图3是本发明一实施例提供的形成栅极结构的结构示意图。

图4是本发明一实施例提供的形成轻掺杂区的结构示意图。

图5是本发明一实施例提供的形成源区与第一漏区的结构示意图。

图6是本发明一实施例提供的形成第二漏区的结构示意图。

图7是本发明一实施例提供的形成硅化物的结构示意图。

附图中：

10-SOI衬底；11-底部硅层；12-埋入氧化层；13-顶部硅层；14-隔离结构；15-体区；20-栅极结构；21-栅极；22-栅氧化层；23-侧墙；31-轻掺杂区；32-源区；33-漏区；331-第一漏区；332-第二漏区；41-图形化的第一掩膜版；42-图形化的第二掩膜版；43-图形化的第三掩膜版；50-硅化物。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，除非内容另外明确指出外。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征。

本发明的核心思想在于提供一种SOI MOS器件及其制作方法，制作工艺简单，不增加器件的面积，且能够减小器件的浮体效应。

所述SOI MOS器件的制作方法包括：提供SOI衬底，在所述SOI衬底上形成栅极结构；在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区，所述源区与所述漏区位于所述轻掺杂区内，且所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面；以及至少在所述暴露出的轻掺杂区的表面上形成硅化物。

所述SOI MOS器件包括：SOI衬底；位于所述SOI衬底上的栅极结构；位于所述栅极结构两侧的所述SOI衬底内的轻掺杂区；位于所述栅极结构两侧的所述轻掺杂区内的源区与漏区，所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，且所述源区靠近所述栅极结构，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面；以及至少位于所述暴露出的轻掺杂区的表面上的硅化物。

本发明通过硅化物与下方的轻掺杂区形成欧姆接触，释放SOI MOS器件在体区内积累的空穴，从而抑制SOI MOS器件的浮体效应，提高了器件的可靠性；并且本发明提供的SOI MOS器件的制作方法，其方法简单，不会增加器件的面积，并能够与常规CMOS工艺兼容。

图2是本发明一实施例提供的SOI MOS器件的制作方法的流程图。如图2所示，所述SOI MOS器件的制作方法包括以下步骤：

步骤S1：提供SOI衬底，在所述SOI衬底上形成栅极结构；

步骤S2：在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区，所述源区与所述漏区位于所述轻掺杂区内，且所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面；

步骤S3：至少在所述暴露出的轻掺杂区的表面上形成硅化物。

图3至图7是本发明一实施例提供的SOI MOS器件的制作方法的各步骤结构示意图。接下来，将结合图2与图3至图7对本发明所提供的SOI MOS器件的制作方法进行详细说明。

在步骤S1中，请参考图3所示，提供SOI衬底10，在所述SOI衬底10上形成栅极结构20。

本实施例中，所述SOI衬底10包含底部硅层11，位于底部硅层11上的埋入氧化层12以及位于所述埋入氧化层12上的顶部硅层13。所述底部硅层11与所述顶部硅层13的材料为单晶硅。在其他实施例中，所述底部硅层11与所述顶部硅层13的材料还可以为单晶锗或单晶锗硅、III-V族元素化合物、单晶碳化硅等其他材料。所述埋入氧化层12的材料为氧化硅。在其他实施例中，所述埋入氧化层12也可以是本领域技术人员已知的其他介质层。

所述SOI衬底10的制作方法有多种，例如，采用注氧隔离(Separation byImplanted Oxygen，SIMOX)技术制作所述SOI衬底10，采用注氧隔离技术制作SOI衬底10的主要步骤包括：提供一单晶硅片，将氧离子注入到单晶硅片中，经过高温退火，在单晶硅片内形成氧化层，所述氧化层将原有的单晶硅片分隔成两部分：底部硅层和顶部硅层。另外，键合SOI技术形成的SOI衬底10质量会比较好，采用键合SOI技术形成SOI衬底10的主要步骤包括：将第一单晶硅片和第二单晶硅片的表面互相紧密的粘合在一起，其中第一单晶硅片或第二单晶硅片表面具有用氧化等方法形成的氧化层，对其进行退火以增强粘合界面的连接，然后对第二单晶硅片的非粘合面进行抛光或刻蚀以便在氧化层上留下厚度较薄的顶层硅。除此之外，也可以采用智能剥离(Smart Cut)等其它已知的技术，还可以通过在单晶硅片内形成沟槽和空洞，填充氧化层，将单晶硅片分隔离为底部硅层和顶部硅层。所述SOI衬底10的制作方法可以根据实际产品的需要以及工艺条件来决定，本发明对此不作限定。

之后还包括在所述SOI衬底10内形成有隔离结构14，所述隔离结构14用于对后续形成的SOI MOS器件与其他器件之间起到隔绝作用。所述隔离结构14与所述埋入氧化层12相接触。后续形成的栅极结构、轻掺杂区以及源区与漏区位于相邻所述隔离结构14之间。

接着在所述SOI衬底10上形成栅极结构20，所述栅极结构20包括位于所述SOI衬底10上的栅氧化层22以及位于所述栅氧化层22上的栅极21。接着还包括在所述栅极结构20两侧形成侧墙23。本实施例中，在形成所述栅极结构20之前，还可以对所述SOI衬底10进行离子注入形成体区15。本实施例中，所述体区15为P型体区。

在步骤S2中，请参考图4至图6所示，在所述栅极结构20两侧的所述SOI衬底10内形成轻掺杂区31，在所述栅极结构20两侧的所述SOI衬底10内形成源区32与漏区33，所述源区32与所述漏区33位于所述轻掺杂区31内，且所述漏区33的表面与所述轻掺杂区31的表面相重合，所述源区32的表面小于所述轻掺杂区31的表面，且所述源区32靠近所述栅极结构20，在所述源区32远离所述栅极结构20的一侧暴露出所述轻掺杂区31的部分表面。

请参考图4所示，首先进行第一次离子注入，在所述栅极结构20两侧的所述SOI衬底10内形成轻掺杂区31。示例性的，首先形成图形化的第一掩膜版41，图形化的第一掩膜版41暴露出预定进行离子注入的区域，接着以图形化的第一掩膜版41为掩膜，对所述SOI衬底10进行离子注入，在所述栅极结构20两侧分别形成所述轻掺杂区31。

本实施例中，所述轻掺杂区31远离所述栅极结构20的一侧与所述隔离结构14相接触，所述轻掺杂区31的底部与所述SOI衬底10中的埋入氧化层12相接触。所述轻掺杂区31在SOI MOS器件底部形成类halo(晕环)区，可以防止小尺寸器件的穿通(punch-through)，从而提高器件的性能。

在其他实施例中，所述轻掺杂区31远离所述栅极结构20的一侧也可以与所述隔离结构14不接触，本发明对此不作限定。当所述轻掺杂区31可以与所述隔离结构14相接触时，其制作工艺比较简单，容易控制，即在进行第一次离子注入形成所述轻掺杂区31时，离子注入比较容易控制。

接着请参考图5所示，进行第二次离子注入，在所述栅极结构20两侧的所述轻掺杂区31内分别形成所述源区32与第一漏区331，所述源区32与所述第一漏区331靠近所述栅极结构20，以使所述轻掺杂区31在远离所述栅极结构20的一侧暴露出部分表面。

所述源区32与所述第一漏区331的表面均小于所述轻掺杂区31的表面。可以理解的是，所述表面指的是掺杂区的顶表面，即第二次离子注入时的表面，例如，所述源区32的表面是指所述源区32在所述SOI衬底10的顶表面所在的平面上的截面，所述第一漏区331的表面是指所述第一漏区331在所述SOI衬底10的顶表面所在的平面上的截面，所述轻掺杂区31的表面是指所述轻掺杂区31在所述SOI衬底10的顶表面所在的平面上的截面。此处的顶表面是指进行第二次离子注入之前所述SOI衬底10的顶表面，若进行第二次离子注入之前所述SOI衬底10上形成有材料层，则顶表面指的是材料层的顶表面，若进行第二次离子注入之前所述SOI衬底10上没有形成任何材料层，则顶表面指的是所述SOI衬底10本身的顶表面。本实施例中，所述源区32与所述第一漏区331均位于所述轻掺杂区31内靠近所述栅极结构20的一侧，从而使得所述轻掺杂区31在远离所述栅极结构20的一侧暴露出部分表面，如图5所示。

示例性的，首先形成图形化的第二掩膜版42，图形化的第二掩膜版42暴露出预定进行离子注入的区域，接着以图形化的第二掩膜版42为掩膜，对所述SOI衬底10进行离子注入，在所述栅极结构20两侧分别形成所述源区32与所述第一漏区331。

接着，请参考图6所示，进行第三次离子注入，在所述第一漏区331远离所述栅极结构20一侧的所述轻掺杂区31内形成第二漏区332，所述第一漏区331与所述第二漏区332共同构成所述漏区33。

示例性的，首先形成图形化的第三掩膜版43，图形化的第三掩膜版43暴露出预定进行离子注入的区域，接着以图形化的第三掩膜版43为掩膜，对所述SOI衬底10进行离子注入，在轻掺杂区31内形成第二漏区332。

图形化的第三掩膜版43暴露出所述轻掺杂区31内未形成所述第一漏区331的区域，对该区域进行离子注入形成所述第二漏区332，所述第一漏区331与所述第二漏区332共同构成所述漏区33，从而使得所述漏区33的表面与所述轻掺杂区31的表面相重合，以防止后续形成的硅化物与所述漏区33一侧的所述轻掺杂区31相接触。

而所述源区32一侧并未进行第三次离子注入，在所述源区32远离所述栅极结构20的一侧暴露出所述轻掺杂区31的部分表面，从而使得后续形成的硅化物与所述轻掺杂区31相接触形成欧姆接触，从而使得所述体区15内积累的空穴通过所述轻掺杂区31从所述硅化物导出，即从所述源区32一侧导出。

所述源区32、所述第一漏区331与所述第二漏区332的掺杂深度均小于所述轻掺杂区31的掺杂深度。所述轻掺杂区31为P型掺杂，所述源区32与所述漏区33为N型掺杂。

需要说明的是，本实施例中是先形成所述轻掺杂区31，再形成所述源区32与所述第一漏区331，最后形成所述第二漏区332，在其他实施例中，也可以先形成所述轻掺杂区31、再形成所述第二漏区332，最后形成所述源区32与所述第一漏区331，当然也可以采用其他的形成顺序。本发明对所述轻掺杂区31、所述源区32、所述第一漏区331以及所述第二漏区332的形成顺序不作限定。

在步骤S3中，请参考图7所示，至少在所述暴露出的轻掺杂区31的表面上形成硅化物50。

示例性的，首先形成金属材料层在所述SOI衬底10与所述栅极结构20以及所述侧墙23上，接着对所述金属材料层进行曝光与显影形成金属层，所述金属层至少位于上述步骤中暴露出的轻掺杂区31的表面。本实施例中，所述金属层位于暴露出的所述轻掺杂区31的表面、所述源区32以及所述漏区33的部分表面上，但不限于此。之后进行热处理使得所述金属层内的金属与所述轻掺杂区31、所述源区32以及所述漏区33内的硅材料反应生成硅化物50。

在本发明提供的SOI MOS器件的制作方法中，首先提供SOI衬底10，在所述SOI衬底10上形成栅极结构20，然后在所述栅极结构20两侧的所述SOI衬底10内形成轻掺杂区31，在所述栅极结构20两侧的所述SOI衬底10内形成源区32与漏区33，所述源区32与所述漏区33位于所述轻掺杂区31内，且所述漏区33的表面与所述轻掺杂区31的表面相重合，所述源区32的表面小于所述轻掺杂区31的表面，且所述源区32靠近所述栅极结构20，在所述源区32远离所述栅极结构20的一侧暴露出所述轻掺杂区31的部分表面，之后至少在所述暴露出的轻掺杂区31的表面上形成硅化物50。本发明通过硅化物50与下方的轻掺杂区31形成欧姆接触，释放SOI MOS器件在体区15内积累的空穴，从而抑制SOI MOS器件的浮体效应，提高了器件的可靠性。并且本发明提供的SOI MOS器件的制作方法，仅需在形成所述源极32与所述漏极33之前形成轻掺杂区31，之后形成硅化物50，通过硅化物50与下方的轻掺杂区31形成欧姆接触达到释放空穴的目的，其方法简单，不会增加器件的面积，并能够与常规CMOS工艺兼容。

相应的，本发明还提供一种SOI MOS器件，采用如上所述的SOI MOS器件的制作方法制作而成。请参考图7所示，所述SOI MOS器件包括：

SOI衬底10；

位于所述SOI衬底10上的栅极结构20；

位于所述栅极结构20两侧的所述SOI衬底10内的轻掺杂区31；

位于所述栅极结构20两侧的所述轻掺杂区31内的源区32与漏区33，所述漏区33的表面与所述轻掺杂区31的表面相重合，所述源区32的表面小于所述轻掺杂区31的表面，且所述源区32靠近所述栅极结构20，在所述源区32远离所述栅极结构20的一侧暴露出所述轻掺杂区31的部分表面；以及

至少位于所述暴露出的轻掺杂区31的表面上的硅化物50。

所述硅化物50与其下方的轻掺杂区31形成欧姆接触，从而形成释放SOI MOS器件在体区15内积累的空穴的通道，空穴通过所述轻掺杂区31从所述硅化物50导出，即从所述源区32一侧导出，从而抑制SOI MOS器件的浮体效应，提高了器件的可靠性。

本实施例中，所述漏区33包含第一漏区331与第二漏区332，所述第一漏区331位于所述轻掺杂区31内靠近所述栅极结构20的一侧，所述第二漏区332位于所述轻掺杂区31远离所述栅极结构20一侧。

所述源区32、所述第一漏区331与所述第二漏区332的掺杂深度均小于所述轻掺杂区31的掺杂深度。

所述SOI衬底10上形成有隔离结构14，所述栅极结构20、所述轻掺杂区31以及所述源区32与漏区33均位于相邻所述隔离结构14之间；所述轻掺杂区31远离所述栅极结构20的一侧与所述隔离结构14相接触，所述轻掺杂区31的底部与所述SOI衬底10中的埋入氧化层12相接触。所述轻掺杂区31在SOI MOS器件底部形成类halo区，可以防止小尺寸器件的穿通，从而提高器件的性能。

综上所述，在本发明提供的SOI MOS器件及其制作方法中，首先提供SOI衬底，在所述SOI衬底上形成栅极结构，然后在所述栅极结构两侧的所述SOI衬底内形成轻掺杂区，在所述栅极结构两侧的所述SOI衬底内形成源区与漏区，所述源区与所述漏区位于所述轻掺杂区内，且所述漏区的表面与所述轻掺杂区的表面相重合，所述源区的表面小于所述轻掺杂区的表面，在所述源区远离所述栅极结构的一侧暴露出所述轻掺杂区的部分表面，之后至少在所述暴露出的轻掺杂区的表面上形成硅化物。本发明通过硅化物与下方的轻掺杂区形成欧姆接触，释放SOI MOS器件在体区内积累的空穴，从而抑制SOI MOS器件的浮体效应，提高了器件的可靠性；并且本发明提供的SOI MOS器件的制作方法，其方法简单，不会增加器件的面积，并能够与常规CMOS工艺兼容。

进一步的，轻掺杂区位于所述栅极结构两侧的所述SOI衬底内，所述轻掺杂区远离所述栅极结构的一侧与所述隔离结构相接触，所述轻掺杂区的底部与所述SOI衬底中的埋入氧化层相接触，所述轻掺杂区在SOI MOS器件底部形成类halo区，可以防止小尺寸器件的穿通，从而提高器件的性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。