一种低操作电压高一致性忆阻器及其制备方法

技术领域

本发明属于半导体（Semiconductor）和互补式金属氧化物半导体（CMOS）混合集成电路技术领域，具体涉及一种适用于嵌入式存储器（Embedded Memory）和存内计算（In-Memory Computing）的忆阻器（Memristor）及其制备方法。

背景技术

随着集成电路产业的飞速发展，非冯诺依曼架构的存内计算和近存计算有望在未来取代传统基于冯诺依曼体系架构的计算模式。存内计算技术的发展将催生更加强大的运算能力，有望实现强大的并行处理能力，在速度、功耗等方面有着巨大的优势。

存内计算系统中具有存储和计算功能的器件是整个存内计算系统中最重要的组成部分。忆阻器，或阻变存储器件（RRAM），非常适于作为存内计算系统中的存算器件。此外，忆阻器比传统的CMOS器件在尺寸缩小和功耗上有着不可比拟的优势。因此，基于忆阻器的非冯诺依曼体系架构的存内计算的发展在业界和学界引起了巨大的关注。

忆阻器依靠在外加电压激励下实现近似连续的阻值变化，在高阻态（“0”状态）和低阻态（“1”状态）之间可以实现可逆的状态转换，在撤除电压激励后可以保持其阻态，从而实现数据的非易失性存储，忆阻器通常由简单的金属-氧化物-金属的结构构成，因此可以通过简单的crossbar结构来实现超大规模和极高密度的忆阻器阵列。通过控制外加电压的输入将可在阵列另一侧得到相对应输出，即可用忆阻器阵列实现计算和存储一体化的功能。

为了能够更好地应用到存内计算系统的硬件中，忆阻器需要具有高度可复现的连续可调的阻值。忆阻器的设计需要考虑阻值动态调整的范围、速度及操作电压等性能，这些特性在实现高性能高能效存内计算的硬件实现中起着重要的作用。虽然实现忆阻器的材料和器件多种多样，但是满足上述要求的忆阻器仍有待继续研究。

发明内容

本发明的目的是提供一种具有低操作电压高一致性的忆阻器及其制备方法，以满足高性能高能效存内计算的硬件应用。

本发明采用的技术方案如下：

一种忆阻器，包括衬底和位于衬底上的底电极-掺氮缺陷层-功能层-顶电极结构或底电极-功能层-掺氮缺陷层-顶电极结构，即在上下层电极之间设有掺氮缺陷层和功能层，其特征在于，所述掺氮缺陷层成分为MO

所述掺氮缺陷层可在底电极采用MN

上述忆阻器中，所述衬底可以是刚性衬底（如硅衬底）或柔性有机材料衬底，也可以是完成前道CMOS工艺的基片。

优选的，所述底电极材料MN

进一步地，所述掺氮缺陷层采用MO

进一步地，所述功能层可以采用TaO

本发明还提供了上述忆阻器兼容CMOS后端工艺的制备方法，包括如下步骤：

1）在衬底上采用物理气相淀积（PVD）等方法淀积金属层，利用光刻在光刻胶上定义出下层金属的图形，通过刻蚀将该图形转移到金属层上；

2）采用化学气相淀积（CVD）的方式在下层金属上生长绝缘层（二氧化硅或氮化硅）；

3）在步骤2）生长的绝缘层中形成底部通孔，填充通孔并形成底电极；

4）采用氧化、PVD或者ALD（原子层沉积）等方式在底电极上先制备掺氮缺陷层，再制备功能层；或者，在底电极上先制备功能层，再制备掺氮缺陷层；

5）利用光刻在光刻胶上定义出功能层的图形，通过刻蚀将图形转移到掺氮缺陷层和功能层上；

6）采用CVD的方式生长绝缘层（二氧化硅或氮化硅）；

7）在步骤6）生长的绝缘层中形成通孔，填充通孔并形成上层金属，至此完成本发明忆阻器的制备。

上述步骤3）采用光刻-刻蚀的方式在绝缘层中形成底部通孔，并通过PVD和化学机械抛光（CMP）的方式在通孔中填充金属或导电介质；然后采用PVD等方式沉积底电极材料，优选为掺N的M金属形成MN

可选的，在步骤4）和5）之间增加采用PVD的方式淀积顶电极金属的步骤，然后在步骤5）中将功能层的图形同时转移到顶电极金属层和下层介质上，省去后续制作通孔和填充通孔的步骤。

上述步骤7）可以采用大马士革工艺在绝缘层中形成通孔和上层金属图形，并通过PVD的方式淀积金属以填充通孔同时形成上层金属线条；亦可不采用大马士革工艺，采用光刻-刻蚀的方式在绝缘层中形成底部通孔，并通过PVD和CMP的方式在通孔中填充金属或导电介质，然后采用PVD等方式沉积顶电极材料。

如前所述，掺氮缺陷层的制备可以采用氧化的微纳加工方法。通过采用在MN

本发明通过采用MO

附图说明

图1为本发明所述忆阻器的循环间特性曲线示意图。

图2为本发明所述忆阻器的阻值分布示意图。

图3-图6为本发明实施例制备所述忆阻器的实施步骤图，其中：

图3为下层金属的制备步骤图；

图4为淀积绝缘层并形成底部通孔及填充金属介质的制备步骤图；

图5为掺氮缺陷层、功能层和顶电极的制备步骤图；

图6为顶部通孔和上层金属的制备步骤图；

图中标识为：1—下层金属；2—底电极；3—掺氮缺陷层；4—功能层；5—顶电极；6—顶部通孔和上层金属。

图7为实施例工艺流程图。

图8 为本发明实施例得到的忆阻器件的TEM（透射电子显微镜）截面图。

图9是作为对比例的忆阻器（掺氮缺陷层为TaO

具体实施方式

下面结合附图，通过具体实施例对本发明进行进一步描述。

下面实施例采用不同种类和配比的金属氧化物作为功能层实现本发明忆阻器件的制备，并给出关键工艺步骤所采用的材料。

1）衬底材料可根据用途进行选择，这里选择已经完成前道CMOS工艺并淀积绝缘层的基片；

2）采用PVD的方法淀积一层金属Cu，利用光刻在光刻胶上定义出下层金属的图形，通过刻蚀将图形转移到金属Cu上，在基片上得到所需图形的下层金属1，如图3所示；该金属层的材料不局限于Cu，还可以是Ti、Al、W、Cu、TiN等金属性介质；

3）采用CVD的方式生长绝缘层二氧化硅覆盖下层金属图形，绝缘层也可以是氮化硅（SiN）、磷硅玻璃（PSG）、硼磷硅玻璃（BPSG）等绝缘性介质；

4）采用光刻-刻蚀的方式在下层金属1上形成通孔，并通过PVD和CMP的方式在通孔中填充金属性介质TaN

5）采用PVD前期通入氧气氧化的方式制备掺氮缺陷层的TaO

6）采用PVD的方式淀积功能层的金属氧化物，功能层可以采用TaO

7）采用PVD的方式淀积顶电极金属，顶电极材料可以是Ti、Al、W、Cu、TiN和TaN等；

8）利用光刻在光刻胶上定义出功能层的图形，通过刻蚀将图形转移到前述步骤6）-7）制备的金属层和金属氧化物介质层上，如图5所示，得到底电极2-掺氮缺陷层3-功能层4-顶电极5的忆阻器结构；

9）采用CVD的方式生长绝缘层二氧化硅，绝缘层也可以是氮化硅（SiN）、磷硅玻璃（PSG）、硼磷硅玻璃（BPSG）等绝缘性介质；

10）采用大马士革工艺形成通孔和上层金属图形，并通过PVD的方式淀积金属Cu以填充通孔同时形成上层金属线条，亦可不采用大马士革工艺，以类似步骤3）-4）的方式形成通孔和上层金属6，金属材料可以是Ti、Al、W、Cu、TiN等金属性介质，如图6所示。

上述实施例的工艺流程如图7所示，对于采用上述方法在完成前道工艺的硅片上制备的忆阻器的TEM截面图如图8所示，其中黑色虚线框标出的部分为忆阻器件。对其采用直流循环测试得到的特性如图1所示，所制备器件采用TaN

以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。