背栅晶体管及其制作方法

技术领域

本发明涉及仿生人工突触器件技术领域，特别涉及一种背栅晶体管及其制作方法。

背景技术

基于冯·诺依曼体系结构的计算因其解决复杂结构化数学问题的能力而得到了半个多世纪的快速发展。基于冯·诺依曼体系结构的计算潜力实际上受到内存和中央处理器物理分区的限制，导致数据密集型操作的高能耗。然而，高能耗将很快难以满足日益增长的智能计算需求。相比之下，人类的大脑可以被认为是最有效的生物处理器。它能以极低的能耗和较强的容错性实现高速并行信息处理，实现数据密集型计算能力。为此，具有模拟人脑生物计算能力的人工神经网络受到越来越多的关注。

近年来，场效应晶体管(FET)被提出于人造突触器件的应用，如有机纳米颗粒场效应晶体管、离子/电子杂化突触晶体管、铁电/类铁电突触晶体管等。在场效应晶体管中，可以由栅电极有效控制沟道导电性，其信息的传递与学习过程可以同步进行，这与生物突触中信息的传递和学习同步进行的过程相似。到目前为止，人们已经在一些两端和三端式人造突触器件上实现了部分突触响应功能，如兴奋/抑制性突触后电流(EPSC/IPSC)、双脉冲易化(PPF)以及短程突触可塑性(STP)到长程突触可塑性(LTP)的转变等。

值得指出的是，生物突触响应功能复杂多样，为了实现各种不同的生物突触响应，需要对人造突触器件从材料和器件结构方面进行设计，进而在单一固态器件上实现相应的突触响应功能，这是类脑神经形态器件研究中的重要原则之一。然而传统晶体管由于器件结构和栅介质材料的限制，其工作电压较高，光电响应和突触可塑性较差，且通常不具备动态学习和记忆能力。

因此，研究开发一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件是本领域亟需解决的问题。

发明内容

本发明的目的在于提供一种背栅晶体管及其制作方法，以解决如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

为解决上述技术问题，本发明提供一种背栅晶体管的制作方法，包括：

提供衬底；

利用原子层沉积技术，在所述衬底上生长介质层；

利用原子层沉积技术，在所述介质层上生长有源层；

对所述有源层进行刻蚀以形成沟道，所述沟道的底部露出所述介质层；

形成源漏电极，所述源漏电极覆盖所述沟道底部露出的部分所述介质层和部分所述有源层。

可选的，在所述的背栅晶体管的制作方法中，所述衬底为低阻N型硅片；所述介质层的材质为氧化铪；所述有源层的材质为氧化锌；所述源漏电极的材质包括钛和金。

可选的，在所述的背栅晶体管的制作方法中，所述利用原子层沉积技术，在所述衬底上生长介质层的方法包括：

采用等离子体增强原子层沉积技术在所述衬底上进行多次循环生长以形成介质层，其中生长工艺温度为250～270℃，每次循环生长采用氮气吹扫和氧等离子体脉冲。

可选的，在所述的背栅晶体管的制作方法中，当所述介质层的材质为氧化铪时，以四二甲氨基铪作为前驱体；每次循环生长依次进行0.2s四二甲氨基铪脉冲、2s氮气吹扫、0.2s氧等离子体脉冲和2s氮气吹扫。

可选的，在所述的背栅晶体管的制作方法中，所述利用原子层沉积技术，在所述介质层上生长有源层的方法包括：

采用热法原子层沉积技术在所述介质层上进行多次循环生长以形成有源层，其中生长工艺温度为200～220℃，每次循环生长采用氩气吹扫和水蒸气脉冲。

可选的，在所述的背栅晶体管的制作方法中，当所述有源层的材质为氧化锌时，以二乙基锌作为前驱体；每次循环生长依次进行0.2s二乙基锌脉冲、3s氩气吹扫、0.2s水蒸气脉冲和5s氩气吹扫。

可选的，在所述的背栅晶体管的制作方法中，所述对所述有源层进行刻蚀以形成沟道的方法包括：

采用紫外光刻定义沟道区域，所述沟道区域覆盖部分所述有源层；

采用湿法刻蚀技术对所述沟道区域处的有源层进行刻蚀以形成沟道。

可选的，在所述的背栅晶体管的制作方法中，所述形成源漏电极的方法包括：

采用紫外光刻定义电极区域，所述电极区域覆盖部分所述介质层和部分所述有源层；

通过电子束蒸发，依次在所述电极区域的表面沉积钛和金，其中钛沉积速率为0.5nm/s、金沉积速率为2nm/s。

为解决上述技术问题，本发明提供一种背栅晶体管，利用如上任一项所述的背栅晶体管的制作方法制得，所述背栅晶体管包括衬底和在所述衬底上自下而上依次形成的介质层、有源层和源漏电极；所述有源层形成有沟道；所述源漏电极覆盖所述沟道底部露出的部分所述介质层和部分所述有源层。

可选的，在所述的背栅晶体管中，所述介质层的材质为氧化铪，厚度为15～20nm；所述有源层的材质为氧化锌，厚度为14～16nm；所述源漏电极包括依次形成的钛层和金层，所述钛层的厚度为10～12nm，所述金层的厚度为50～55nm。

本发明提供的背栅晶体管及其制作方法，包括：提供衬底；利用原子层沉积技术，在所述衬底上生长介质层；利用原子层沉积技术，在所述介质层上生长有源层；对所述有源层进行刻蚀以形成沟道，所述沟道的底部露出所述介质层；形成源漏电极，所述源漏电极覆盖所述沟道底部露出的部分所述介质层和部分所述有源层。通过原子层沉积技术形成介质层和有源层，并通过改变沟道的长宽比，能够获得开关比较大、亚阈值摆幅较小、迁移率较大的晶体管，且该晶体管具有优异的光电响应和良好的突触可塑性，解决了如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

附图说明

图1为本实施例提供的背栅晶体管的制作方法的流程图；

图2至图5为本实施例提供的背栅晶体管的制作方法中每一步骤对应的背栅晶体管的结构示意图；

图6为本实施例提供的不同沟道宽长比的背栅晶体管的I

图7为本实施例提供的不同沟道宽长比的背栅晶体管的阈值电压、迁移率、亚阈值摆幅及开关比；

图8为本实施例提供的沟道宽度为30μm的背栅晶体管在不同光功率下的最大光响应和探测比；

图9为本实施例提供的沟道宽度为30μm的背栅晶体管在267μW/mm2光功率下pair-pulsed ratios突触特性图；

其中，各附图标记说明如下：

100-衬底；200-介质层；300-有源层；310-沟道；400-源漏电极。

具体实施方式

以下结合附图和具体实施例对本发明提出的背栅晶体管及其制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

需要说明的是，本发明的说明书和权利要求书及附图说明中的“第一”、“第二”等是用于区别类似的对象，以便描述本发明的实施例，而不用于描述特定的顺序或先后次序，应该理解这样使用的结构在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

背栅晶体管(BG-FET)，是一种新型的场效应晶体管结构，在其晶体管的背面内置有一个极薄的栅结构，整个晶体管的结构可以分为源极、漏极和背栅三部分。当在背面加上一个电势之后，形成的电场可以调制背面的载流子密度，进而控制晶体管的输出电流。因此，背栅晶体管不仅可以控制晶体管的阈值电压，还可以通过栅电压作用调控晶体管输出电流，实现对晶体管的精准控制。

此外，由于硅互补金属氧化物半导体的三维集成工艺的实现受到热预算的限制，非晶氧化物半导体在光突触晶体管领域受到广泛关注。非晶氧化物半导体晶体管不仅克服了通过在低热预算下三维集成进行微缩，而且还有包括低串扰和高抗干扰等的优点，是突触器件的潜在候选者。

有基于此，本实施例提供一种背栅晶体管的制作方法，如图1所示，所述背栅晶体管的制作方法包括：

S1，提供衬底；

S2，利用原子层沉积技术，在所述衬底上生长介质层；

S3，利用原子层沉积技术，在所述介质层上生长有源层；

S4，对所述有源层进行刻蚀以形成沟道，所述沟道的底部露出所述介质层；

S5，形成源漏电极，所述源漏电极覆盖所述沟道底部露出的部分所述介质层和部分所述有源层。

本实施例提供的背栅晶体管的制作方法，通过原子层沉积技术形成介质层和有源层，并通过改变沟道的长宽比，能够获得开关比较大、亚阈值摆幅较小、迁移率较大的晶体管，且该晶体管具有优异的光电响应和良好的突触可塑性，解决了如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

具体的，在本实施例中，步骤S1，提供衬底100，选用的衬底为低阻N型硅片，该衬底作为背栅晶体管的背栅电极。

N型硅片是一种广泛使用的半导体器件，具有高电导率和低电阻率的特点。N型硅片是由硅(Si)元素制成，包括N型掺杂区、P型掺杂区和无掺杂区，其中N型掺杂区和P型掺杂区之间形成PN结，用于将电流限制在一个方向。

由于本实施例的衬底为低阻N型硅片，从而能够在电流传输中损耗较小，提高仿生突触器件的响应速度和效率；同时，还可以有效降低电子流失、发热和电磁干扰等不利影响；另外，N型硅片结构稳定性高，能够在不同环境下保持长期稳定的运行；此外，N型硅片制造工艺简单、成本较低。

进一步的，在本实施例中，如图2所示，步骤S2，利用原子层沉积技术，在所述衬底100上生长介质层200的方法包括：采用等离子体增强原子层沉积技术在所述衬底上进行多次循环生长以形成介质层，其中生长工艺温度为250～270℃，每次循环生长采用氮气(N

具体的，在本实施例中，所述介质层的材质选择为氧化铪，此时在制备介质层时，可以以四二甲氨基铪作为前驱体，通过多次循环生长，得到最终的氧化铪介质层。在本实施中，每次循环生长依次进行0.2s四二甲氨基铪脉冲、2s氮气吹扫、0.2s氧等离子体脉冲和2s氮气吹扫。最终形成厚度为15～20nm的氧化铪介质层。

传统的原子层沉积技术(ALD)的薄膜生长是通过交替注入反应物气体和清洗气体来实现的，这种方式反应速率较慢，且薄膜的均匀性较差。而本实施例选择等离子体增强原子层沉积技术(PEALD)，通过引入等离子体，能够在反应物和待沉积表面之间形成一个高能电子区域，从而加速反应速率，提高薄膜的均匀性和致密性；此外，等离子体还可以清除表面的杂质，使得薄膜的质量更加稳定。

由于氧化铪具有铁电性，意味着即使在没有电源的情况下其也可以长时间存储数据，因此能够在开发非易失性存储技术发挥关键作用，能够减轻数据持续传输到短期存储器所产生的热量。因此，本实施例通过形成纳米级的氧化铪介质层，能够在提高晶体管的迁移率的同时，降低发热等不良影响，还能够为仿生突触器件的小型化做出积极贡献。

再进一步的，在本实施例中，如图3所示，步骤S3，利用原子层沉积技术，在所述介质层200上生长有源层300的方法包括：采用热法原子层沉积技术在所述介质层上进行多次循环生长以形成有源层，其中生长工艺温度为200～220℃，每次循环生长采用氩气吹扫和水蒸气脉冲。

具体的，在本实施例中，所述有源层的材质选择为氧化锌，此时在制备有源层时，可以以二乙基锌作为前驱体，通过多次循环生长，得到最终的氧化锌有源层。在本实施中，每次循环生长依次进行0.2s二乙基锌脉冲、3s氩气(Ar)吹扫、0.2s水蒸气脉冲和5s氩气吹扫。

由于本实施例中介质层为金属化合物，因此为了在介质层上形成稳固的有源层，本实施例采用热法原子层沉积技术生长有源层。热法原子层沉积技术通过惰性气体的吹扫保证后续的表面自限制薄膜生长，能够精确控制生长的有源层的厚度。

在非晶氧化物半导体晶体管中，氧化锌(ZnO)以其3.4eV的宽禁带，及其固有缺陷(主要是氧空位)为有源层及沟道提供了优异的紫外光电选择性和较优异的电子迁移率。因此，本实施例选用氧化锌作为有源层来形成沟道，能够有效提高迁移率。

进一步的，在本实施例中，如图4所示，步骤S4，对所述有源层300进行刻蚀以形成沟道310的方法包括：

S41，采用紫外光刻定义沟道区域，所述沟道区域覆盖部分所述有源层；

紫外光刻技术是半导体制造领域广泛使用的技术，通过在有源层表明涂覆光敏材料形成沟道区域，然后利用光敏材料对紫外光的敏感性，使用光刻机将光线聚焦于光敏材料上，使其发生化学反应，从而形成沟道。紫外光刻技术精度高，适合于精细结构的形成。

S42，采用湿法刻蚀技术对所述沟道区域处的有源层进行刻蚀以形成沟道。

在本实施例中，通过对形成有有源层的半导体器件进行匀胶、前烘、紫外曝光、后烘、显影和定影等一系列步骤得到沟道图案，然后可以利用稀盐酸进行湿法刻蚀，然后使用丙酮去胶，从而得到结构清晰的沟道。

需要说明的是，本步骤中紫外光刻和湿法刻蚀技术为本领域技术人员所熟知的，且为了形成沟道，所采用的必要的步骤，如匀胶、烘烤、显影等本申请对此进行省略描述，但本领域技术人员能够根据所要实现的目的结合现有技术和公知常识所能够获得。

进一步的，在本实施例中，如图5所示，步骤S5，形成源漏电极400的方法包括：

S51，采用紫外光刻定义电极区域，所述电极区域覆盖部分所述介质层和部分所述有源层；

S52，通过电子束蒸发，依次在所述电极区域的表面沉积钛和金，其中钛沉积速率为0.5nm/s、金沉积速率为2nm/s。

具体的，在本实施例中，沉积的钛的厚度为10～12nm，沉积的金的厚度为50～55nm。

电子束蒸发法是真空蒸发镀膜的一种，是在真空条件下利用电子束进行直接加热蒸发材料，使蒸发材料气化并向基板输运，在基底上凝结形成薄膜的方法。电子束蒸发可以蒸发高熔点材料，比一般电阻加热蒸发热效率高、束流密度大、蒸发速度快，制成的薄膜纯度高、质量好，厚度可以较准确地控制，且电子束蒸发形成的薄膜通常只会沉积在目标表面。因此，本实施例利用电子束蒸发能够高效地形成厚度精准、纯度高的源漏电极，提高了仿生突触器件的电性能。

通过沉积钛，能够将光能转换为电能，即提升了仿生突触器件的光电响应；此外，由于钛具有较佳的可塑性，能够提升仿生突触器件的突触可塑性。通过沉积金，能够提升仿生突触器件的电性能，获得较大的开关比和较小的亚阈值摆幅。

较佳的，在本实施例中，在形成源漏电极之后，还利用丙酮进行剥离操作，去除光刻胶和多余电极，以形成最终的背栅晶体管。剥离、去除光刻胶等操作为本领域技术人员所熟知的，本申请对此不再赘述。

本实施例还提供一种利用如上所述的背栅晶体管的制作方法制得的背栅晶体管，如图5所示，所述背栅晶体管包括衬底100和在所述衬底100上自下而上依次形成的介质层200、有源层300和源漏电极400；所述有源层300形成有沟道310；所述源漏电极400覆盖所述沟道310底部露出的部分所述介质层200和部分所述有源层300。

本实施例提供的背栅晶体管，通过原子层沉积技术形成介质层和有源层，并通过改变沟道的长宽比，能够获得开关比较大、亚阈值摆幅较小、迁移率较大的晶体管，且该晶体管具有优异的光电响应和良好的突触可塑性，解决了如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

较佳的，在本实施例中，所述介质层200的材质为氧化铪，厚度为15～20nm；所述有源层300的材质为氧化锌，厚度为14～16nm；所述源漏电极400包括依次形成的钛层和金层，所述钛层的厚度为10～12nm，所述金层的厚度为50～55nm。通过严格控制背栅晶体管各个结构的厚度尺寸，能够获得性能优良且易于小型化的晶体管。

以下，结合图1至图9，以一具体实施例说明本申请提供的背栅晶体管通过改变沟道的长宽比而获得性能不同的背栅晶体管。在本实施例中，采用相同的工艺参数，制得了沟道尺寸不同的4种背栅晶体管，以通过测量测试展示其具有的不同电学性能。

在本实施例中，首先，在低阻N型衬底上，采用等离子体增强原子层沉积技术生长20nm氧化铪薄膜作为介质层，其中，生长工艺温度为250℃，原子层沉积工艺的每个循环生长工艺包括0.2s四二甲氨基铪脉冲、2s N

然后，采用热法原子层沉积技术生长16nm氧化锌薄膜作为有源层，其中，生长工艺温度为200℃，原子层沉积工艺的每个循环生长工艺包括0.2s二乙基锌脉冲、3s Ar吹扫、0.2s水蒸汽脉冲和5s Ar吹扫。

接着，采用紫外光刻定义沟道区域，经过经过匀胶、前烘、紫外曝光、后烘、显影和定影等一系列步骤得到不同长宽比的沟道图案，再通过1:1000稀盐酸进行湿法刻蚀7s，并使用丙酮去胶，得到沟道。

具体的，4种沟道的尺寸分别为：①10μm长、10μm宽；②10μm长、20μm宽；③10μm长、30μm宽；④10μm长、40μm宽.

最后，采用紫外光刻定义器件源漏电极区域，再在晶圆表面通过电子束蒸发依次沉积10nm钛和50nm金电极，其中，钛沉积速率为0.5nm/s，金沉积速率为2nm/s，获得如图5所示的背栅晶体管结构。

采用丙酮对形成有背栅晶体管结构的晶圆进行剥离，其中，50W功率超声10s。

针对4种不同沟道尺寸的背栅晶体管进行测试，其测试结果参考图6至图7：

第①种沟道尺寸的背栅晶体管，其转移曲线如图6所示，关键参数阈值电压、迁移率、亚阈值摆幅及开关比如图7所示；该样品亚阈值摆幅为295mV/dec，迁移率为13.6cm

第②种沟道尺寸的背栅晶体管，其转移曲线如图6所示，关键参数阈值电压、迁移率、亚阈值摆幅及开关比如图7所示；该样品亚阈值摆幅为277mV/dec，迁移率为24.1cm

第③种沟道尺寸的背栅晶体管，其转移曲线如图6所示，关键参数阈值电压、迁移率、亚阈值摆幅及开关比如图7所示；该样品亚阈值摆幅为273mV/dec，迁移率为28.0cm

第④种沟道尺寸的背栅晶体管，其转移曲线如图6所示，关键参数阈值电压、迁移率、亚阈值摆幅及开关比如图7所示；该样品亚阈值摆幅为464mV/dec，迁移率为36.1cm

上述4种背栅晶体管中，第③种表现出了更优的电学性能，因此对第③种背栅晶体管进行了进一步的测试，最大光响应和探测比如图8所示，突触可塑性特性如图9所示。从图8和图9中可以得到，365nm波长紫外光响应度最高达到2.9×10

当然，上述示例仅为说明在一定工艺条件下，通过改变背栅晶体管的沟道尺寸能够获得不同的电学性能和光响应，进而能够获得在该工艺条件下获得性能最佳的背栅晶体管所对应的沟道尺寸。本领域技术人员能够在上述示例的启示下，在上述工艺参数范围内进行参数的调整和材料的更换，进而改变背栅晶体管的沟道尺寸，从而获得不同工艺条件下所对应的具有最佳性能的背栅晶体管所对应的沟道尺寸。

本实施例提供的背栅晶体管及其制作方法，通过氧化铪作为介质层、氧化锌作为有源层，采用原子层沉积工艺形成介质层和有源层，薄膜厚度精确可控、成膜均匀性好，具有良好的界面和表面，且易于大规模制备晶圆级器件；通过优化沟道宽长比，能够提高氧化锌沟道的迁移率，进而能够获得开关比较大、亚阈值摆幅较小、迁移率较大，并拥有优异的光电响应和良好的突触可塑性的背栅晶体管，解决了如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。

本实施例提供的背栅晶体管及其制作方法，包括：提供衬底；利用原子层沉积技术，在所述衬底上生长介质层；利用原子层沉积技术，在所述介质层上生长有源层；对所述有源层进行刻蚀以形成沟道，所述沟道的底部露出所述介质层；形成源漏电极，所述源漏电极覆盖所述沟道底部露出的部分所述介质层和部分所述有源层。通过原子层沉积技术形成介质层和有源层，并通过改变沟道的长宽比，能够获得开关比较大、亚阈值摆幅较小、迁移率较大的晶体管，且该晶体管具有优异的光电响应和良好的突触可塑性，解决了如何制作一种拥有优异的光电响应和良好的突触可塑性的氧化物仿生突触器件的问题。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。