一种干涉量测量方法、系统、设备及介质

技术领域

本发明涉及自动化测量技术领域，具体涉及一种干涉量测量方法、系统、设备及介质。

背景技术

密封系统需要进行密封件的干涉量设计，以保证车辆的密封特性要求，密封条与车身的干涉量示意图如图1所示；在开发过程中需要对密封设计的相关部件进行质量的检查，确定是否满足密封要求。常用方法为手工测量方法，测量人员通过下载相关数据、打开测量软件、进行断面截取及测量干涉量四个步骤开展相关工作。由于密封系统涉及的部件及干涉点多，测量工作比较繁琐，需要反复重复操作，工作效率低。同时，在执行具体检查操作时，不同人员选取的测点位置及测量方法不统一，测量结果会产生一定差异，测量的质量无法保证。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中人工操作选取测点位置及测量方法不统一，导致测量结果产生差异中的缺陷，从而提供一种干涉量测量方法、系统、设备及介质。

一种干涉量测量方法，包括以下步骤:

S1：将两个干涉的部件分别定义为部件A和部件B；

S2：设定部件B为基准测量部件，将部件A和部件B在交接面上形成的干涉点按照顺序进行标记；

S3：将部件A与部件B干涉量最大点位置定义为干涉量最大点5，部件A的质心位置标记为6，部件B的质心位置标记为7；

S4：将任意两个干涉点进行连线，将该连线所在平面定义为干涉界面；

S5：定义干涉界面的法线，将背离所述部件A质心点的方向定义为干涉方向；

S6：按照干涉方向，分别拾取并测量部件A上各点到其质心的最大距离，获取干涉量最大点5；

S7：测量干涉量最大点5到干涉界面的最短距离h,所述h即为所求干涉量。

进一步，所述将部件A和部件B在交接面上形成的干涉点数量为两个或四个，干涉点数量为两个时，分别将两个干涉点标记为1和2，干涉点数量为四个时，分别将四个干涉点标记为1、2、3和4。

进一步，所述干涉界面为n个时，将多个干涉界面分别标记为干涉界面a、干涉界面b、……和干涉界面n，并重复步骤S5-S7，分别记下干涉最大点5到各个干涉界面的最短距离，记作h

一种DPA自动化检查系统，其特征在于，所述系统包括干涉检查模块，所述干涉检查模块运行时实现上述任一项所述方法的步骤。

一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述任一项所述方法的步骤。

一种计算机可读存储介质，用于存储计算机指令，其特征在于，所述计算机指令被处理器执行时实现上述任一项所述方法的步骤。

本发明的技术方案与传统的人工操作相比，使得测点位置及测量方法统一，实现了标准化；且本方法基于DPA自动化检查系统，实现了自动化识别，提高了干涉检查工作的质量与效率，同时也便于后期进行检查结果数据库的结构存储及数字化的再开发。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为车门密封条高度、干涉量示意图；

图2为本发明涉及的方法流程图；

图3为单个干涉界面、四个干涉点情况下的示意图；

图4为单个干涉界面、两个干涉点情况下的示意图；

图5为多个干涉界面、四个干涉点情况下的示意图；

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

请参阅图2，一种干涉量测量方法，包括以下步骤:

S1：将两个干涉的部件分别定义为部件A和部件B；

S2：设定部件B为基准测量部件，将部件A和部件B在交接面上形成的干涉点按照顺序进行标记；

S3：将部件A与部件B干涉量最大点位置定义为干涉量最大点5，部件A的质心位置标记为6，部件B的质心位置标记为7；

S4：将任意两个干涉点进行连线，将该连线所在平面定义为干涉界面；

S5：定义干涉界面的法线，将背离所述部件A质心点的方向定义为干涉方向；

S6：按照干涉方向，分别拾取并测量部件A上各点到其质心的最大距离，获取干涉量最大点5；

S7：测量干涉量最大点5到干涉界面的最短距离h,所述h即为所求干涉量。

请参阅图3和图4，所述将部件A和部件B在交接面上形成的干涉点数量为两个或四个，干涉点数量为两个时，分别将两个干涉点标记为1和2，干涉点数量为四个时，分别将四个干涉点标记为1、2、3和4。

依据基准部件B干涉表面形状，可能产生多个干涉界面，所述干涉界面为n个时，将多个干涉界面分别标记为干涉界面a、干涉界面b、……和干涉界面n，并重复步骤S5-S7，分别记下干涉最大点5到各个干涉界面的最短距离，记作h

本发明还包括一种DPA自动化检查系统，所述系统包括干涉检查模块，所述干涉检查模块运行时实现上述任一项所述方法的步骤。

本发明还包括一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现权利要求上述任一项所述方法的步骤。

本发明还包括一种计算机可读存储介质，用于存储计算机指令，所述计算机指令被处理器执行时实现上述任一项所述方法的步骤。

本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasablePROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronousDRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambusRAM，DR RAM)。应注意，本发明描述的方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，高密度数字视频光盘(digital video disc，DVD))、或者半导体介质(例如，固态硬盘(solid state disc，SSD))等。

在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。

应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。