双向组合开关

技术领域

本发明有关组合开关，且特别是有关于双向组合开关。

背景技术

增强型N沟道MOSFET是最常使用的一种常开型开关器件，在G、S之间加正电压VGS及在D、S之间加正电压VDS，则产生正向工作电流。若在G、S之间加正电压VGS及在D、S之间加负电压VDS，漏极D与衬底之间的PN结处于反向，因此漏源之间不能导电。但是基于生产工艺，大功率MOSFET的漏极从硅片底部引出，产生了一寄生二极管。在D、S之间加负电压VDS时，寄生二极管作为电流通路。

利用MOSFET的上述特性，如图1所示为已知技术中提供的双向组合开关1，可以广泛的应用于交流电路中，但是这种双向开关在高压应用场合中，其中一个开关导通，另一个开关关断，例如开关11开关，开关12关断，电流流经开关12的体二极管，但是由于体二极管的导通压降较大，导致组合开关损耗大。如图2所示的组合开关2，使用IGBT组成，也存在同样的技术问题。

发明内容

本发明提供一种双向组合开关，应用于高压的电能变换场合，能够有效降低所述组合开关的导通压降，从而降低组合开关的开关损耗。

本发明的技术方案是：一种双向组合开关，包括第一可控开关、第二可控开关和第三可控开关，所述第一可控开关、第二可控开关和第三可控开关串联，在所述组合开关的两端施加正向电压时，所述第三开关为主控开关，在所述组合开关的两端施加反向电压时，所述第一开关为主控开关，所述第二可控开关的耐压大于所述第一可控开关和第二可控开关的耐压，所述第二可控开关的开关状态与所述主控开关相同。

上述第一可控开关的漏极与所述第二可控开关的源极连接，所述第二可控开关的漏极与所述第三可控开关的漏极连接，所述第一可控开关的栅极与所述第三可控开关的栅极分别为所述组合开关的控制端。

上述第一可控开关的漏极与所述第二可控开关的漏极连接，所述第二可控开关的源极与所述第三可控开关的漏极连接，所述第一可控开关的栅极与所述第三可控开关的栅极分别为所述组合开关的控制端。

上述第二可控开关的栅极与第一二极管的阳极连接，所述第一二极管的阴极与所述第一可控开关的源极连接。

上述第二可控开关的栅极与第二二极管的阳极连接，所述第二二极管的阴极与所述第三可控开关的源极连接。

上述第一可控开关的源极与所述第二可控开关的漏极连接，所述第二可控开关的源极与所述第三可控开关的源极连接，所述第一可控开关的栅极与所述第三可控开关的栅极分别为所述组合开关的控制端。

上述第一可控开关的源极与所述第二可控开关的源极连接，所述第二可控开关的漏极与所述第三可控开关的源极连接，所述第一可控开关的栅极与所述第三可控开关的栅极分别为所述组合开关的控制端。

上述第二可控开关的栅极与第一二极管的阴极连接，所述第一二极管的阳极与所述第一可控开关的漏极连接。

上述第二可控开关的栅极与第二二极管的阴极连接，所述第二二极管的阳极与所述第三可控开关的漏极连接。

上述第一和第三可控开关为快速开关器件。

上述第一和第三可控开关为金属-氧化物半导体场效应晶体管。

上述第二可控开关为结型场效应晶体管。

为让发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为已知技术中MOSFET构成的组合开关示意图。

图2为已知技术中IGBT构成的组合开关示意图。

图3为本发明的双向组合开关第一种实施例的结构示意图。

图4为图3所示实施例的另一种实施方式。

图5为本发明的双向组合开关第二种实施例的结构示意图。

图6为图5所示实施例的另一种实施方式。

具体实施方式

下面将结合本发明实施例的附图，对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的双向组合开关3，如图3所示，开关31的漏极d1与开关32的漏极d2连接，开关32的源极s2与开关33的漏极d3连接，开关31的源极s1与二极管D1的阴极连接，二极管D1的阳极与开关32的栅极连接，开关32的栅极同时与二极管D2的阳极连接，二极管D2阴极与开关33的源极连接，上述开关构成双向组合开关3，开关31和开关32的栅极311和331为组合开关的控制端，开关31的源极312为组合开关3的第一输出端，开关33的源极332为组合开关3的第二输出端。

特举一实施例，开关31和33为金氧半场效晶体管MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)或者绝缘栅双极型晶体管IGBT(InsulatedGate Bipolar Transistor)，开关31为结型场效应晶体管JFET(Junction Field-EffectTransistor)。JFET是由p-n结栅极(G)与源极(S)和漏极(D)构成的一种具有放大功能的三端有源器件。其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。对于JFET，最常见到的是耗尽型JFET(D-JFET)，即在0栅偏压时就存在有沟道的JFET。

图3所示，开关32为耗尽型N沟道JFET。在组合开关3上施加正向电压，即端子312的电压大于端子332的电压，二极管D1关断，二极管D2导通。组合开关3关断状态时：开关31导通或关断，开关31的体二极管导通；开关33关断，开关33的体二极管关断，开关33为主控开关；开关32的栅源极电压小于零，开关32关断。开关32为高压器件，开关33上的压降较小。组合开关3导通状态时：开关31导通或关断，开关31的体二极管导通；开关33导通，开关31的体二极管关断，为主控开关；开关32的栅源极电压接近于零，开关32导通。组合开关3的导通通路上仅有一个高压器件开关32，导通压降较小，开关效率高。

在组合开关3上施加反向电压，即端子312的电压小于端子332的电压，二极管D1导通，二极管D2关断。组合开关3关断状态时：开关33导通或关断，开关33的体二极管导通；开关31关断，开关31的体二极管关断，为主控开关；开关32的栅漏极电压小于零，开关32关断。开关32为高压器件，开关31和33上的压降较小。组合开关3导通状态时：开关33导通或关断，开关33的体二极管导通；开关31导通，开关31的体二极管关断，为主控开关；开关32的栅漏极电压接近于零，开关32导通。组合开关3的导通通路上仅有一个高压器件开关32，导通压降较小，开关效率高。

图4所示为本发明图3所示实施例的另一实施方式，与图3不同的是本实施例中开关32的连接方式不同，源极和漏极进行了调换。

图5所示为本发明的另一实施例，该实施例中，开关32为耗尽型P沟道JFET。开关51的源极s1与开关52的漏极d2连接，开关52的源极s2与开关53的源极s3连接，开关51的漏极d1与二极管D1的阳极连接，二极管D1的阴极与开关52的栅极连接，开关52的栅极同时与二极管D2的阴极连接，二极管D2阳极与开关53的漏极d3连接，上述开关构成双向组合开关5，开关51和开关52的栅极511和531为组合开关5的控制端，开关51的漏极d1为组合开关5的第一输出端512，开关53的漏极d3为组合开关5的第二输出端532。

图6为图5所示实施例的另一种实施方式，与图5不同的是本实施例中开关52的连接方式不同，源极和漏极进行了调换。

图6和图5所示实施例的工作原理与图3所示实施例的工作原理相同。

本发明中的第一和第三开关为低压快速器件，第二开关为高压器件，这种组合形势下的组合开关提高了开关速度，同时使用结型场效应晶体管JFET，降低了组合开关的反向恢复时间，提高了开关效率。

可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。