显示基板和显示装置

技术领域

本公开的实施例涉及一种显示基板和显示装置。

背景技术

市场对于高屏占比的显示面板的需求越来越迫切，以使用户具有更好的视觉体验。以手机、平板电脑等电子产品为例，由于这些电子装置需要结合摄像头、光线传感器等部件，现有的“刘海屏”、“水滴屏”等设计逐渐不能满足用户的需求，在此背景下，屏下摄像头技术应运而生，它不需要在屏上打孔来放置摄像头，使真全面屏成为可能。

发明内容

本公开至少一实施例提供一种显示基板，该显示基板具有用于显示的第一侧和与所述第一侧相对的第二侧，且包括：衬底基板、显示区、至少一条连接走线以及至少一条转接电极。显示区设置在所述衬底基板上，包括第一显示区，所述第一显示区允许来自所述显示基板的第一侧的光至少部分透射至所述显示基板的第二侧，其中，所述第一显示区包括第一子像素阵列，所述第一子像素阵列包括在第一方向以及与所述第一方向交叉的第二方向上排布的多个第一像素单元组、多条第一信号线以及多条第一电源线，所述第一像素单元组包括至少一个第一像素单元，所述多条第一信号线的每条至少部分沿所述第一方向延伸，并配置为给所述多个第一像素单元提供第一显示信号，所述多条第一信号线与所述多个第一像素单元组的第一像素单元连接，所述多条第一电源线至少部分沿所述第一方向延伸，并配置为给所述多个第一像素单元提供第一电源电压，所述多条第一电源线与所述多个第一像素单元组的第一像素单元连接；至少一条连接走线的每条至少部分沿所述第一方向延伸，并与在所述第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接；至少一条转接电极的每条至少部分沿所述第一方向延伸，并与在所述第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接；其中，所述至少一条转接电极的至少部分条转接电极所在的膜层与所述至少一条连接走线的每条所在的膜层不同，并且所述至少一条转接电极在所述衬底基板上的正投影与所述至少一条连接走线在所述衬底基板上的正投影至少部分重叠。

例如，在本公开至少一实施例提供的显示基板中，所述至少一条连接走线包括第一连接走线，所述第一连接走线沿所述第一方向延伸，所述第一连接走线与在所述第一方向上相邻的且属于不同第一像素单元组的第一像素单元分别连接的第一电源线相连接，所述第一连接走线与所述第一电源线同层设置且一体形成。

例如，在本公开至少一实施例提供的显示基板中，所述第一像素单元组的至少一个第一像素单元包括多个第一像素单元，所述至少一条转接电极包括多条转接电极，所述多条转接电极一一对应连接在所述第一方向上相邻且属于不同第一像素单元组的多个第一像素单元，所述多条转接电极分别所在的膜层不同。

例如，在本公开至少一实施例提供的显示基板中，所述第一像素单元组的多个第一像素单元排布为沿所述第二方向并列的至少两列，所述多条转接电极包括第一转接电极以及第二转接电极，所述第一转接电极以及所述第二转接电极并列设置，所述第一转接电极以及所述第二转接电极与在所述第一方向上相邻的且属于不同第一像素单元组的第一像素单元分别连接的第一信号线相连接，所述第一转接电极以及所述第二转接电极所在膜层不同，所述第一转接电极与所述第二转接电极在所述衬底基板上的正投影与所述第一连接走线在所述衬底基板上的正投影至少部分重叠。

例如，在本公开至少一实施例提供的显示基板中，所述第一转接电极的沿所述第一方向延伸的部分以及所述第二转接电极的沿所述第一方向延伸的部分在所述衬底基板的正投影，与所述第一连接走线沿所述第一方向延伸的部分在所述衬底基板的正投影重叠。

例如，在本公开至少一实施例提供的显示基板中，在所述第一方向以及与所述第二方向上相邻的第一像素单元组之间具有允许光透射的间隙，所述第一连接线的部分以及所述至少一条转接电极的的每条的部分沿所述第二方向延伸并绕过所述允许光透射的间隙。

例如，在本公开至少一实施例提供的显示基板中，所述第一连接走线为弯折走线，且包括第一部分、第二部分以及第三部分，所述第一部分的第一端和所述第二部分的第一端分别与所述第三部分的两端连接且沿与所述第一方向不同的第二方向延伸，所述第三部分沿所述第一方向延伸，所述第一部分的第二端和所述第二部分的第二端分别与在所述第一方向上的相邻的第一像素单元分别连接的第一电源线相连接。

例如，在本公开至少一实施例提供的显示基板中，所述第一转接电极和所述第二转接电极在衬底基板上的正投影与所述第一连接走线的第一部分、第二部分以及第三部分的至少之一在所述衬底基板上的正投影重叠。

例如，在本公开至少一实施例提供的显示基板中，所述第一像素单元组的多个第一像素单元包括排布为沿所述第二方向并列的至少三列，所述至少一条转接电极包括第一转接电极、第二转接电极以及第三转接电极，所述第一转接电极、所述第二转接电极以及所述第三转接电极并列设置，所述第三转接电极位于所述第一转接电极以及所述第二转接电极之间，所述第一转接电极、所述第二转接电极以及所述第三转接电极分别对应与在所述第一方向上相邻的第一像素单元分别连接的第一信号线相连接，所述第一转接电极、所述第二转接电极以及所述第三转接电极所在膜层不同，所述第一连接走线在所述衬底基板上的正投影与所述第一转接电极以及所述第二转接电极的至少之一在所述衬底基板上的正投影至少部分重叠，所述第三转接电极与所述第一连接走线同层设置。

例如，在本公开至少一实施例提供的显示基板中，所述第三转接电极在所述衬底基板上的正投影与所述第一转接电极或所述第二转接电极在所述衬底基板上的正投影至少部分重叠。

例如，本公开至少一实施例提供的显示基板，还包括：第一绝缘层、第二绝缘层以及第三绝缘层，所述第一绝缘层位于所述衬底基板上，所述第二绝缘层位于所述第一绝缘层远离所述衬底基板的一侧，所述第三绝缘层位于所述第二绝缘层远离所述衬底基板的一侧，所述多条第一信号线、所述多条第一电源线以及所述第一连接走线位于所述第三绝缘层远离衬底基板的一侧，所述第二转接电极位于所述第一绝缘层远离所述衬底基板的一侧，并通过贯穿所述第二绝缘层以及所述第三绝缘层的过孔连接，在所述第一方向上相邻的第一像素单元连接的第一信号线，所述第一转接电极位于所述第二绝缘层远离所述衬底基板的一侧，并通过贯穿所述第三绝缘层的过孔连接，在所述第一方向上相邻的第一像素单元连接的第一信号线，所述第三转接电极位于所述第三绝缘层远离所述衬底基板的一侧。

例如，在本公开至少一实施例提供的显示基板中，所述第一像素单元组的多个第一像素单元排布为沿所述第二方向的至少一行，在同一行中，所述第一像素单元组包括至少两个第一像素单元，所述第一像素单元组的每个第一像素单元包括第一像素驱动电路以及第一发光器件，所述第一像素驱动电路与所述第一发光器件连接以及驱动所述第一发光器件发光，所述第一像素驱动电路包括存储电容，所述存储电容包括第一极板和与所述第一极板至少部分重叠设置的第二极板，所述第一极板位于所述第二绝缘层远离所述衬底基板的一侧，所述第二极板位于所述第一绝缘层远离所述衬底基板的一侧，与每个所述第一像素单元连接的所述多条第一电源线通过贯穿所述第三绝缘层的过孔与所述第一极板连接，所述第一像素单元组的位于同一行的至少两个第一像素单元的第一极板相互连接且一体形成。

例如，本公开至少一实施例提供的显示基板，还包括第四转接电极，其中，所述第四转接电极至少部分沿所述第二方向延伸，所述第四转接电极与所述第二方向错位且相邻设置且属于不同第一像素单元组的第一像素单元分别连接的第一电源线相连接。

例如，本公开至少一实施例提供的显示基板，还包括第四转接电极，其中，所述第四转接电极沿所述第二方向延伸，所述第四转接电极与所述第二方向相邻设置且属于不同第一像素单元组的两个第一像素单元分别连接的第一电源线相连接。

例如，在本公开至少一实施例提供的显示基板中，所述第四转接电极的两端，分别与所述相邻设置且属于不同第一像素单元组的两个第一像素单元的第一极板连接，以将位于所述不同第一像素单元组中的第一电源线连接。

例如，在本公开至少一实施例提供的显示基板中，所述第四转接电极位于所述第三绝缘层远离所述衬底基板的一侧，所述第四转接电极通过贯穿所述第三绝缘层的过孔，与所述相邻设置且属于不同第一像素单元组的两个第一像素单元的第一极板连接。

例如，在本公开至少一实施例提供的显示基板中，所述第四转接电极位于所述第二绝缘层远离衬底基板的一侧，所述第四转接电极与所述相邻设置且属于不同第一像素单元组的两个第一像素单元的第一极板同层设置且一体形成。

例如，在本公开至少一实施例提供的显示基板中，所述第四转接电极包括第一子转接电极、第二子转接电极以及第三子转接电极，所述第一子转接电极的第一端和所述第二子转接电极的第一端分别与所述第三子转接电极的两端连接，所述第一子转接电极的第二端和所述第二子转接电极的第二端分别与所述相邻设置且属于不同第一像素单元组的两个第一像素单元的第一极板连接，所述第一子转接电极和所述第二子转接电极与所述相邻设置且属于不同第一像素单元组的两个第一像素单元的第一极板同层设置且一体形成，所述第三子转接电极位于所述第三绝缘层的远离衬底基板的一侧，所述第三子转接电极通过贯穿所述第三绝缘层的过孔与所述第一子转接电极以及所述第二子转接电极连接。

例如，在本公开至少一实施例提供的显示基板中，所述第一像素单元组的多个第一像素单元排布为多行多列，在同一个第一像素单元组中，与同一列的第一像素单元的连接的第一信号线相互连接且一体形成，与同一列的第一像素单元的连接第一电源线也相互连接且一体形成。

例如，在本公开至少一实施例提供的显示基板中，所述显示区还包括第二显示区，所述第二显示区至少部分围绕所述第一显示区，所述第二显示区包括第二子像素阵列，所述第二子像素阵列包括多个第二像素单元，所述多个第二像素单元的每个包括第二发光器件以及第二像素驱动电路，所述第二像素驱动电路被配置为驱动所述第二发光器件发光，与靠近所述第二显示区的第一像素单元连接的第一信号线延伸至所述第二显示区，以与相对于所述第一像素单元位于所述第一方向的第二像素单元连接，与靠近所述第二显示区的第一像素单元连接的第一电源线延伸至所述第二显示区，以与相对于所述第一像素单元位于所述第一方向的第二像素单元连接。

例如，在本公开至少一实施例提供的显示基板中，所述第二显示区的像素密度大于所述第一显示区的像素密度。

例如，本公开至少一实施例提供的显示基板，还包括位于所述第二显示区的多条第二信号线以及多条第二电源线，其中，所述多个第二像素单元排布为所述第二方向上并列的多列，所述多条第二信号线沿所述第一方向延伸，所述多条第二信号线的每条穿过在所述第一方向上排布为一列的所述多个第二像素单元，以向所述多个第二像素单元提供第二显示信号，所述多条第二电源线沿所述第一方向延伸，所述多条第二电源线的每条穿过在所述第一方向上排布为一列的所述多个第二像素单元，以向所述多个第二像素单元提供第二电源电压。

本公开至少一实施例还提供了一种显示装置，该显示装置包括如上所述的任一显示基板。

例如，本公开至少一实施例提供的显示装置，还包括传感器，其中，所述传感器设置于所述显示基板的第二侧，并且所述传感器配置为接收来自所述显示基板的第一侧的光。

例如，在本公开至少一实施例提供的显示装置中，所述传感器在所述衬底基板上的正投影与所述第一显示区至少部分重叠。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A本公开至少一实施例提供的一种显示基板的平面示意图；

图1B为本公开至少一实施例提供的一种显示基板的局部放大示意图；

图1C为本公开至少另一实施例提供的一种显示基板的局部放大示意图；

图1D为沿图1A中线B1-B2的截面示意图；

图2为本公开至少一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图；

图3A为图2中A1区的放大图；

图3B为图2中A2区的放大图；

图4A为图3A中沿线C1-C2的截面示意图；

图4B为图3A中沿线C3-C4的截面示意图；

图4C为图3A中沿线C5-C6的截面示意图；

图4D为图3B中沿线C7-C8的截面示意图；

图5A-图5C为图2所示的第一显示区中走线的各层的平面示意图；

图5D为图2所示的第一显示区的子像素排布示意图；

图6为本公开至少另一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图；

图7A为图6中A11区的放大图；

图7B为图6中A12区的放大图；

图8为图7A中沿线C11-C12的截面示意图；

图9A-图9C为图6所示的第一显示区中走线的各层的平面示意图；

图9D为图6所示的第一显示区的子像素排布示意图；

图10为本公开至少再一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图；

图11为图10中A21区的放大图；

图12为图11中沿线C21-C22的截面示意图；

图13A-图13C为图10所示的第一显示区中走线的各层的平面示意图；

图13D为图10所示的第一显示区的子像素排布示意图；

图14为本公开至少再一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图；

图15为图14中A31区的放大图；

图16A为图15中沿线C31-C32的截面示意图；

图16B为图15中沿线C33-C34的截面示意图；

图17A-图17C为图14所示的第一显示区中走线的各层的平面示意图；

图17D为图14所示的第一显示区的子像素排布示意图；

图18为本公开至少一实施例提供的一种显示基板的第二显示区中走线的平面布局示意图；

图19为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的等效电路图；

图20A为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的平面布局示意图；

图20B-20E为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的各层的示意图；

图21为本公开至少一实施例提供的一种显示基板中第一显示区的截面示意图；

图22为本公开至少一实施例提供的一种显示基板中第二显示区的截面示意图；

图23为本公开至少一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。

近年来移动显示技术发展迅猛，以柔性有源矩阵有机发光二极体 (Active-Matrix Organic Light-Emitting Diode，AMOLED)为代表的新一代显示技术正在得到越来越广泛的应用。AMOLED具有更薄更轻、主动发光 (不需要背光源)、无视角问题、高清晰、高亮度、响应快速、能耗低、使用温度范围广、抗震能力强、可实现柔软显示等特点。由于这些显示装置需要结合摄像头、光线传感器等部件，而这些部件通常占据显示屏的显示区，由此导致显示屏难以实现全屏化设计。为了显示屏中的摄像头所在区域的透光率，保证摄像头的拍照效果，通常在摄像头所在区域仅保留像素电路的发光器件。但是上述技术仍然需要挖去部分显示区，总体效果还是形成异形的显示区，影响视觉体验，提升透光率来放置摄像头的技术。

为了避免牺牲显示区，出现了局部区域降低像素分辨率PPI(Pixels Per Inch)，提升透光率，由此来在显示基板背侧放置摄像头以对显示基板的显示侧进行成像的技术。该技术将摄像头放在低分辨率PPI的区域中，在该区域，由于分辨率PPI较低，而光透过率高，因此在显示基板的显示侧的光线可以通过低PPI区域到达位于显示基板背侧的摄像头上。像素驱动电路的横纵交叉走线形成光栅，仍然会对摄像头成像产生不利影响，也会降低PPI区域的开口率以及透光率。

本公开至少一实施例提供一种显示基板，该显示基板具有用于显示的第一侧和与所述第一侧相对的第二侧，且包括：衬底基板、显示区、至少一条连接走线以及至少一条转接电极。显示区设置在衬底基板上，且包括第一显示区，第一显示区允许来自显示基板的第一侧的光至少部分透射至所述显示基板的第二侧。第一显示区包括第一子像素阵列，第一子像素阵列包括在第一方向以及与第一方向交叉的第二方向上排布的多个第一像素单元组、多条第一信号线以及多条第一电源线。第一像素单元组包括至少一个第一像素单元。多条第一信号线的每条至少部分沿第一方向延伸，并配置为给多个第一像素单元提供第一显示信号，多条第一信号线与多个第一像素单元组的第一像素单元连接。多条第一电源线的每条至少部分沿第一方向延伸，并配置为给多个第一像素单元提供第一电源电压，多条第一电源线与多个第一像素单元组的第一像素单元连接。至少一条连接走线的每条至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接。至少一条转接电极的每条至少部分沿所述第一方向延伸并与在第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接。至少一条转接电极的至少部分条转接电极所在的膜层与至少一条连接走线所在的膜层不同，并且至少一条转接电极在衬底基板上的正投影与至少一条连接走线在衬底基板上的正投影至少部分重叠。

上述实施例提供的显示基板中，至少一条转接电极在衬底基板上的正投影与至少一条连接走线在衬底基板上的正投影至少部分重叠，由此可以减少转接电极以及连接走线在第一显示区占据的布线空间，以有利于减小第一显示区中转接电极以及连接走线导致的光栅效应，以及提高第一显示区的开口率以及透光率，允许在第一显示区中且在该显示基板的第二侧设置例如传感器以进行感测(例如成像)，且改善该传感器的感测效果(成像质量)。

下面结合附图对本公开的实施例及其示例进行详细说明。

图1A本公开至少一实施例提供的一种显示基板的平面示意图；图1B 为本公开至少一实施例提供的一种显示基板的局部放大示意图；图1C为本公开至少另一实施例提供的一种显示基板的局部放大示意图；图1D为沿图1A中线B1-B2的截面示意图。

例如，如图1A所示，本公开至少一实施例提供的显示基板1包括衬底基板100以及显示区。显示区设置在衬底基板100上，显示区包括第一显示区10(例如透光显示区)和第二显示区20(例如正常显示区)。显示基板1 还可以包括周边区30，周边区30围绕(例如部分围绕)显示区。第二显示区20围绕(例如部分围绕)第一显示区10。

例如，本公开至少一实施例提供的显示基板1可以为有机发光二极管 (OLED)显示基板或者量子点发光二极管(QLED)显示基板等显示基板，本公开的实施例对显示基板的具体种类不做限定。

例如，如图1D所示，第一显示区10为透光显示区，即允许来自显示基板1的第一侧S1(例如显示侧)的光至少部分透射至显示基板1的第二侧 S2(例如非显示侧)，即来自显示侧的入射光透射通过第一显示区10以到达显示基板1的非显示侧。在显示基板1的第二侧S2还可以设置传感器192 以接收该透射光，从而实现相应的功能(例如成像、红外感测、距离感测等)。例如，该传感器192设置在显示基板1的第二侧S2，传感器192在衬底基板100的正投影与第一显示区10至少部分重叠，且被配置为接收并处理来自显示基板1的第一侧S1的光。自显示基板1的第一侧S1的光可以是沿显示基板1的法线方向(例如Z1方向)的准直光，也可以是非准直光。

例如，传感器192为图像传感器、红外传感器、距离传感器等，传感器 192例如可以实现为芯片等形式。传感器192设置在显示基板1的第二侧S2 (背离使用者一侧)。传感器192与第一显示区10在显示基板的显示面的法线方向上至少部分重叠。

例如，传感器192可以是图像传感器，并可以用于采集传感器192的集光面面对的外部环境的图像，例如可以为CMOS图像传感器或CCD图像传感器；该传感器192还可以是红外传感器、距离传感器等。该传感器192可用于实现诸如手机、笔记本的移动终端的摄像头，并且根据需要还可以包括例如透镜、反射镜或光波导等光学器件，以对光路进行调制。本公开的实施例对于传感器192的类型、功能以及设置方式不作限制。

传感器192通过双面胶等方式设置在显示基板的第一侧S2，并且传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠，配置为接收来自第一侧S1的光。由此，第一显示区10在实现显示的同时，还为传感器192的设置提供了便利。

例如，如图1B以及图1C所示，第一显示区10包括第一子像素阵列(第一显示区10中的灰色方框组成)，第一子像素阵列包括在第一方向Y1以及与第一方向Y1交叉的第二方向X1上排布的多个第一像素单元组P0(第一显示区10中的灰色方框)。多个第一像素单元组P0的每个还可以包括至少一个第一像素单元(例如多个第一像素单元)(后续详细介绍)。第一像素单元包括彼此直接连接的第一发光器件以及第一像素驱动电路，第一像素驱动电路被配置为驱动第一发光器件发光。第一发光器件以及第一像素驱动电路位于同一像素区域中，在位置上没有彼此分离。

需要说明的是，第一方向Y1与第二方向X1可以垂直交叉也可以不垂直交叉，例如第一方向Y1与第二方向X1相互交叉的锐角的取值范围可以小于等于10°并大于等于45°。本公开实施例的附图中以第一方向Y1与第二方向X1垂直交叉为例示出。

多个第一像素单元组P0之间具有允许光通过的间隙，即第一显示区10 中的空白区域，以允许来自第一侧S1的入射光可以通过相邻第一像素单元组P0之间的间隙透射，以保证第一显示区10的透光性。

例如，如图1B所示，多个第一像素单元组P0排布为相邻的两列之间错位排布，也即图中第一列的第一像素单元组P0，与第二列的第一像素单元组P0在第二方向X1上错开而分布在不同行。例如，相邻列的第一像素单元组P0不同行。

例如，如图1C所示，多个第一像素单元组P0排布为多行多列，也即图中第一列的第一像素单元组P0，与第二列的第一像素单元组P0在第二方向 X1上间隔相邻。

例如，如图1B以及图1C所示，第二显示区20包括第二子像素阵列(第二显示区20中的白色方框组成)，第二子像素阵列包括多个第二像素单元C (第二显示区20中的白色方框)。多个第二像素单元C的每个包括彼此直接连接的第二发光器件以及第二像素驱动电路，第二像素驱动电路被配置为驱动第二发光器件发光。第二发光器件以及第二像素驱动电路位于同一像素区域中，在位置上没有彼此分离。

例如，第二显示区的像素密度大于第一显示区的像素密度，如图1B以及图1C所示，第一显示区10的第一像素单元组P0的排布密度，小于第二显示区20中的第二像素单元C的排布密度。也即，第一显示区10的分辨率设置的低于第二显示区20的分辨率，以留出空间允许光线通过，即第一显示区10内排布的用于显示的像素密度小于第二显示区20子像素密度。

例如，图2为本公开至少一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图。图3A为图2中A1区的放大图。图3B为图2中 A2区的放大图。图5A-图5C为图2所示的第一显示区中走线的各层的平面示意图。图5A为图2所示的第一显示区中走线的位于第一导电层GA1的平面示意图。图5B为图2所示的第一显示区中走线的位于第二导电层GA2的平面示意图。图5C为图2所示的第一显示区中走线的位于第三导电层SD1 的平面示意图。

例如，如图2以及图5C所示，第一显示区10包括多条第一信号线DATA1 和多条第一电源线VDD1。第一像素单元组P0包括沿第一方向X1相邻排列的两个第一像素单元P1。多条第一信号线DATA1以及多条第一电源线 VDD1沿第一方向Y1延伸。多条第一信号线DATA1的每个与多个第一像素单元组P0的第一像素单元P1一一对应并连接。多条第一电源线VDD1的每个与多个第一像素单元组P0的第一像素单元P1一一对应并连接。也就是说，每个第一像素单元P1中分别连接一条第一信号线DATA1和一条第一电源线 VDD1。第一信号线DATA1配置为给第一像素单元P1提供第一显示信号。第一电源线VDD1配置为给多个第一像素单元P1提供第一电源电压。

需要说明的是，本公开实施例中的“连接”，包括走线或者电路的直接连接、以及走线或者电路的“电连接”、“信号连接”等。本公开实施例不以此为限。

例如，如图5C所示，位于同一个第一像素单元P1中的第一电源线VDD1 和第一信号线DATA1并列设置。同一个第一像素单元组P0中的左侧的第一信号线DATA1的下部(用于连接转接电极的部分)向右侧弯折(也即向靠近与连接走线连接的第一电压线VDD1弯折)。

例如，显示基板1还包括至少一条连接走线，连接走线的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接。如图2、图3A以及图5C所示，显示基板1还包括多条连接走线(例如多条第一连接走线LS1)，多条连接走线的每条沿第一方向Y1延伸，并与第一方向Y1上相邻的第一像素单元组P0分别连接的第一电源线VDD1 相连接。也即，第一方向Y1上相邻的第一像素单元组P0的两个相对应的第一像素单元P1中的第一电源线VDD1，与连接走线(例如第一连接走线LS1) 连接。例如，与第一方向Y1上相邻的第一像素单元组P0的连接第一电源线 VDD1通过一条连接走线(例如第一连接走线LS1)连接。也即，第一像素单元组P0的两个第一像素单元P1的其中之一中的第一电源线VDD1与连接走线(例如第一连接走线LS1)连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，显示基板还包括至少一条转接电极，转接电极的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接。如图2以及图3A所示，显示基板1还包括多条转接电极，例如转接电极包括第一转接电极TS1和第二转接电极TS2。多条转接电极的每条的主体部分(也即转接电极的大部分)沿第一方向Y1延伸，并分别与第一方向Y1上相邻的第一像素单元组P0分别连接的第一信号线DATA1相连接。也即，第一方向Y1上相邻的第一像素单元组P0的两个相对应的第一像素单元P1中的第一信号线DATA1，与多条转接电极的其中之一(第一转接电极 TS1或第二转接电极TS2)连接。例如，与第一方向Y1上相邻的两个第一像素单元P1连接的第一信号线DATA1通过一条转接电极(第一转接电极 TS1或第二转接电极TS2)连接。多条转接电极一一对应连接在第一方向 Y1上相邻且属于不同第一像素单元组P0的多个第一像素单元P1。也即，第一像素单元组P0的两个第一像素单元P1的其中之一(例如位于一个像素单元P0的靠近左侧)中的第一信号线DATA1与一条转接电极(例如第一转接电极TS1)连接，第一像素单元组P0的两个第一像素单元P1的其中另一 (例如位于一个像素单元P0的靠近右侧)中的第一信号线DATA1与一条转接电极(例如第二转接电极TS2)连接。

例如，相对于衬底基板1，至少一条转接电极的至少部分条所在的膜层与至少一条连接走线所在的膜层不同，并且至少一条转接电极在衬底基板上的正投影与至少一条连接走线在衬底基板上的正投影至少部分重叠。如图2 以及图3A所示，多条第一连接走线(例如第一连接走线LS1)位于多条转接电极(例如第一转接电极TS1或第二转接电极TS2)远离衬底基板100的一侧。如图3A所示的，连接走线(例如第一连接走线LS1)在衬底基板100 上的正投影与转接电极(例如第一转接电极TS1或第二转接电极TS2)在衬底基板100上的正投影部分重叠，例如，转接电极(例如第一转接电极TS1 或第二转接电极TS2)沿第一方向Y1延伸的部分在衬底基板100上的正投影与连接走线(例如第一连接走线LS1)衬底基板100上的正投影重叠。例如，转接电极(例如第一转接电极TS1或第二转接电极TS2)沿第一方向 Y1延伸的部分在衬底基板100上的正投影位于连接走线(例如第一连接走线LS1)在衬底基板100上的正投影中，使连接走线与转接电极重叠并遮挡转接电极，减少了转接电极的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生，进而允许在第一显示区中且在该显示基板1的第二侧S2设置例如传感器以进行感测(例如成像)，且改善该传感器的感测效果(成像质量)。

需要说明的是，在本公开实施例中的“膜层不同”包括两个功能层或结构层在显示基板的层级结构中不同层且不同材料形成，即在制备工艺中，该两个功能层或结构层可以由不同材料层形成，且可以通过不同构图工艺形成所需要的图案和结构。

例如，至少一条连接走线包括第一连接走线。如图2、图3A以及图5C 所示，第一连接走线LS1沿第一方向Y1延伸，第一连接走线LS1与在第一方向Y1上相邻的且属于不同第一像素单元组P0的第一像素单元P1分别连接的第一电源线VDD1相连接。第一连接走线LS1与其所连接的第一电源线VDD1都基本位于第一方向Y1上。如图中所示的，在第一方向Y1上相邻的第一像素单元组P0之间存在间隙，以允许来自显示基板1的第一侧S1 的光透过。在第一方向Y1上相邻的第一像素单元组P0的两个第一像素单元 P1的其中之一与第一连接走线LS1连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，第一连接走线与第一电源线同层设置且一体形成。图4A为图3A 中沿线C1-C2的截面示意图。线C1-C2沿第二方向X1穿过第一连接走线 LS1，第一转接电极TS1以及第二转接电极TS2。

如图4A所示，显示基板1包括依次设置在衬底基板100上的第一绝缘层141(例如第一栅绝缘层)、第二绝缘层142(例如第二栅绝缘层)以及第三绝缘层143(例如层间绝缘层)。第二绝缘层142位于第一绝缘层141远离衬底基板100的一侧，第三绝缘层143位于第二绝缘层142远离衬底基板100 的一侧。第一连接走线LS1位于第三绝缘层143远离衬底基板100的一侧，第一电源线VDD1与第一连接走线LS1同层设置且通过同一构图工艺一体形成。例如，如图5C所示，第一连接走线LS1以及第一电源线VDD1位于第三导电层SD1。

需要说明的是，在本公开实施例中的“一体形成”是指两种(或两种以上)的膜层或结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。

例如，第一连接走线LS1以及第一电源线VDD1(也即第三导电层SD1) 也即的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。本公开的实施例对各功能层的材料不做具体限定。

需要注意的是，在本公开的实施例中，“同层设置”包括两个功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构。一次构图工艺例如包括光刻胶的形成、曝光、显影、刻蚀等工序。

例如，第一绝缘层141、第二绝缘层142以及第三绝缘层143中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。第一绝缘层 141、第二绝缘层142以第三绝缘层143的材料可以相同也可以不相同。

需要说明的是，在衬底基板100与第一绝缘层141之间还可以设置其它膜层，例如缓冲层、阻挡层等，本公开实施例不以此为限。

例如，如图3A、图5A以及图5B所示，多条转接电极包括第一转接电极TS1以及第二转接电极TS2，第一转接电极TS1以及第二转接电极TS2 的沿第一方向Y1延伸的部分并列设置。第一像素单元组P0的两个第一像素单元P1排布为沿第二方向Y1并列的两列。第一转接电极TS1以及第二转接电极TS2与在第一方向Y1上相邻的且属于不同第一像素单元组P0的第一像素单元P1分别连接的第一信号线DATA1相连接。也即，位于两列的第一像素单元组P0的两个第一像素单元P1分别与第一转接电极TS1以及第二转接电极TS2连接。第一转接电极TS1以及第二转接电极TS2先向靠近第一连接走线LS1的沿第二方向X1延伸，然后再沿第一方向Y1延伸，最后再沿第二方向X1延伸，以将在第一方向Y1上相邻且属于不同第一像素单元组P0的第一信号线DATA1相连接。第一转接电极TS1以及第二转接电极TS2的沿第二方向X1延伸的部分较短，并且第一转接电极TS1以及第二转接电极TS2的主体部分沿第一方向Y1延伸。

例如，如图5A所示，第二转接电极TS2呈向图中右侧(远离第一连接走线LS1)开口的类似“凹”字型或“]”型。而如图5B所示，第一转接电极 TS1呈向图中左侧(远离第一连接走线LS1)开口的类似“凹”字型或“[”型。第二转接电极TS2以及第二转接电极TS1的方向相反，都是都汇聚到第一连接走线LS1所在的位置，以与第一连接走线LS1重叠。

例如，相对于衬底基板，多条转接电极分别所在的膜层不同。图4B为图3A中沿线C3-C4的截面示意图；图4C为图3A中沿线C5-C6的截面示意图。如图3A、4B以及图4C所示，相对于衬底基板100，第一转接电极 TS1以及第二转接电极TS2所在膜层不同。第一转接电极TS1位于第二绝缘层142与第三绝缘层143之间。例如，如图5B所示，第一转接电极TS1位于第二导电层GA2。第二转接电极TS2位于第一绝缘层141与第二绝缘层 142之间。例如，如图5A所示，第二转接电极TS2位于第一导电层GA1。第二绝缘层142将第一转接电极TS1以及第二转接电极TS2间隔绝缘。第一转接电极TS1以及第二转接电极TS2位于不同的膜层可以减小第一转接电极TS1以及第二转接电极TS2之间间隔的尺寸，从而减小第一转接电极 TS1以及第二转接电极TS2占据的空间。

例如，第一转接电极TS1以及第二转接电极TS2(也即第一导电层GA1 以及第二导电层GA2)的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。本公开的实施例对各功能层的材料不做具体限定。

例如，第一转接电极与第二转接电极在衬底基板上的正投影与第一连接走线在衬底基板上的正投影至少部分重叠。如图3A和图4A所示，第一连接走线LS1在衬底基板上的正投影与第一转接电极TS1(沿第一方向Y1延伸的部分)与第二转接电极TS2(沿第一方向Y1延伸的部分)在衬底基板上的正投影重叠。也即，第一连接走线LS1在衬底基板上的正投影覆盖第一转接电极TS1(沿第一方向Y1延伸的部分)与第二转接电极TS2(沿第一方向Y1延伸的部分)在衬底基板上的正投影，以使得第一转接电极TS1遮挡第一连接走线LS1和第二转接电极TS2，从而减少了连接走线的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生。

例如，如图4A所示，第一连接走线LS1沿第二方向X1的截面的宽度 W1的取值范围，例如约为5-6微米，宽度W1的取值，例如约为5.55微米。第一转接电极TS1沿第二方向X1的截面的宽度W2的取值范围，例如约为 2-3微米，宽度W2的取值，例如约为2.5微米。第二转接电极TS2沿第二方向X1的截面的宽度W3的取值范围，例如约为2-3微米，宽度W3的取值，例如约为2.5微米。第一转接电极TS1与第二转接电极TS2沿第二方向 X1上的间隙的宽度W4的取值范围，例如约为0.2-1.5微米，宽度W3的取值，例如约为0.55微米。

需要说明的是，本公开实施例中，“约”字表示，数值范围或者数值的取值可以在例如±5％，又例如±10％范围内波动。

例如，图3A中的截线C3-C4穿过第一信号线DATA1、第一过孔GH1 以及第一转接电极TS1，图3A中的截线C5-C6穿过第一信号线DATA1、第二过孔GH2以及第二转接电极TS2。分别与第一转接电极TS1以及第二转接电极TS2连接的两条第一信号线DATA1位于属于第一像素单元组P0的两个第一像素单元P1。如图4B以及图4C所示，第一信号线DATA1位于第三绝缘层143远离衬底基板100的一侧。第一信号线DATA1所在的膜层与第一转接电极TS1以及第二转接电极TS2所在膜层都不相同。例如，如图 5C所示，第一信号线DATA1位于第三导电层SD1。

如图4B所示，第一过孔GH1为贯穿第三绝缘层143的过孔，第一信号线DATA1通过第一过孔GH1与第一转接电极TS1连接。

如图4C所示，第二过孔GH2为贯穿第三绝缘层143以及第二绝缘层 142的过孔，第一信号线DATA1通过第二过孔GH2与第二转接电极TS2连接。

例如，图21为本公开至少一实施例提供的一种显示基板中第一显示区的截面示意图。如图2所示，第一像素单元组P0的两个第一像素单元P0排布为沿第一方向的Y1至少一行，也就是说在同一行中，第一像素单元组P0 包括两个第一像素单元P0。如图21所示，第一像素单元组P0的每个第一像素单元P1包括第一像素驱动电路12以及第一发光器件11，第一像素驱动电路12与第一发光器件11连接以及驱动第一发光器件11发光。第一像素驱动电路12包括存储电容13，存储电容13包括第一极板CE1和与第一极板CE1重叠(例如部分重叠)设置的第二极板CE2。第一极板CE1位于第二绝缘层142远离衬底基板100的一侧。第二极板CE2位于第一绝缘层141 远离衬底基板100的一侧。例如，如图5B所示，第二极板CE2位于第二导电层GA2。

例如，图20A为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的平面布局示意图。如图2以及图20A所示，与每个第一像素单元P0一一对应连接的多条第一电源线VDD1通过贯穿第三绝缘层143的过孔VH9和过孔VH3与第一极板CE1连接。第一电源线VDD1 还可以通过过孔VH9和过孔VH3的其中之一与第一极板CE1连接，本公开实施例对此不作限制。

需要说明的是，图20A中示出的第一像素驱动电路的为7T1C型(即7 个晶体管和1个电容)型像素驱动电路，图20A仅作为第一像素驱动电路的一个示例，本公开的实施例对于第一像素驱动电路不作限制，例如，还可以为2T1C(即2个晶体管和1个电容)型像素驱动电路，该两个晶体管分别为数据写入晶体管和驱动晶体管，该一个电容为信号存储电容(例如图20A 中的存储电容13)，该第一像素驱动电路可以根据接收的扫描信号和数据信号产生驱动发光元件发光的驱动电流，发光元件根据驱动电流的大小产生不同强度的光。该像素电路例如还可以为其他类型的像素电路，例如，可以进一步具有补偿功能、复位功能、感测功能等，由此可以包括多于2个薄膜晶体管。

例如，如图2以及图5B所示，第一像素单元组P0的位于同一行的两个第一像素单元P1的第一极板CE1相互连接且一体形成，以节省制备工艺流程，降低成本。也就是说，每一个第一像素单元P1中的第一电源线VDD1 都与其所对应的第一像素单元P1的存储电容13的第一极板CE1连接，以与第一像素单元P1连接，通过将第一像素单元组P0的位于同一行的两个第一像素单元P1的第一极板CE1相互连接，而将两个第一像素单元P1中的第一电源线VDD1连接。如前所述，当属于一个第一像素单元组P0的两个第一像素单元P1中的第一电源线VDD1连接的情况下，可以通过设置一条第一连接走线LS1将两个第一像素单元P1其中之一中的第一电源线VDD1 连接，以减少走线数量。

例如，如图2以及图3B所示，显示基板1还包括第四转接电极TS4，第四转接电极TS4的部分(大部分)沿第二方向X1延伸。第四转接电极TS 与第二方向X1错位且相邻设置且属于不同第一像素单元组P0的第一像素单元P1分别连接的第一电源线VDD1相连接。如图2中所示的，多个第一像素单元组P0(图中示出4个第一像素单元组P0)，排布为图1B所示的形式。也即，相邻的两列的多个第一像素单元组P0错位排布在不同行，以在第一像素单元组P0留出更多的间隙，从而允许来自显示基板1的第一侧S1的光透过。

例如，如图2以及图5C所示，第四转接电极TS4的两端分别与相邻设置且属于不同第一像素单元组P0的两个第一像素单元P1的第一极板CE1 连接，以将位于不同第一像素单元组P1中的第一电源线VDD1连接。由于相邻设置且属于不同第一像素单元组P0的两个第一像素单元P1是错位的，没有位于沿第二方向X1的一行中，所以第四转接电极TS4先沿第一方向 Y1延伸，然后再沿第二方向X1延伸，最后再沿第一方向Y1延伸，也即第四转接电极TS4包括沿第一方向Y1延伸的部分。第四转接电极TS4的大部分沿第二方向X1延伸。

例如，图3B中的截线C7-C8穿过第一极板CE1的部分、第三过孔GH3 以及第四转接电极TS4。图4D为图3B中沿线C7-C8的截面示意图。如图 4C所示，第四转接电极TS4位于第三绝缘层143远离衬底基板100的一侧，第三过孔GH3为贯穿第三绝缘层143的过孔。第四转接电极TS4通过第三过孔143，与第一像素单元P1的第一极板CE1连接。

例如，如图3B所示，第四转接电极TS4的宽度W5(例如垂直于第四转接电极TS4的走线方向)的取值范围，例如约为2-3微米，宽度W5的取值，例如约为2.5微米。

例如，图5D为图2所示的第一显示区的子像素排布示意图；如图5D 所所示，第一像素单元组P0的两个第一像素单元P1可以分别包括红色子像素(R)和绿色子像素(G)或蓝色子像素(B)和绿色子像素(G)。例如，如图中所示的，第一列中在第一行的第一像素单元组P0包括红色子像素(R) 和绿色子像素(G1)，也即，第一像素单元组P0的左侧的第一像素单元P1 的发光器件11发红色光，第一像素单元组P0的右侧的第一像素单元P1的发光器件11发绿色光。需要说明的是，这里将图中的第一像素单元组P0看成一个整体进行划分行与列，也即排布在第一列的第一像素单元组P0中包括两行第一像素单元组P0，排布在第二列的第一像素单元组P0中包括两行第一像素单元组P0。第一列中在第二行的第一像素单元组P0包括红色子像素(R)和绿色子像素(G1)，第二列中在第一行的第一像素单元组P0包括蓝色子像素(B)和绿色子像素(G2)，第二列中在第二行的第一像素单元组P0包括蓝色色子像素(B)和绿色子像素(G2)。在第二方向X1上相邻的第一像素单元组P0共用红色子像素(R)和蓝色子像素(B)，也就是说，第一列中在第一行的第一像素单元组P0与第二列中在第一行的第一像素单元组P0共用红色子像素(R)和蓝色子像素(B)，第一列中在第二行的第一像素单元组P0与第二列中在第二行的第一像素单元组P0共用红色子像素 (R)和蓝色子像素(B)，以实现画面的显示。可以根据实际显示需要选择第一像素单元组P0的第一像素单元P1的发光颜色，本公开实施例不以此为限。

在本公开的另一实施例中，例如，图6为本公开至少另一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图。图7A为图6中A11 区的放大图。图7B为图6中A12区的放大图。图9A-图9C为图6所示的第一显示区中走线的各层的平面示意图。图9A为图6所示的第一显示区中走线的位于第一导电层GA11的平面示意图。图9B为图6所示的第一显示区中走线的位于第二导电层GA12的平面示意图。图9C为图6所示的第一显示区中走线的位于第三导电层SD11的平面示意图。

例如，如图6以及图9C所示，第一显示区10包括多个第一像素单元组 P10、多条第一信号线DATA1以及多条第一电源线VDD1。多个第一像素单元组P10排布为多行多列，即按照图1C所示的排布方式。第一像素单元组 P10包括沿第一方向X1相邻排列的三个第一像素单元P11(也即排布为一行)。多条第一信号线DATA1以及多条第一电源线VDD1沿第一方向Y1延伸。多条第一信号线DATA1的每个与多个第一像素单元组P10的第一像素单元P11一一对应并连接。多条第一电源线VDD1的每个与多个第一像素单元组P10的第一像素单元P11一一对应并连接。也就是说，每个第一像素单元P11中分别连接一条第一信号线DATA1和一条第一电源线VDD1。第一信号线DATA1配置为给第一像素单元P11提供第一显示信号。第一电源线 VDD1配置为给多个第一像素单元P11提供第一电源电压。

例如，如图9C所示，位于同一个第一像素单元P11中的第一电源线 VDD1和第一信号线DATA1并列设置。同一个第一像素单元组P0中的左侧的第一信号线DATA1的下部(用于连接转接电极的部分)向靠近位于中间的第一电源线VDD1(用于与连接走线连接)的方向弯折。同一个第一像素单元组P10中的右侧的第一信号线DATA1的下部(用于连接转接电极的部分)向靠近位于中间的第一电源线VDD1(用于与连接走线连接)的方向弯折。在图9C中，位于第二行的第一像素单元组P10中的右侧的第一信号线 DATA1的上部(用于连接转接电极的部分)向靠近位于中间的第一电源线 VDD1(用于与连接走线连接)的方向弯折。

例如，显示基板1还包括至少一条连接走线，连接走线的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接。如图6、图7A以及图9C所示，显示基板1还包括多条连接走线(例如多条第一连接走线LS11)，多条连接走线的每条沿第一方向Y1延伸，并与第一方向Y1上相邻的第一像素单元组P10分别连接的第一电源线 VDD1相连接。也即，第一方向Y1上相邻的第一像素单元组P10的两个相对应的第一像素单元P11中的第一电源线VDD1，与连接走线(例如第一连接走线LS11)连接。例如，与第一方向Y1上相邻的第一像素单元组P10的连接第一电源线VDD1通过一条连接走线(例如第一连接走线LS11)连接。也即，第一像素单元组P10的三个第一像素单元P11的其中之一中的第一电源线VDD1与连接走线(例如第一连接走线LS11)连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，显示基板1还包括至少一条转接电极，转接电极的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接。如图6以及图7A所示，显示基板1还包括多条转接电极，例如转接电极包括第一转接电极TS11、第二转接电极TS12以及第三转接电极 TS3。多条转接电极的每条的主体部分(也即转接电极的大部分)沿第一方向Y1延伸，并分别与第一方向Y1上相邻的第一像素单元组P10分别连接的第一信号线DATA1相连接。也即，第一方向Y1上相邻的第一像素单元组P10的两个相对应的第一像素单元P11中的第一信号线DATA1，与多条转接电极的其中之一(第一转接电极TS11、第二转接电极TS12或第三转接电极TS3)连接。例如，与第一方向Y1上相邻的两个第一像素单元P11连接的第一信号线DATA1通过一条转接电极(第一转接电极TS11、第二转接电极TS12或第三转接电极TS3)连接。多条转接电极一一对应连接在第一方向Y1上相邻且属于不同第一像素单元组P10的多个第一像素单元P11。也即，第一像素单元组P10的三个第一像素单元P1的其中一个(例如位于一个像素单元P10的靠近左侧)中的第一信号线DATA1与一条转接电极(例如第一转接电极TS11)连接。第一像素单元组P10的三个第一像素单元P11 的其中另一个(例如位于一个像素单元P10的靠近中间)中的第一信号线 DATA1与一条转接电极(例如第三转接电极TS3)连接。第一像素单元组 P10的三个第一像素单元P1的其中再一个(例如位于一个像素单元P10的靠近右侧)中的第一信号线DATA1与一条转接电极(例如第二转接电极 TS12)连接。

例如，如图6以及图7A所示，多条连接走线(例如第一连接走线LS11) 位于多条转接电极(例如第一转接电极TS11或第二转接电极TS12)远离衬底基板的一侧。如图7A所示的，连接走线(例如第一连接走线LS11)在衬底基板100上的正投影与转接电极(例如第一转接电极TS11或第二转接电极TS12)在衬底基板100上的正投影部分重叠，例如，转接电极(例如第一转接电极TS11)沿第一方向Y1延伸的部分在衬底基板100上的正投影与连接走线(例如第一连接走线LS11)衬底基板100上的正投影重叠。例如，转接电极(例如第一转接电极TS11)沿第一方向Y1延伸的部分在衬底基板 100上的正投影位于连接走线(例如第一连接走线LS11)在衬底基板100上的正投影中，使连接走线与转接电极重叠并遮挡转接电极，减少了走线的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生，进而允许在第一显示区中且在该显示基板1的第二侧 S2设置例如传感器以进行感测(例如成像)，且改善该传感器的感测效果(成像质量)。

例如，至少一条连接走线包括第一连接走线。如图6、图7A以及图9C 所示，第一连接走线LS11沿第一方向Y1延伸，第一连接走线LS11与在第一方向Y1上相邻的且属于不同第一像素单元组P10的第一像素单元P11分别连接的第一电源线VDD1相连接。第一连接走线LS11与其所连接的第一电源线VDD1都基本位于第一方向Y1上。如图中所示的，在第一方向Y1 上相邻的第一像素单元组P10之间存在间隙，以允许来自显示基板1的第一侧S1的光透过。在第一方向Y1上相邻的第一像素单元组P10的三个第一像素单元P1的其中之一(例如位于中间的一个像素单元P1)与第一连接走线LS11连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，第一连接走线与第一电源线同层设置且一体形成。图8为图7A 中沿线C11-C12的截面示意图。线C11-C12沿第二方向X1穿过第一转接电极TS11、第一连接走线LS11、第三转接电极TS3以及第二转接电极TS12。如图8所示，第一连接走线LS11位于第三绝缘层143远离衬底基板100的一侧，第一电源线VDD1与第一连接走线LS11同层设置且通过同一构图工艺一体形成。例如，如图9C所示，第一连接走线LS11以及第一电源线VDD1 位于第三导电层SD11。

例如，如图7A、图9A以及图9B所示，多条转接电极包括第一转接电极TS11、第二转接电极TS12以及第三转接电极TS3。第一转接电极TS11、第二转接电极TS12以及第三转接电极TS3的沿第一方向Y1延伸的部分并列设置。第三转接电极TS3位于第一转接电极TS11以及第二转接电极TS12 之间。第一像素单元组P10的三个第一像素单元P11排布为沿第二方向Y1 并列的三列。第一转接电极TS11、第三转接电极TS3以及第二转接电极TS12 与在第一方向Y1上相邻的且属于不同第一像素单元组P10的第一像素单元 P11分别连接的第一信号线DATA1相连接。也即，位于三列的属于同一个第一像素单元组P10的三个第一像素单元P11分别与第一转接电极TS11、第三转接电极TS3以及第二转接电极TS12连接。第三转接电极TS3沿第一方向Y1延伸。第一转接电极TS11以及第二转接电极TS12先向靠近第一连接走线LS11的沿第二方向X1延伸，然后再沿第一方向Y1延伸，再沿第二方向X1延伸，以将在第一方向Y1上相邻的属于不同第一像素单元组P10 的第一像素单元P11的第一信号线DATA1连接。第一转接电极TS11以及第二转接电极TS12的沿第二方向X1延伸的部分较短，并且第一转接电极TS11 以及第二转接电极TS12的主体部分沿第一方向Y1延伸。第三转接电极TS3 沿第一方向Y1延伸，并与其连接的第一信号线DATA1基本位于一条直线上(也即都位于第一方向Y1上)。第三转接电极TS3可以和第三转接电极 TS3连接的第一信号线DATA1一体形成。

例如，如图9A所示，第二转接电极TS12呈向图中右侧(远离第一连接走线LS11)开口的类似“凹”字型或“]”型。而如图9B所示，第一转接电极TS11呈向图中左侧(远离第一连接走线LS11)开口的类似“凹”字型或“[”型。第二转接电极TS12以及第二转接电极TS11的方向相反，都是都汇聚到第一连接走线LS11所在的位置，以与第一连接走线LS11重叠。如图9C所示，第三转接电极TS3位于第三导电层SD11，与第一信号线DATA1同层设置。第三转接电极TS3与其连接的第一信号线DATA1都位于第一方向Y1。

例如，相对于衬底基板，多条转接电极分别所在的膜层不同。如图8所示，相对于衬底基板100，第一转接电极TS11、第二转接电极TS12以及第三转接电极TS3所在膜层不同。第一转接电极TS11位于第二绝缘层142与第三绝缘层143之间。例如，如图9B所示，第一转接电极TS11位于第二导电层GA12。第二转接电极TS12位于第一绝缘层141与第二绝缘层142之间。例如，如图5A所示，第二转接电极TS12位于第一导电层GA11。第二绝缘层142将第一转接电极TS11以及第二转接电极TS12间隔绝缘。第一转接电极TS11以及第二转接电极TS12位于不同的膜层可以减小第一转接电极 TS11以及第二转接电极TS12之间间隔的尺寸，从而减小第一转接电极TS11 以及第二转接电极TS12占据的空间。

例如，如图9C所示，第三转接电极TS3位于第三导电层SD11，即第三绝缘层143远离衬底基板100的一侧，即与第一连接走线LS11同层设置，以减少布线空间。第一信号线DATA1位于第三导电层SD11，即第三绝缘层 143远离衬底基板100的一侧，第一信号线DATA1所在的膜层与第一转接电极TS11以及第二转接电极TS12所在膜层都不相同，但与第三转接电极TS3所在膜层相同。第三转接电极TS3与其连接的第一信号线DATA1同层设置且一体形成。

例如，第三转接电极在衬底基板上的正投影与第一转接电极或第二转接电极在衬底基板上的正投影至少部分重叠。如图7A以及图8所示，第三转接电极TS3在衬底基板100上的正投影与第二转接电极TS12在衬底基板100 上的正投影部分重叠，以减少布线空间。

例如，第一连接走线在衬底基板上的正投影与第一转接电极以及第二转接电极的至少之一在衬底基板上的正投影至少部分重叠。如图7A和图8所示，第一连接走线LS11在衬底基板100上的正投影与第一转接电极TS11(沿第一方向Y1延伸的部分)在衬底基板100上的正投影重叠。也即，第一连接走线LS11在衬底基板100上的正投影覆盖第一转接电极TS11(沿第一方向Y1延伸的部分)在衬底基板100上的正投影，以使得第一连接走线LS11 遮挡第一转接电极TS11，从而减少了连接走线的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生。

第一连接走线LS11在衬底基板100上的正投影与第二转接电极TS21 (沿第一方向Y1延伸的部分)在衬底基板100上的正投影重叠部分重叠，以减少布线空间。第二转接电极TS21(沿第一方向Y1延伸的部分)在衬底基板100上的正投影与第一连接走线LS11以及第三转接电极TS3在衬底基板100上的正投影都部分重叠，也即第二转接电极TS21遮挡第一连接走线 LS11以及第三转接电极TS3之间的间隙，以防止光干涉现象的产生。

例如，如图8所示，第一连接走线LS11沿第二方向X1的截面的宽度 W11的取值范围，例如约为5-6微米，宽度W1的取值，例如约为5.55微米。第一转接电极TS11沿第二方向X1的截面的宽度W12的取值范围，例如约为2-3微米，宽度W12的取值，例如约为2.5微米。第二转接电极TS12沿第二方向X1的截面的宽度W13的取值范围，例如约为3-4微米，宽度W13 的取值，例如约为3.5微米。第一转接电极TS1与第二转接电极TS2沿第二方向X1上的间隙的宽度W14的取值范围，例如约为2-3微米，宽度W13 的取值，例如约为2.65微米。第三转接电极TS3沿第二方向X1的截面的宽度W16的取值范围，例如约为1.5-2.5微米，宽度W16的取值，例如约为2 微米。第一连接走线LS11与第三转接电极TS3沿第二方向X1上的间隙的宽度W17的取值范围，例如约为2-3微米，宽度W17的取值，例如约为2.7 微米。

例如，如图7A所示，第一信号线DATA1(位于图中左侧)通过第一过孔GH11与第一转接电极TS11连接。第一信号线DATA1(位于图中右侧) 通过第二过孔GH12与第二转接电极TS12连接。参考图4B以及图4C，第一过孔GH11与第一过孔GH1同为贯穿第三绝缘层143的过孔，第二过孔 GH12与第二过孔GH2同为贯穿第三绝缘层143以及第二绝缘层142的过孔。

例如，如图6以及图21所示，第一像素单元组P0的三个第一像素单元 P10排布为沿第一方向Y1的一行，也就是说在同一行中，第一像素单元组 P10包括三个第一像素单元P10。第一像素单元组P10的每个第一像素单元 P1包括第一像素驱动电路12以及第一发光器件11，第一像素驱动电路12 与第一发光器件11电连接以及驱动第一发光器件11发光。第一像素驱动电路12包括存储电容13，存储电容13包括第一极板CE1和与第一极板CE1 重叠(例如部分重叠)设置的第二极板CE2。第一极板CE1位于第二绝缘层142远离衬底基板100的一侧。第二极板CE2位于第一绝缘层141远离衬底基板100的一侧。例如，如图9B所示，第一极板CE1位于第二导电层 GA12。

例如，如图6以及图20A所示，与每个第一像素单元P10一一对应连接的多条第一电源线VDD1通过贯穿第三绝缘层143的过孔VH9和过孔VH3 与第一极板CE1连接。第一电源线VDD1还可以通过过孔VH9和过孔VH3 的其中之一与第一极板CE1连接。

例如，如图6、以及图9B所示，第一像素单元组P10的位于同一行的三个第一像素单元P11的第一极板CE1相互连接且一体形成，以节省制备工艺流程，降低成本。也就是说，每一个第一像素单元P11中的第一电源线 VDD1都与其所对应的第一像素单元P11的存储电容13的第一极板CE1连接，以与第一像素单元P11电连接，通过将第一像素单元组P10的位于同一行的两个第一像素单元P11的第一极板CE1相互连接，而将两个第一像素单元P11中的第一电源线VDD1电连接。如前所述，当属于一个第一像素单元组P10的三个第一像素单元P11中的第一电源线VDD1电连接的情况下，可以通过设置一条第一连接走线LS11将三个第一像素单元P11其中之一中的第一电源线VDD1连接，以减少走线数量。

例如，如图6以及图7B所示，显示基板1还包括第四转接电极TS14，第四转接电极TS14沿第二方向X1延伸。第四转接电极TS14与第二方向 X1相邻设置且属于不同第一像素单元组P0的第一像素单元P1分别连接的第一电源线VDD1相电连接。如图2中所示的，多个第一像素单元组P10(图 6中示出4个第一像素单元组P10)，排布为图1C所示的形式。也即，相邻的两列的多个第一像素单元组P10位于同一行，以在第一像素单元组P10之间留出更多的间隙，从而允许来自显示基板1的第一侧S1的光透过。

例如，如图6以及图9C所示，第四转接电极TS14的两端分别与相邻设置且属于不同第一像素单元组P10的两个第一像素单元P11的第一极板 CE1连接，以将位于不同第一像素单元P11中的第一电源线VDD1电连接。由于相邻设置且属于不同第一像素单元组P10的两个第一像素单元P11位于沿第二方向X1的一行中，所以第四转接电极TS14沿第一方向Y1延伸。

例如，如图7B以及9B所示，第四转接电极TS14位于第二导电层GA12 并与第一像素单元P11的第一极板CE1连接且可以一体形成。

例如，如图7B所示，第四转接电极TS14的宽度W15(例如垂直于第四转接电极TS14的走线方向)的取值范围，例如约为14-15微米，宽度W15 的取值，例如约为14.5微米。第四转接电极TS14的宽度W15较大，从而可以将相邻设置且属于不同第一像素单元组P10的两个第一像素单元P11之间的其它走线(例如，发光控制信号线、栅极扫描信号线等)遮挡，以减少光干涉的产生。

例如，图9D为图6所示的第一显示区的子像素排布示意图。如图9D 所示，第一像素单元组P10的三个第一像素单元P11可以分别包括红色子像素(R)、绿色子像素(G1)以及蓝色子像素(B)，也即，第一像素单元组 P10的左侧的第一像素单元P1的发光器件11发红色光，第一像素单元组P10 的中间的第一像素单元P1的发光器件11发绿色光，第一像素单元组P10的右侧的第一像素单元P1的发光器件11发蓝色光，以实现画面的显示。可以根据实际显示需要选择第一像素单元组P10的第一像素单元P11的发光颜色，本公开实施例不以此为限。

在本公开的另一实施例中，例如，图10为本公开至少再一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图。图11为图10中 A21区的放大图。图13A-图13C为图10所示的第一显示区中走线的各层的平面示意图。图13A为图10所示的第一显示区中走线的位于第一导电层 GA21的平面示意图。图13B为图10所示的第一显示区中走线的位于第二导电层GA22的平面示意图。图13C为图10所示的第一显示区中走线的位于第三导电层SD21的平面示意图。

例如，如图10以及图13C所示，第一显示区10包括多个第一像素单元组P20、多条第一信号线DATA1以及多条第一电源线VDD1。多个第一像素单元组P20排布为错位的多行多列，即按照图1B所示的排布方式，也即图中第一列的第一像素单元组P20与第二列的第一像素单元组P20之间相互错开。第一像素单元组P20包括沿第二方向X1以及第一方向Y1排列为两行两列的四个第一像素单元P21。多条第一信号线DATA1以及多条第一电源线VDD1沿第一方向Y1延伸。多条第一信号线DATA1的每个与多个第一像素单元组P20的第一像素单元P21一一对应并电连接。多条第一电源线VDD1的每个与多个第一像素单元组P20的第一像素单元P21一一对应并电连接。也就是说，每个第一像素单元P21中分别连接一条第一信号线DATA1 和一条第一电源线VDD1。第一信号线DATA1配置为给第一像素单元P21 提供第一显示信号。第一电源线VDD1配置为给多个第一像素单元P21提供第一电源电压。

例如，在同一个第一像素单元组P20(例如图13C中位于右侧的第一像素单元组P20)中，与同一列的第一像素单元P21的连接的第一信号线DATA1 相互连接且一体形成，与同一列的第一像素单元P21的连接第一电源线 VDD1也相互连接且一体形成。需要说明的是图13C中位于左侧的两个第一像素单元组P20仅示出了其中两个第一像素单元P21，该左侧的两个第一像素单元组P20的完整结构与图13C中位于右侧的第一像素单元组P20相同。

例如，如图13C所示，位于同一个第一像素单元P21中的第一电源线 VDD1和第一信号线DATA1并列设置。同一个第一像素单元组P20中的左侧的第一信号线DATA1的下部(用于连接转接电极的部分)向靠近位于右侧的第一电源线VDD1(用于与连接走线连接)的方向弯折。同一个第一像素单元组P20中的右侧的第一信号线DATA1的下部(用于连接转接电极的部分)向远离位于右侧的第一电源线VDD1(用于与连接走线连接)的方向弯折。同一个第一像素单元组P20中的右侧的第一电源线VDD1的下部(用于连接走线的部分)向右侧弯折(与同一个第一像素单元组P20中的右侧的第一信号线DATA1的下部的弯折方向相同)。在图13C中，同一个的第一像素单元组P20中的右侧的第一信号线DATA1的上部(用于转接电极的部分) 向右侧弯折。

例如，显示基板1还包括至少一条连接走线，连接走线的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接。如图10、图11以及图13C所示，显示基板1还包括多条连接走线(例如多条第一连接走线LS21)，多条连接走线的每条包括沿第一方向 Y1延伸的部分以及沿第二方向X1延伸的部分，并与第一方向Y1上相邻的第一像素单元组P20分别连接的第一电源线VDD1相连接。也即，第一方向 Y1上相邻的第一像素单元组P20的两个相对应的第一像素单元P21中的第一电源线VDD1，与连接走线(例如第一连接走线LS21)连接。例如，与第一方向Y1上相邻的第一像素单元组P20的连接第一电源线VDD1通过一条连接走线(例如第一连接走线LS21)连接。也即，第一像素单元组P20 的两个第一像素单元P21的其中之一中的第一电源线VDD1与连接走线(例如第一连接走线LS21)连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，显示基板1还包括至少一条转接电极，转接电极的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接。如图10以及图11所示，显示基板1还包括多条转接电极，例如转接电极包括第一转接电极TS21以及第二转接电极TS22。多条转接电极的每条的主体部分(也即转接电极的大部分)沿第一方向Y1延伸，并分别与第一方向Y1上相邻的第一像素单元组P20分别连接的第一信号线DATA1 相连接。也即，第一方向Y1上相邻的第一像素单元组P20的两个相对应的第一像素单元P21中的第一信号线DATA1，与多条转接电极的其中之一(第一转接电极TS21或第二转接电极TS22)连接。例如，与第一方向Y1上相邻的两个第一像素单元P21连接的第一信号线DATA1通过一条转接电极(第一转接电极TS21或第二转接电极TS22)连接。多条转接电极一一对应连接在第一方向Y1上相邻且属于不同第一像素单元组P20的多个第一像素单元 P21。也即，第一像素单元组P20的位于同一行的两个第一像素单元P21的其中一个(例如位于一个像素单元P20的靠近左侧)中的第一信号线DATA1 与一条转接电极(例如第一转接电极TS21)连接。第一像素单元组P20的位于同一行的两个第一像素单元P21的其中另一个(例如位于一个像素单元 P20的靠近右侧)中的第一信号线DATA1与一条转接电极(例如第二转接电极TS22)连接。

例如，多条连接走线(例如第一连接走线LS21)位于多条转接电极(例如第一转接电极TS21或第二转接电极TS22)远离衬底基板的一侧。如图11 所示的，连接走线(例如第一连接走线LS21)在衬底基板100上的正投影与转接电极(例如第一转接电极TS21以及第二转接电极TS22)在衬底基板 100上的正投影重叠，例如，转接电极(例如第一转接电极TS21以及第二转接电极TS22)在衬底基板100上的正投影与连接走线(例如第一连接走线LS21)衬底基板100上的正投影重叠。例如，转接电极(例如第一转接电极TS21以及第二转接电极TS22)沿第一方向Y1延伸的部分在衬底基板 100上的正投影位于连接走线(例如第一连接走线LS21)在衬底基板上的正投影中，使连接走线与转接电极重叠并遮挡转接电极，减少了转接电极的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生，进而允许在第一显示区中且在该显示基板1的第二侧 S2设置例如传感器以进行感测(例如成像)，且改善该传感器的感测效果(成像质量)。

例如，如图10以及图13C所示，在第一方向Y1以及与第二方向X1上相邻的第一像素单元组P20之间具有允许光透射的间隙。连接走线(例如第一连接走线LS21)以及转接电极(例如第一转接电极TS21以及第二转接电极TS22)的部分沿第二方向X1延伸并绕过允许光透射的间隙。如图10中所示的，连接走线(例如第一连接走线LS21)以及转接电极(例如第一转接电极TS21以及第二转接电极TS22)先向沿第二方向X1向靠近右侧第一像素单元组P20的方向延伸，再沿第一方向Y1延伸，再向远离右侧第一像素单元组P20的方向延伸，从而使连接走线(例如第一连接走线LS21)以及转接电极(例如第一转接电极TS21以及第二转接电极TS22)连接在第一方向Y1上相邻的两个第一像素单元组P20。也就是说连接走线(例如第一连接走线LS21)以及转接电极(例如第一转接电极TS21以及第二转接电极 TS22)呈“三段折线走线”，以留出第一像素单元组P20之间的较大的间隙，从而防止光的干涉。

例如，至少一条连接走线包括第一连接走线。如图13C所示，第一连接走线LS21为弯折走线，且包括第一部分LSP1、第二部分LSP2以及第三部分LSP3。第一部分LSP1、第二部分LSP2沿第二方向X1延伸，第三部分 LSP3沿第一方向Y1延伸，第一部分LSP1的第一端LSP11和第二部分LSP2 的第一端LSP21分别与第三部分LSP3的两端连接，以使第一连接走线LS21 设置为三段组合的弯折走线。第一部分LSP1的第二端LSP12和第二部分 LSP2的第二端LSP22分别与在第一方向Y1上的相邻的第一像素单元P21 分别连接的第一电源线VDD1相连接。也即，第一连接走线LS21与在第一方向Y1上相邻的且属于不同第一像素单元组P20的第一像素单元P21分别连接的第一电源线VDD1相连接。如图中所示的，在第一方向Y1上相邻的第一像素单元组P20之间存在间隙，以允许来自显示基板1的第一侧S1的光透过。在第一方向Y1上相邻的第一像素单元组P20的两个第一像素单元 P21的其中之一(例如位于中间的一个像素单元P31)与第一连接走线LS21 连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，第一连接走线与第一电源线同层设置且一体形成。图12为图11 中沿线C21-C22的截面示意图。线C11-C12沿第二方向Y1穿过第一转接电极TS21、第一连接走线LS21以及第二转接电极TS22。如图12所示，第一连接走线LS21位于第三绝缘层143远离衬底基板100的一侧，第一电源线 VDD1与第一连接走线LS21同层设置且通过同一构图工艺一体形成。例如，如图13C所示，第一连接走线LS21以及第一电源线VDD1位于第三导电层 SD21。

例如，如图11、图13A以及图13B所示，多条转接电极包括第一转接电极TS21以及第二转接电极TS12。第一转接电极TS21以及第二转接电极 TS22的形状与第一连接走线LS21的形状相同，也即为由三段走线连接形成的弯折走线。第一转接电极TS21以及第二转接电极TS12并列设置，且先向沿第二方向X1向靠近右侧第一像素单元组P20的方向延伸，再沿第一方向Y1延伸，再向远离右侧第一像素单元组P20的方向延伸，以留出第一像素单元组P20之间的较大的间隙，从而防止光的干涉。

例如，第一转接电极和第二转接电极在衬底基板上的正投影与第一连接走线的第一部分、第二部分以及第三部分的至少之一在衬底基板上的正投影重叠。如图11以及图12所示，第一转接电极TS21以及第二转接电极TS22 在衬底基板上的正投影与第一连接走线LS21的第一部分LSP1、第二部分 LSP2以及第三部分LSP3在衬底基板上的正投影都重叠(例如部分重叠)。例如，第一转接电极TS21在衬底基板100上的正投影位于第一连接走线 LS21的第一部分LSP1、第二部分LSP2以及第三部分LSP3在衬底基板100 上的正投影中，也就是说，第一转接电极TS2完全被第一连接走线LS21遮挡。第二转接电极TS22在衬底基板100上的正投影没有完全位于被第一连接走线LS21的第一部分LSP1、第二部分LSP2以及第三部分LSP3在衬底基板上的正投影重叠中，第二转接电极TS22的沿第二方向X1走线的部分在衬底基板100上的正投影与第一连接走线LS21的第一部分LSP1在衬底基板100上的正投影部分重叠。例如，可以通过增加第一连接走线LS21的宽度的方式，使得第一连接走线LS21完全遮挡第二转接电极TS22的沿第二方向X1走线的部分。在上述情况下，可以减小第一转接电极TS11以及第二转接电极TS12占据的空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生。

例如，如图13A以及图13B所示，第一转接电极TS21以及第二转接电极TS22与在第一方向Y1上相邻的且属于不同第一像素单元组P20的第一像素单元P21分别连接的第一信号线DATA1相连接。也即，位于两列的属于同一个第一像素单元组P20的两个第一像素单元P21分别与第一转接电极 TS2以及第二转接电极TS22连接。第一转接电极TS11以及第二转接电极 TS12的沿第一方向Y1延伸的部分靠近图中右侧的第一像素单元组P20，以减少光的干涉。

例如，如图13A所示，第二转接电极TS22呈向图中右侧(远离第一连接走线LS21)开口的类似“凹”字型。而如图13B所示，第一转接电极TS21 呈向图中左侧(远离第一连接走线LS21)开口的类似“凹”字型。第二转接电极TS22以及第二转接电极TS21的方向相反，都是都汇聚到第一连接走线LS21所在的位置，以与第一连接走线LS21重叠。

例如，相对于衬底基板，多条转接电极分别所在的膜层不同。如图12 所示，相对于衬底基板100，第一转接电极TS21以及第二转接电极TS22所在膜层不同。第一转接电极TS21位于第二绝缘层142与第三绝缘层143之间。例如，如图13B所示，第一转接电极TS21位于第二导电层GA22。第二转接电极TS22位于第一绝缘层141与第二绝缘层142之间。例如，如图13A所示，第二转接电极TS22位于第一导电层GA21。第二绝缘层142将第一转接电极TS21以及第二转接电极TS22间隔绝缘。第一转接电极TS21 以及第二转接电极TS22位于不同的膜层可以减小第一转接电极TS21以及第二转接电极TS22之间间隔的尺寸，从而减小第一转接电极TS21以及第二转接电极TS22占据的空间。

例如，如图12所示，第一连接走线LS21沿第二方向X1的截面的宽度 W21的取值范围，例如约为4.5-5.5微米，宽度W21的取值，例如约为5微米。第一转接电极TS21沿第二方向Y1的截面的宽度W22的取值范围，例如约为2-3微米，宽度W22的取值，例如约为2.5微米。第二转接电极TS22 沿第二方向Y1的截面的宽度W23的取值范围，例如约为2-3微米，宽度 W23的取值，例如约为2.5微米。第一转接电极TS21与第二转接电极TS22 沿第二方向Y1上的间隙的宽度W24的取值范围，例如约为1-2微米，宽度 W3的取值，例如约为0.8微米。

例如，如图11所示，第一信号线DATA1(位于图中左侧)通过第一过孔GH21与第一转接电极TS21连接。第一信号线DATA1(位于图中右侧) 通过第二过孔GH22与第二转接电极TS22连接。参考图3A、图4B以及图 4C，第一过孔GH21与第一过孔GH1同为贯穿第三绝缘层143的过孔，第二过孔GH22与第二过孔GH2同为贯穿第三绝缘层143以及第二绝缘层142 的过孔。

例如，如图10以及图21所示，第一像素单元组P20的4个第一像素单元P20排布为两行两列，也就是说在同一行中，第一像素单元组P10包括两个第一像素单元P20。第一像素单元组P20的每个第一像素单元P21包括第一像素驱动电路12以及第一发光器件11，第一像素驱动电路12与第一发光器件11电连接以及驱动第一发光器件11发光。第一像素驱动电路12包括存储电容13，存储电容13包括第一极板CE1和与第一极板CE1重叠(例如部分重叠)设置的第二极板CE2。第一极板CE1位于第二绝缘层142远离衬底基板100的一侧。第二极板CE2位于第一绝缘层141远离衬底基板 100的一侧。例如，如图13B所示，第一极板CE1位于第二导电层GA22。

例如，如图10以及图20A所示，与每个第一像素单元P20一一对应连接的多条第一电源线VDD1通过贯穿第三绝缘层143的过孔VH9和过孔 VH3与第一极板CE1连接。第一电源线VDD1还可以通过过孔VH9和过孔 VH3的其中之一与第一极板CE1连接。

例如，如图10、以及图13B所示，第一像素单元组P20的位于同一行的两个第一像素单元P11的第一极板CE11相互连接且一体形成，以节省制备工艺流程，降低成本。也就是说，每一个第一像素单元P21中的第一电源线VDD1都与其所对应的第一像素单元P11的存储电容13的第一极板CE1 连接，以与第一像素单元P21电连接，通过将第一像素单元组P20的位于同一行的两个第一像素单元P11的第一极板CE1相互连接，而将两个第一像素单元P21中的第一电源线VDD1电连接。而位于不同行的第一电源线VDD1 相互对应连接且一体成型。如前所述，当属于一个第一像素单元组P20的同一行的两个第一像素单元P21中的第一电源线VDD1电连接的情况下，可以通过设置一条第一连接走线LS21将两个第一像素单元P21其中之一中的第一电源线VDD1连接，以减少走线数量。

例如，如图10以及图13B所示，显示基板1还包括第四转接电极TS24，第四转接电极TS24沿第二方向X1延伸。第四转接电极TS24与第二方向 X1相邻设置且属于不同第一像素单元组P20的第一像素单元P21分别连接的第一电源线VDD1相电连接。如图10中所示的，多个第一像素单元组P20 (图6中示出3个第一像素单元组P20)，排布为图1B所示的形式。也即，相邻的两列的多个第一像素单元组P10位于不同行，以在第一像素单元组 P20之间留出更多的间隙，从而允许来自显示基板1的第一侧S1的光透过。

例如，如图10以及图13B所示，第四转接电极TS24的两端分别与相邻设置且属于不同第一像素单元组P20的两个第一像素单元P21的第一极板 CE1连接，以将位于不同第一像素单元P21中的第一电源线VDD1电连接。由于相邻设置且属于不同第一像素单元组P20的两个第一像素单元P21位于沿第二方向X1的不同一行中，所以第四转接电极TS24包括沿第一方向Y1 延伸的部分。

例如，如图13B所示，第四转接电极TS24位于第二导电层GA22并与第一像素单元P21的第一极板CE1连接且可以一体形成。

例如，如图13B所示，当第一像素单元组P20的4个第一像素单元P20 排布为两行两列时，第一像素单元组P20的位于第一行的第一像素单元P21 以及位于第二行的第一像素单元P21与不同的第四转接电极TS24连接。以图13B中示出的右侧的第一像素单元组P20(如图示出4个第一像素单元 P21)为例，第一像素单元组P20的第一行的第一列(即左侧)第一像素单元P21的第一极板CE1与左上方的第四转接电极TS24连接，左上方的第四转接电极TS24还与位于左上方的第一像素单元组P20的第二行的第二列(即右侧)第一像素单元P21的第一极板CE1连接。第一像素单元组P20的第一行的第二列(即右侧)第一像素单元P21的第一极板CE1与右上方的第四转接电极TS24连接，右上方的第四转接电极TS24还与位于右上方的第一像素单元组P20的第二行的第一列(即左侧)第一像素单元P21的第一极板CE1(图中未示出)连接。第一像素单元组P20的第二行的第一列(即左侧)第一像素单元P21的第一极板CE1与左下方的第四转接电极TS24连接，左下方的第四转接电极TS24还与位于左下方的第一像素单元组P20的第一行的第二列(即右侧)第一像素单元P21的第一极板CE1连接。第一像素单元组P20的第二行的第二列(即右侧)第一像素单元P21的第一极板CE1 与右下方的第四转接电极TS24连接，右上方的第四转接电极TS24还与位于右下方的第一像素单元组P20的第一行的第一列(即左侧)第一像素单元 P21的第一极板CE1(图中未示出)连接。

例如，如图11所示，第四转接电极TS24的宽度W25(例如垂直于第四转接电极TS24的走线方向)的取值范围，例如约为2-3微米，宽度W15 的取值，例如约为2.5微米。

例如，图13D为图10所示的第一显示区的子像素排布示意图。如图13D 所示，第一像素单元组P20的排布为两行两列的四个第一像素单元P21可以分别包括红色子像素(R)、蓝色子像素(B)、绿色子像素(G1)以及绿色子像素(G2)(也就是两个绿色子像素)，即，在一个第一像素单元组P20(以图中右侧的4个第一像素单元P21为例)中，位于第一行的两个第一像素单元P21包括蓝色色子像素(B)以及绿色子像素(G2)，位于第二行的两个第一像素单元P21包括红色子像素(R)和绿色子像素(G1)，也即，在一个第一像素单元组P20(以图中右侧的4个第一像素单元P21为例)中，第一行中的第一列(也即左上角)的第一像素单元P21的发光器件11发蓝色光，第一行中的第二列(也即右上角)的第一像素单元P21的发光器件11发绿色光，第二行中的第一列(也即左下角)的第一像素单元P21的发光器件11发红色光，第二行中的第二列(也即右下角)的第一像素单元P21的发光器件11发绿色光，以实现画面的显示。可以根据实际显示需要选择第一像素单元组P20的第一像素单元P21的发光颜色，本公开实施例不以此为限。

在本公开的另一实施例中，例如，图14为本公开至少再一实施例提供的一种显示基板的第一显示区中走线的平面布局示意图。图15为图14中 A31区的放大图。图17A-图17C为图14所示的第一显示区中走线的各层的平面示意图。图17A为图14所示的第一显示区中走线的位于第一导电层 GA31的平面示意图。图17B为图14所示的第一显示区中走线的位于第二导电层GA32的平面示意图。图17C为图14所示的第一显示区中走线的位于第三导电层SD31的平面示意图。

例如，如图14以及图17C所示，第一显示区10包括多个第一像素单元组P30、多条第一信号线DATA1以及多条第一电源线VDD1。多个第一像素单元组P30排布为错位的多行多列，即按照图1B所示的排布方式，也即图中第一列的第一像素单元组P30与第二列的第一像素单元组P30之间相互错开(也即位于相邻的两行)。第一像素单元组P30包括沿第二方向X1以及第一方向Y1排列为两行两列的四个第一像素单元P31。多条第一信号线 DATA1以及多条第一电源线VDD1沿第一方向Y1延伸。多条第一信号线 DATA1的每个与多个第一像素单元组P30的第一像素单元P31一一对应并电连接。多条第一电源线VDD1的每个与多个第一像素单元组P30的第一像素单元P31一一对应并电连接。也就是说，每个第一像素单元P31中分别连接一条第一信号线DATA1和一条第一电源线VDD1。第一信号线DATA1配置为给第一像素单元P31提供第一显示信号。第一电源线VDD1配置为给多个第一像素单元P31提供第一电源电压。

例如，在同一个第一像素单元组P30中，与同一列的第一像素单元P31 的连接的第一信号线DATA1相互连接且一体形成，与同一列的第一像素单元P31的连接第一电源线VDD1也相互连接且一体形成。需要说明的是图 14中仅示出了两个第一像素单元组P30。

例如，如图17C所示，位于同一个第一像素单元P31中的第一电源线 VDD1和第一信号线DATA1并列设置。同一个第一像素单元组P30中的左侧的第一信号线DATA1的下部(用于连接转接电极的部分)向右侧弯折(例如，向靠近与连接走线连接的第一电源线VDD1弯折)。

例如，显示基板1还包括至少一条连接走线，连接走线的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一电源线相连接。如图14、图15以及图17C所示，显示基板1还包括多条连接走线(例如多条第一连接走线LS31)，多条连接走线的每条沿第一方向Y1 延伸，并与第一方向Y1上相邻的第一像素单元组P30分别连接的第一电源线VDD1相连接。也即，第一方向Y1上相邻的第一像素单元组P30的两个相对应的第一像素单元P31中的第一电源线VDD1，与连接走线(例如第一连接走线LS31)连接。例如，与第一方向Y1上相邻的第一像素单元组P30 的连接第一电源线VDD1通过一条连接走线(例如第一连接走线LS31)连接。也即，第一像素单元组P30的两个第一像素单元P31的其中之一中的第一电源线VDD1与连接走线(例如第一连接走线LS31)连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，显示基板1还包括至少一条转接电极，转接电极的至少部分沿第一方向延伸，并与在第一方向上的相邻的第一像素单元组分别连接的第一信号线相连接。如图14以及图15所示，显示基板1还包括多条转接电极，例如转接电极包括第一转接电极TS31以及第二转接电极TS32。多条转接电极的每条的主体部分(也即转接电极的大部分)沿第一方向Y1延伸，并分别与第一方向Y1上相邻的第一像素单元组P30分别连接的第一信号线DATA1 相连接。也即，第一方向Y1上相邻的第一像素单元组P30的两个相对应的第一像素单元P31中的第一信号线DATA1，与多条转接电极的其中之一(第一转接电极TS31或第二转接电极TS32)连接。例如，与第一方向Y1上相邻的两个第一像素单元P31连接的第一信号线DATA1通过一条转接电极(第一转接电极TS31或第二转接电极TS32)连接。多条转接电极一一对应连接在第一方向Y1上相邻且属于不同第一像素单元组P30的多个第一像素单元 P31。也即，第一像素单元组P30的位于同一行的两个第一像素单元P31的其中一个(例如位于一个像素单元P30的靠近左侧)中的第一信号线DATA1 与一条转接电极(例如第一转接电极TS31)连接。第一像素单元组P30的位于同一行的两个第一像素单元P31的其中另一个(例如位于一个像素单元 P30的靠近右侧)中的第一信号线DATA1与一条转接电极(例如第二转接电极TS32)连接。

例如，如图14以及图15所示，多条连接走线(例如第一连接走线LS31) 位于多条转接电极(例如第一转接电极TS31或第二转接电极TS32)远离衬底基板的一侧。如图15所示的，连接走线(例如第一连接走线LS31)在衬底基板100上的正投影与转接电极(例如第一转接电极TS31以及第二转接电极TS32)在衬底基板100上的正投影重叠，例如，转接电极(例如第一转接电极TS31以及第二转接电极TS32)在衬底基板100上的正投影与连接走线(例如第一连接走线LS31)衬底基板100上的正投影重叠。例如，转接电极(例如第一转接电极TS31以及第二转接电极TS32)沿第一方向Y1 延伸的部分在衬底基板100上的正投影位于连接走线(例如第一连接走线 LS31)在衬底基板100上的正投影中，使连接走线与转接电极重叠并遮挡转接电极，减少了转接电极的布线空间，提高了第一显示区的开口率和透光率，还可以减小不同走线之间的光干涉现象的产生，进而允许在第一显示区中且在该显示基板1的第二侧S2设置例如传感器以进行感测(例如成像)，且改善该传感器的感测效果(成像质量)。

例如，至少一条连接走线包括第一连接走线。如图17C所示，第一连接走线LS31分别与在第一方向Y1上的相邻的第一像素单元P31(也即在第一方向Y1上的相邻的第一像素单元组P30的位于第二列(也即右侧)的第一像素单元P31)分别连接的第一电源线VDD1相连接。也即，第一连接走线 LS31与在第一方向Y1上相邻的且属于不同第一像素单元组P30的第一像素单元P31分别连接的第一电源线VDD1相连接。如图中所示的，在第一方向 Y1上相邻的第一像素单元组P30之间存在间隙，以允许来自显示基板1的第一侧S1的光透过。在第一方向Y1上相邻的第一像素单元组P30的两个第一像素单元P31的其中之一(例如位于中间的一个像素单元P31)与第一连接走线LS31连接，以减少走线数量，增大第一显示区10的开口率和透光率。

例如，第一连接走线与第一电源线同层设置且一体形成。图16A为图 15中沿线C31-C32的截面示意图。线C31-C32沿第二方向X1穿过第一转接电极TS31、第一连接走线LS31以及第二转接电极TS32。如图16A所示，第一连接走线LS31位于第三绝缘层143远离衬底基板100的一侧，第一电源线VDD1与第一连接走线LS21同层设置且通过同一构图工艺一体形成。例如，如图17C所示，第一连接走线LS31以及第一电源线VDD1位于第三导电层SD31。第一连接走线LS31以及与第一连接走线LS31连接的第一电源线VDD1位于第一方向Y1上。

例如，如图17A以及图17B所示，多条转接电极包括第一转接电极TS31 以及第二转接电极TS32，第一转接电极TS31以及第二转接电极TS32的沿第一方向YS延伸的部分并列设置。第一转接电极TS31以及第二转接电极 TS32与在第一方向Y1上相邻的且属于不同第一像素单元组P30的第一像素单元P31分别连接的第一信号线DATA1相连接。也即，位于两列的属于同一个第一像素单元组P30的两个第一像素单元P31分别与第一转接电极 TS31以及第二转接电极TS32连接。也即，位于两列的第一像素单元组P30 的两个第一像素单元P31分别与第一转接电极TS31以及第二转接电极TS32 连接。第一转接电极TS31以及第二转接电极TS32先向靠近第一转接电极 LS31的沿第二方向X1延伸，然后再沿第一方向Y1延伸。第一转接电极TS31 以及第二转接电极TS32的沿第二方向X1延伸的部分较短，并且第一转接电极TS31以及第二转接电极TS32的主体部分沿第一方向Y1延伸。

例如，如图17A所示，第二转接电极TS32呈向图中右侧(远离第一连接走线LS21)开口的类似“凹”字型或“]”型。而如图17B所示，第一转接电极TS31呈向图中左侧(远离第一连接走线LS21)开口的类似“凹”字型或“[”型。第二转接电极TS32以及第二转接电极TS31的方向相反，都是都汇聚到第一连接走线LS31所在的位置，以与第一连接走线LS31重叠。

例如，相对于衬底基板，多条转接电极分别所在的膜层不同。如图16A 所示，相对于衬底基板100，第一转接电极TS31以及第二转接电极TS32所在膜层不同。第一转接电极TS31位于第二绝缘层142与第三绝缘层143之间。例如，如图17B所示，第一转接电极TS31位于第二导电层GA32。第二转接电极TS32位于第一绝缘层141与第二绝缘层142之间。例如，如图 17A所示，第二转接电极TS32位于第一导电层GA31。第二绝缘层142将第一转接电极TS31以及第二转接电极TS32间隔绝缘。第一转接电极TS31 以及第二转接电极TS32位于不同的膜层可以减小第一转接电极TS31以及第二转接电极TS32之间间隔的尺寸，从而减小第一转接电极TS31以及第二转接电极TS32占据的空间。

例如，如图16A所示，第一连接走线LS31沿第二方向X1的截面的宽度W31的取值范围，例如约为5-6微米，宽度W31的取值，例如约为5.5 微米。第一转接电极TS31沿第二方向X1的截面的宽度W32的取值范围，例如约为2-3微米，宽度W32的取值，例如约为2.5微米。第二转接电极 TS32沿第二方向X1的截面的宽度W33的取值范围，例如约为2-3微米，宽度W33的取值，例如约为2.5微米。第一转接电极TS31与第二转接电极 TS32沿第二方向X1上的间隙的宽度W34的取值范围，例如约为0.2-1.5微米，宽度W34的取值，例如约为0.5微米。

例如，如图15所示，第一信号线DATA1(位于图中左侧)通过第一过孔GH31与第一转接电极TS31连接。第一信号线DATA1(位于图中右侧) 通过第二过孔GH32与第二转接电极TS32连接。参考图3A、图4B以及图 4C，第一过孔GH31与第一过孔GH1同为贯穿第三绝缘层143的过孔，第二过孔GH32与第二过孔GH2同为贯穿第三绝缘层143以及第二绝缘层142 的过孔。

例如，如图14以及图21所示，第一像素单元组P30的4个第一像素单元P30排布为两行两列，也就是说在同一行中，第一像素单元组P30包括两个第一像素单元P30。第一像素单元组P30的每个第一像素单元P31包括第一像素驱动电路12以及第一发光器件11，第一像素驱动电路12与第一发光器件11电连接以及驱动第一发光器件11发光。第一像素驱动电路12包括存储电容13，存储电容13包括第一极板CE1和与第一极板CE1重叠(例如部分重叠)设置的第二极板CE2。第一极板CE1位于第二绝缘层142远离衬底基板100的一侧。第二极板CE2位于第一绝缘层141远离衬底基板 100的一侧。例如，如图17B所示，第一极板CE1位于第二导电层GA22。

例如，如图14以及图20A所示，与每个第一像素单元P30一一对应连接的多条第一电源线VDD1通过贯穿第三绝缘层143的过孔VH9和过孔 VH3与第一极板CE1连接。第一电源线VDD1还可以通过过孔VH9和过孔 VH3的其中之一与第一极板CE1连接。

例如，如图14以及图17B所示，第一像素单元组P30的位于同一行的两个第一像素单元P31的第一极板CE1相互连接且一体形成，以节省制备工艺流程，降低成本。也就是说，每一个第一像素单元P31中的第一电源线 VDD1都与其所对应的第一像素单元P31的存储电容13的第一极板CE1连接，以与第一像素单元P31电连接，通过将第一像素单元组P30的位于同一行的两个第一像素单元P31的第一极板CE1相互连接，而将两个第一像素单元P31中的第一电源线VDD1电连接。而位于不同行的第一电源线VDD1 相互对应连接且一体成型。如前所述，当属于一个第一像素单元组P30的同一行的两个第一像素单元P31中的第一电源线VDD1电连接的情况下，可以通过设置一条第一连接走线LS31将两个第一像素单元P31其中之一中的第一电源线VDD1连接，以减少走线数量。

例如，如图10以及图13B所示，显示基板1还包括第四转接电极TS34，第四转接电极TS24(例如第四转接电极TS24的大部分)沿第二方向X1延伸。第四转接电极TS34与第二方向X1相邻设置且属于不同第一像素单元组P30的第一像素单元P31分别连接的第一电源线VDD1相电连接。如图 14中所示的，多个第一像素单元组P30(图6中示出2个第一像素单元组P30)，排布为图1B所示的形式。也即，相邻的两列的多个第一像素单元组 P30位于不同行，以在第一像素单元组P30之间留出更多的间隙，从而允许来自显示基板1的第一侧S1的光透过。

例如，如图14以及图17B所示，第四转接电极TS34的两端分别与相邻设置且属于不同第一像素单元组P30的两个第一像素单元P31的第一极板CE1连接，以将位于不同第一像素单元P31中的第一电源线VDD1电连接。由于相邻设置且属于不同第一像素单元组P30的两个第一像素单元P11相互错位，所以第四转接电极TS24还包括沿第一方向Y1延伸的部分。也即，第四转接电极TS34先沿第一方向Y1再沿第二方向X1延伸，然后沿第一方向Y1。

如图15、图17B以及图17C所示，第四转接电极TS34包括第一子转接电极TSP1、第二子转接电极TSP2以及第三子转接电极TSP3.第一子转接电极TSP1连接图中位于左侧的第一像素单元组P30，且呈“L”型。第二子转接电极TSP2连接图中位于右侧的第一像素单元组P30，且呈“L”型。第一子转接电极TSP1的第一端TSP11和第二子转接电极TSP2的第一端TSP21分别与第三子转接电极TSP3的两端连接。第三子转接电极TSP3沿第二方向 X1延伸。第一子转接电极TSP1的第二端TSP2和第二子转接电极TSP2的第二端TSP21分别与相邻设置且属于不同第一像素单元组P30的两个第一像素单元P31的第一极板CE1连接。设置第三子转接电极TSP3可以降低其他走线的电信号对第四转接电极TS34的干扰。

例如，图16B为图15中沿线C33-C34的截面示意图。线C33-C34穿过第一子转接电极TSP1、第二子转接电极TSP2以及第三子转接电极TSP3。如图16B以及图17B所示，第一子转接电极TSP1和第二子转接电极TSP2 位于第二绝缘层142与第三绝缘层143之间，也即第一子转接电极TSP1和第二子转接电极TSP2位于第二导电层GA32。第一子转接电极TSP1和第二子转接电极TSP2与相邻设置且属于不同第一像素单元组P30的第一像素单元P31的第一极板CE1连接且可以一体形成。

例如，如图16B以及图17C所示，第三子转接电极TSP3位于第三绝缘层143远离衬底基板100的一侧，也即位于第三导电层SD31。第四过孔GH33 为贯穿所述第三绝缘层的过孔，第五过孔GH34也为贯穿第三绝缘层的过孔。第三子转接电极TSP3通过第四过孔GH33与第一子转接电极TSP1的第一端TSP11连接，第三子转接电极TSP3通过第五过孔GH34与第二子转接电极TSP2的第一端TSP21连接。

例如，如图14所示，当第一像素单元组P30的4个第一像素单元P20 排布为两行两列时，第一像素单元组P30的位于第一行的第一像素单元P21 与不同的第四转接电极TS24连接。以图14中示出的右侧的第一像素单元组P30(如图示出4个第一像素单元P31)为例，第一像素单元组P30的第一行的第一列(即左侧)第一像素单元P31的第一极板CE1与左上方的第四转接电极TS34连接，左上方的第四转接电极TS34还与位于左上方的第一像素单元组P30的第二行的第二列(即右侧)第一像素单元P31的第一极板 CE1连接。第一像素单元组P30的第一行的第二列(即右侧)第一像素单元 P31的第一极板CE1与右上方的第四转接电极TS34连接，右上方的第四转接电极TS34还与位于右上方的第一像素单元组P30的第二行的第一列(即左侧)第一像素单元P21的第一极板CE1(图中未示出)连接。

在其它实施例中，第一像素单元组P30的第二行的第一列(即左侧)第一像素单元P31的第一极板CE1还可以与左下方的第四转接电极TS34连接，左下方的第四转接电极TS34还与位于左下方的第一像素单元组P30的第一行的第二列(即右侧)第一像素单元P31的第一极板CE1连接。第一像素单元组P30的第二行的第二列(即右侧)第一像素单元P31的第一极板CE1 与右下方的第四转接电极TS34连接，右上方的第四转接电极TS34还与位于右下方的第一像素单元组P30的第一行的第一列(即左侧)第一像素单元 P31的第一极板CE1(图中未示出)连接。

例如，如图15所示，第四转接电极TS34的宽度W35(例如垂直于第四转接电极TS34的走线方向)的取值范围，例如约为2-3微米，宽度W35 的取值，例如约为2.5微米。

例如，图17D为图14所示的第一显示区的子像素排布示意图。如图17D 所示，第一像素单元组P30的排布为两行两列的四个第一像素单元P31可以分别包括红色子像素(R)、蓝色子像素(B)、绿色子像素(G1)以及绿色子像素(G2)(也就是两个绿色子像素)，即，在一个第一像素单元组P30 中，位于第一行的两个第一像素单元P31包括红色子像素(R)以及绿色子像素(G1)，位于第二行的两个第一像素单元P31包括蓝色子像素(B)和绿色子像素(G2)，也即，在一个第一像素单元组P30中，第一行中的第一列(也即左上角)的第一像素单元P31的发光器件11发红色光，第一行中的第二列(也即右上角)的第一像素单元P31的发光器件11发绿色光，第二行中的第一列(也即左下角)的第一像素单元P31的发光器件11发蓝色光，第二行中的第二列(也即右下角)的第一像素单元P31的发光器件11 发绿色光，以实现画面的显示。可以根据实际显示需要选择第一像素单元组P30的第一像素单元P31的发光颜色，本公开实施例不以此为限。

例如，图2、图6、图10以及图14分别示出的显示基板的第一显示区中的第一像素单元以及走线的排布方式都有差异，在第一显示区10的透光率方面，图10所示的实施例小于图6所示的实施例小于图14所示的实施例小于图2所示的实施例。在第一显示区10的显示效果方面，图2所示的实施例小于图6所示的实施例小于图10所示的实施例，而图10所示的实施例等于图14所示的实施例。可以根据对产品在第一显示区10在透光率以及显示效果方面的要求进行灵活选择第一显示区中的第一像素单元以及走线的排布方式。

例如，如图1B以及图1C所示，与靠近第二显示区20的第一像素单元组P0(P10/P20/P30)的第一像素单元连接的第一信号线DATA1以及第一电源线VDD1延伸至第二显示区20，以与相对于第一像素单元P0(P10/P20/ P30)位于第一方向Y1的第二像素单元C连接。也即，图中第一显示区10 中的位于最靠近第二显示区20(例如第一显示区10的最下方或最上方)的一行第一像素单元，与该第一像素单元连接的第一信号线DATA1以及第一电源线VDD1，可以延伸至第二显示区20，从而与第二显示区20中的第二像素单元C连接。使得，相对于第一显示区10中的第一像素单元，在第一方向Y1上的第二像素单元C(也即与第一显示区10中的第一像素单元位于同一列)由一条第一信号线DATA1以及第一电源线VDD1连接以提供相同的第一显示信号以及第一电源电压。

例如，图18为本公开至少一实施例提供的一种显示基板的第二显示区中走线的平面布局示意图。如图18所示，显示基板还包括位于第二显示区 20的多条第二信号线DATA2以及多条第二电源线VDD2。第二显示区20 的多个第二像素单元C排布为第二方向X1上并列的多列，也即排布为阵列排布的多行多列，并且多个第二像素单元C所排布的相邻行以及相邻列之间不存在间隙。第二显示区20的像素密度大于第一显示区10的像素密度。

第二信号线DATA2沿第一方向Y1延伸，多条第二信号线DATA2的每条穿过在第一方向Y1上排布为一列的多个第二像素单元C，并与排布为一列的多个第二像素单元C电连接，以向多个第二像素单元C提供第二显示信号。第二电源线VDD2沿第一方向Y1延伸，多条第二电源线VDD2的每条穿过在第一方向Y1上排布为一列的多个第二像素单元C，并与排布为一列的多个第二像素单元C电连接，以向多个第二像素单元C提供第二电源电压。

例如，第二像素单元C的第二像素驱动电路的结构可以与第一像素单元 P1(P11/P21/P31)的第一像素驱动电路的结构相同，例如，选择为图20A 所示的结构。第二电源线VDD2与第二像素单元C的电连接方式，与第二电源线VDD1与第一像素单元P1(P11/P21/P31)的电连接方式可以相同，也即第二电源线VDD2与第二像素单元C的第二像素驱动电路的存储电容的第一极板CE21连接。位于同一行的第二像素单元C的第一极板CE0之间相互连接且一体形成，从而使得第二显示区20的多个第二像素单元C的第二电源电压相同。

需要说明的是，第二像素单元C的第二像素驱动电路可以选择与第一像素单元P1(P11/P21/P31)的第一像素驱动电路相同的电路结构，为了简洁，将详细介绍第一像素驱动电路以7T1C型电路为例的结构，第一像素驱动电路将不再赘述。

例如，图19为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的等效电路图。图20B-20E为本公开至少一实施例提供的一种显示基板的第一显示区中的第一像素驱动电路的各层的示意。

例如，如图19所示，第一像素驱动电路包括多个薄膜晶体管：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、连接到多个薄膜晶体管T1、T2、T3、T4、 T5、T6和T7的多条信号线和存储电容13，也即，该实施例中像素电路为 7T1C结构。相应地，多条信号线包括栅线GLn/GLn-1(即扫描信号线)、发光控制线EM、初始化线RL、第一信号线DATA1和第一电源线VDD1。栅线GLn/GLn-1可包括第一栅线GLn和第二栅线GLn-1。例如，第一栅线GLn 用于传输栅极扫描信号，第二栅线GLn-1用于传输复位电压信号发光控制线 EM用于传输发光控制信号，例如连接到第一发光控制端EM1和第二发光控制端EM2。第五晶体管T5的栅极与第一发光控制端EM1连接，或作为第一发光控制端EM1，以接收第一发光控制信号；第六晶体管T6的栅极与第二发光控制端EM2连接，或作为第二发光控制端EM2，以接收第二发光控制信号。

需要说明的是，本公开实施例包括但并不限于上述7T1C结构的像素电路，像素电路也可采用其他类型的电路结构，例如7T2C结构或者9T2C结构等，本公开实施例对此不作限制。

例如，如图19所示，第一薄膜晶体管T1的第一栅极与第三薄膜晶体管 T3的第三漏极D3和第四薄膜晶体管T4的第四漏极D4电连接。第一薄膜晶体管T1的第一源极S1与第二薄膜晶体管T2的第二漏极D2和第五薄膜晶体管T5的第五漏极D5电连接。第一薄膜晶体管T1的第一漏极D1与第三薄膜晶体管T3的第三源极S3和第六薄膜晶体管T6的第六源极S6电连接。

例如，如图19所示，第二薄膜晶体管T2的第二栅极被配置为与第一栅线GLn电连接，以接收栅极扫描信号；第二薄膜晶体管T2的第二源极S2 被配置为与第一信号线DATA1电连接，以接收数据信号。第二薄膜晶体管 T2的第二漏极D2与第一薄膜晶体管T1的第一源极S1电连接。

例如，如图19所示，第三薄膜晶体管T3的第三栅极被配置为与第一栅线GLn电连接，第三薄膜晶体管T3的第三源极S3与第一薄膜晶体管T1的第一漏电极D1电连接，第三薄膜晶体管T3的第三漏极D3与第一薄膜晶体管T1的第一栅极电连接。

例如，如图19所示，第四薄膜晶体管T4的第四栅极被配置为与第二栅线GLn-1电连接以接收复位电压信号，第四薄膜晶体管T4的第四源极S4 被配置为与初始化线RL电连接以接收初始化电压信号，第四薄膜晶体管T4 的第四漏极D4与第一薄膜晶体管T1的第一栅极电连接。

例如，如图19所示，第五薄膜晶体管T5的第五栅极被配置为与发光控制线EM电连接以接收发光控制信号，第五薄膜晶体管T5的第五源极S5被配置为与第一电源线VDD1电连接以接收第一电源信号，第五薄膜晶体管 T5的第五漏极D5与第一薄膜晶体管T1的第一源极S1电连接。

例如，如图19所示，第六薄膜晶体管T6的第六栅极被配置为与发光控制线EM电连接以接收发光控制信号，第六薄膜晶体管T6的第六源极S6与第一薄膜晶体管T1的第一漏极D1电连接，第六薄膜晶体管T6的第六漏极 D6与发光元件11的第一电极(例如阳极211)电连接。图22中的薄膜晶体管T6即第六薄膜晶体管T6。

例如，如图19所示，第七薄膜晶体管T7的第七栅极被配置为与第二栅线GLn-1电连接以接收复位电压信号，第七薄膜晶体管T7的第七源极S7 与发光元件11的第一电极(例如阳极111)电连接，第七薄膜晶体管T7的第七漏极D7被配置为与初始化线RL电连接以接收初始化电压信号。例如，第七薄膜晶体管T7的第七漏极D7可以通过连接到第四薄膜晶体管T4的第四源极S4以实现与初始化线RL电连接。

例如，如图19和图20A所示，存储电容13包括第一极板CE1和第二极板CE2。第一极板CE1与第一电源线VDD1电连接，第二极板CE2与第一薄膜晶体管T1的第一栅极和第三薄膜晶体管T3的第三漏极D3电连接。例如，第一电源线VDD1与存储电容13的第一极板CE1通过第三过孔VH3 以及第九过孔VH9连接，存储电容13的第一极板CE1通过第一子走线2422 与在第二方向X1相邻的第一极板CE1连接。

例如，如图19所示，发光元件11的第二电极(例如阴极113)与第二电源线VSS电连接。

例如，第一电源线VDD1为第一像素驱动电路提供高电压的电源线，第二电源线VSS为第一像素驱动电路提供低电压(低于前述高电压)的电源线。在如图19所示的实施例中，第一电源线VDD1提供恒定的第一电源电压，第一电源电压为正电压；第二电源线VSS提供恒定的第二电源电压，第二电源电压可以为负电压等。例如，在一些示例中，第二电源电压可以为接地电压。

需要说明的是，上述的复位电压信号和上述的初始化电压信号可为同一信号。

需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的，本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。

在一些实施例中，如20A所示，像素电路包括上述的薄膜晶体管T1、 T2、T3、T4、T5、T6和T7、存储电容13、连接到多个薄膜晶体管T1、T2、 T3、T4、T5、T6和T7的第一栅线GLn、第二栅线GLn-1、发光控制线EM、初始化线RL、第一信号线DATA1和第一电源线VDD1。

下面，结合图19和图20A-20E对像素电路的结构进行说明。

例如，图20A为像素电路的半导体层、第一导电层、第二导电层和第三导电层的层叠位置关系的布局示意图。

图20B示出了像素电路的半导体层。例如，图20B所示的该半导体层包括图21中所示的有源层121，该有源层121例如为第六薄膜晶体管T6的有源层。如图20B所示，半导体层可采用半导体材料层通过构图工艺形成。半导体层可用于制作上述的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管 T6和第七薄膜晶体管T7的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，半导体层可采用非晶硅、多晶硅、氧化物半导体材料(例如，氧化铟镓锡(IGZO))等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。

在本公开一些实施例提供的显示基板中，在上述的半导体层上形成有一个或多个其他绝缘层，该绝缘层包括图21中所示的第一绝缘层141；为了清楚起见，图20A-20E中未示出绝缘层，而在后续的图21以及图22中示出，后续详细介绍。

图20C示出了第一像素驱动电路的第一导电层。例如，如图20C所示，第一导电层可包括存储电容13的第二极板CE2、第一栅线GLn、第二栅线 GLn-1、发光控制线EM、以及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极。

如图20B所示，第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极为第一栅线GLn、第二栅线GLn-1与半导体层交叠的部分。第三薄膜晶体管T3可为双栅结构的薄膜晶体管，第三薄膜晶体管T3的一个栅极可为第一栅线GLn与半导体层交叠的部分，第三薄膜晶体管T3的另一个栅极可为从第一栅线GLn突出的突出部；第一薄膜晶体管T1的栅极可为第一极板CE1。第四薄膜晶体管 T4可为双栅结构的薄膜晶体管，两个栅极分别为第二栅线GLn-1与半导体层交叠的部分。

例如上述各个薄膜晶体管的栅极分别与相应的第一栅线GLn或第二栅线GLn-1一体成型。

在本公开一些实施例提供的显示基板中，在上述的第一导电层上形成有其他一个或多个绝缘层，例如，该绝缘层包括图21中所示的第二绝缘层142。

图20D示出了第一像素驱动电路的第二导电层。例如，结合图20A与图20D，第一像素驱动电路的第二导电层包括存储电容13的第一极板CE1、初始化线RL和第二子走线2422，即第二子走线2422与存储电容13的第一极板CE1同层设置且一体形成。例如，第二子走线2422也可以视为第一极板CE1延伸的一部分。第二极板CE2与第一极板CE1至少部分重叠以形成存储电容13。

例如，在一些实施例中，第二导电层还可包括第一遮光部791和第二遮光部792。第一遮光部791在衬底基板100上的正投影覆盖第二薄膜晶体管 T2的有源层、第三薄膜晶体管T3的漏极和第四薄膜晶体管T4的漏极之间的有源层，从而防止外界光线对第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4的有源层产生影响。第二遮光部792在衬底基板100上的正投影覆盖第三薄膜晶体管T3的两个栅极之间的有源层，从而防止外界光线对第三薄膜晶体管T3的有源层产生影响。第一遮光部791可与相邻像素电路的第二遮光部792为一体结构，并通过贯穿绝缘层中的第十过孔VH9’与第一电源线VDD1电连接，如图20A所示。

在本公开一些实施例提供的显示基板中，在上述的第二导电层上形成有一个或多个其他绝缘层，例如，该绝缘层包括图21中所示的第三绝缘层143。

图20E示出了像素电路的第三导电层。例如，如图20E所示，第一像素驱动电路的第三导电层包括第一信号DATA1和第一电源线VDD1。结合图 20A-20E所示，第一信号线DATA1通过第一绝缘层、第二绝缘层和第三绝缘层中的至少一个过孔(例如过孔VH1)与半导体层中的第二薄膜晶体管 T2的源极区域相连。第一电源线VDD1通过第一绝缘层、第二绝缘层和第三绝缘层中的至少一个过孔(例如过孔VH2)与半导体层中对应第五薄膜晶体管T5的源极区域相连。第一电源线VDD1通过第三绝缘层中的至少一个过孔(例如过孔VH3)与第二导电层中的第一极板CE1相连。

例如，结合图20A和图20E，第三导电层还包括第一连接部CP1、第二连接部CP2和第三连接部CP3。第一连接部CP1的一端通过第一绝缘层、第二绝缘层和第三绝缘层中的至少一个过孔(例如过孔VH4)与半导体层中对应第三薄膜晶体管T3的漏极区域相连，第一连接部CP1的另一端通过第二绝缘层和第三绝缘层中的至少一个过孔(例如过孔VH5)与第一导电层中的第一薄膜晶体管T1的栅极相连。第二连接部CP2的一端通过第三绝缘层中的一个过孔(例如过孔VH6)与初始化线RL相连，第二连接部CP2的另一端通过第一绝缘层、第二绝缘层和第三绝缘层中的至少一个过孔(例如过孔VH7)与半导体层中的第七薄膜晶体管T7的源极区域和第四薄膜晶体管 T4的源极区域相连。第三连接部CP3通过第一栅极绝缘层、第二栅绝缘层和层间绝缘层中的至少一个过孔(例如过孔VH8)与半导体层中的第六薄膜晶体管T6的漏极区域相连。

例如，图21为本公开至少一实施例提供的一种显示基板中第一显示区的截面示意图。如图21所示，显示基板1还包括第一平坦化层144、像素限定层145。第一像素单元包括第一发光器件11以及第一像素驱动电路12。

例如，第一平坦化层144位于第一像素驱动电路12的远离衬底基板100 的一侧以提供平坦化表面，第一平坦化层144提供平坦化表面且包括过孔 144A。第六晶体管T6包括有源层121、栅极122、和源漏电极(源极123 以及漏极124)。存储电容13包括第一极板CE1和第二极板CE2。有源层 121设置在衬底基板100上，第一绝缘层141设置在有源层121的远离衬底基板100的一侧，栅极122和第二极板CE2同层设置在第一绝缘层141的远离衬底基板100的一侧，第二绝缘层142设置在栅极122和第二极板CE2 的远离衬底基板100的一侧。第一极板CE1设置在第二绝缘层142的远离衬底基板100的一侧，第三绝缘层143设置在第一极板CE1的远离衬底基板 100的一侧。源极123以及漏极124设置在第三绝缘层143远离衬底基板100 的一侧，并通过第一绝缘层141、第二绝缘层142以及第三绝缘层143中的过孔与有源层121电连接。

例如，第一平坦化层144的材料包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。

例如，有源层121的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极122的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。源极123及漏极124的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。本公开的实施例对各功能层的材料不做具体限定。

例如，如图21所示，第一发光器件11包括第一电极111(例如为阳极)、第一发光层112以及第二电极113(例如为阴极)。第一电极111位于第一平坦化层144远离衬底基板100的一侧并通过第一平坦化层144的过孔144A 与第六晶体管T6的源极123(或漏极124)连接。像素限定层145位于第一发光器件11的第一电极111远离衬底基板100的一侧，并包括第一像素开口145A。第一像素开口145A与第一发光器件11对应，以形成第一发光器件11的发光区。第二电极113位于像素限定层145的远离衬底基板100的一侧。发光层112位于第一像素开口145A中且位于第一电极111与第二电极112之间。发光层112直接夹置在第一电极111与第二电极112之间的部分在通电后将会发光，由此该部分所占据的区域对应于发光区。

例如，像素限定层145的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。

例如，第一电极111的材料可以包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极111可以包括具有高反射率的金属作为反射层，诸如银(Ag)。

例如，对于OLED，第一发光层112可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。

例如，第二电极113可以包括各种导电材料。例如，第二电极113可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。

例如，在第一平坦化层与源极123及漏极124之间还可以设置钝化层。钝化层可以设置为包括过孔以露出源极123及漏极124之一，例如露出漏极 124。钝化层可以保护源极123及漏极124不被水汽腐蚀。例如，钝化层的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护第一像素电路12 不被水汽腐蚀。

例如，第一电极111与第一像素电路12之间还可以设置转接电极，该转接电极与第一电极111以及第一像素电路12连接，以将第一电极111与第一像素电路12电连接。本公开实施例不以第一像素单元的具体结构为限。

例如，如图21所示，显示基板1还包括封装层146。封装层146位于第二电极113远离衬底基板100的一侧。封装层146将第一发光器件11密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的第一发光器件11的劣化。封装层146可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠的结构。封装层146包括至少一层封装子层。例如，封装层146可以包括依次设置的第一无机封装层、第一有机封装层、第二无机封装层。

例如，该封装层146的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。

例如，图22为本公开至少一实施例提供的一种显示基板中第二显示区的截面示意图。显示基板1的第二显示区20的多个第二像素单元C每个包括第二发光器件21以及第二像素驱动电路22，第二像素驱动电路22与第二发光器件21电连接以驱动第二发光器件21。

例如，第二像素驱动电路22包括第六晶体管T6’和存储电容23等结构。第二发光器件21包括第三电极211、第四电极213以及第三电极211与第四电极213之间的第二发光层212。第一平坦化层144位于第二像素驱动电路 22的远离衬底基板100的一侧以提供平坦化表面，第一平坦化层144提供平坦化表面且包括过孔144A。第三电极211通过过孔144A与第二像素驱动电路22电连接。例如，第三电极211为第二发光器件21的阳极，第四电极213 为第二发光器件21的阴极。像素限定层145设置在第三电极211的远离衬底基板100的一侧，且包括多个开口。第二光层212设置在像素限定层145 的多个开口中。第四电极213设置在第二发光层212以及像素限定层145的远离衬底基板100的一侧。第三电极211与第一电极111同层设置且材料相同，第四电极213与第二电极113同层设置且材料相同。第二发光层212与第一发光层112同层设置且材料相同。

例如，第六晶体管T6’包括有源层221、栅极222、源漏电极(即源极 223和漏极224)等结构，存储电容23包括第一极板CE21和第二极板CE22。有源层321设置在衬底基板100上，第一绝缘层141设置在有源层221的远离衬底基板100的一侧，栅极222和第二极板CE22同层设置在第一绝缘层 141的远离衬底基板100的一侧，第二绝缘层142设置在栅极222和第一电容极板231的远离衬底基板14的一侧，第一极板CE21设置在第二绝缘层 142的远离衬底基板100的一侧，第三绝缘层143设置在第一极板CE21的远离衬底基板100的一侧，源漏电极设置在第三绝缘层143的远离衬底基板 14的一侧，并通过第一绝缘层141、第二绝缘层142和第三绝缘层143中的过孔与有源层221电连接，源漏电极的远离衬底基板100的一侧设置有第一平坦化层144提供第一平坦化表面，以平坦化第三像素电路。

例如，第六晶体管T6’的有源层221、栅极222、源漏电极(即源极223 和漏极224)分别与第六晶体管T6源层121、栅极122、和源漏电极(源极 123以及漏极124)的同层设置且材料相同。存储电容23的第一极板CE21 和第二极板CE22分别与存储电容13的第一极板CE1和第二极板CE2同层设置且材料相同。

需要说明的是，第二显示区20中的第二像素驱动电路22与第一显示区 10中的第一像素驱动电路12具有相同的结构，因此在制备工艺中可采用相同的构图工艺形成。例如，第一绝缘层141、第二绝缘层142、第三绝缘层 143、第一平坦化层144、像素限定层145以及封装层146在第二显示区20 和第一显示区10是同层设置的，在一些实施例中还是一体的，例如为同一绝缘层，因此在附图中采用了相同的标号。

例如，本公开至少一实施例中的衬底基板100可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料；例如，衬底基板100可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。

图23为本公开至少一实施例提供的一种显示装置的示意图。本公开至少一个实施例提供一种显示装置2，该显示装置20可以包括上述任一实施例的显示基板1。

例如，如图23所示，显示装置2还可以包括柔性电路板及控制芯片。例如，柔性电路板邦定到显示基板1的邦定区，而控制芯片安装在柔性电路板上，由此与显示区电连接；或者，控制芯片直接邦定到邦定区，由此与显示区电连接。

例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC) 等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。

例如，本公开至少一个实施例提供的显示装置2可以为OLED面板、 OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置2还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。

例如，如图23以及图1D所示，显示装置2还包括传感器192。传感器 192设置于显示基板1的第二侧S2(例如非显示侧)。传感器192配置为接收来自显示基板1的第一侧S1(例如显示基板的显示侧)的光(例如为准直光或准直光)。传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠。

例如，传感器192为图像传感器、红外传感器、距离传感器等，传感器 192例如可以实现为芯片等形式。传感器192设置在显示基板的非显示侧S2 (背离使用者一侧)。

例如，在传感器192与第一显示区10在显示基板的显示面的法线方向上至少部分重叠。

例如，传感器192可以是图像传感器，并可以用于采集传感器192的集光面面对的外部环境的图像，例如可以为CMOS图像传感器或CCD图像传感器；该传感器192还可以是红外传感器、距离传感器等。该传感器192可用于实现诸如手机、笔记本的移动终端的摄像头，并且根据需要还可以包括例如透镜、反射镜或光波导等光学器件，以对光路进行调制。本公开的实施例对于传感器192的类型、功能以及设置方式不作限制。

传感器192通过双面胶等方式设置在显示面板的非显示侧S2，并且传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠，配置为接收来自第一侧S1的光。由此，第一显示区10在实现显示的同时，还为传感器192的设置提供了便利。

需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。

关于上述实施例提供的显示装置的技术效果可以参考本公开的实施例中提供的显示基板的技术效果，这里不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。