存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

技术领域

本文中所公开的实施例涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

背景技术

存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可制造于个别存储器单元的一或多个阵列中。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从存储器单元读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。

存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元配置成以至少两个不同可选状态保持或存储存储器。在二进制系统中，所述状态视为“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储超过两个层级或状态的信息。

场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极与沟道区邻近且通过薄的栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，大大地防止电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。

快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态驱动器中的快闪存储器来替换常规硬盘驱动器。作为又另一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是集成快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆可编程的竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元以下。其它易失性或非易失性存储器阵列架构还可包括单独地包括晶体管的竖直堆叠的存储器单元。

存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如如美国专利申请公开案第2015/0228659号、第2016/0267984号和第2017/0140833号中的任一个中所示出和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导通孔在所述接触区上接触以提供对字线的电存取。

竖直堆叠的晶体管和/或存储器单元典型地具有水平层中的通过介入水平绝缘层彼此分离的至少其导电栅极材料。当那些晶体管/存储器单元包括电荷存储材料时，材料可仅在包括栅极材料的层内。替代地，电荷存储材料可呈竖直地持续延伸穿过堆叠的串。当存储材料串存在且在栅极材料层中的一或多个中由电荷(例如，电子)进行编程时，电荷可竖直地上下迁移由此不利地消耗来自栅极材料层的电荷。虽然本发明通过解决此类问题推动，但其不限于此。

发明内容

在一些实施例中，一种形成包括存储器单元串的存储器阵列的方法包括在包括竖直交替的绝缘层和导电层的堆叠中形成存储器单元串。导电层单独地包括导电线。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串和存储材料串。修改绝缘层中或导电层中的存储材料串的存储材料的固有电荷透射率，使得个别绝缘层中的存储材料串的存储材料中的至少一些比个别导电层中的存储材料串中的存储材料固有地更不具电荷透射性。

在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括在包括竖直交替的第一层和第二层的堆叠中形成存储材料串。第二层包括牺牲材料。水平拉长的沟槽形成于堆叠中。通过沟槽相对于第一层选择性地去除牺牲材料。在去除之后，使材料从沟槽扩散到第二层中的空隙空间中到第二层中的存储材料串的存储材料以相较于个别第一层中的存储材料串的存储材料的固有电荷透射率减小个别第二层中的存储材料串的存储材料中的至少一些的固有电荷透射率。在第一层中形成导电线且在堆叠中形成包括沟道材料串和存储材料串的存储器单元串。

在一些实施例中，一种包括存储器单元串的存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。堆叠中的存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串和存储材料串。个别绝缘层中的存储材料串的存储材料中的至少一些比个别导电层的中的存储材料串中的存储材料固有地更不具电荷透射性。

在一些实施例中，一种包括存储器单元串的存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。导电层单独地包括导电线。堆叠中的存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串和存储材料串。个别存储器单元在个别导电层中且包括沟道材料串的沟道材料、作为导电线中的一个的部分的栅极区和横向地在栅极区与沟道材料之间的存储器结构。存储器结构包括横向地邻近栅极区的绝缘电荷阻挡材料、横向地邻近沟道材料的绝缘电荷传递材料和导电层中的横向地在电荷阻挡材料与绝缘电荷传递材料之间的存储材料。界面(a)处或界面(b)处的个别绝缘层中的存储材料串的存储材料比个别导电层中的存储材料串中的存储材料固有地更不具电荷透射性，其中(a)：属于绝缘电荷阻挡材料和存储材料，且(b)：属于绝缘电荷传递材料和存储材料。

附图说明

图1是根据本发明的一实施例的处理中衬底的一部分的图解横截面视图且是穿过图2中的线1-1截取的。

图2是穿过图1中的线2-2截取的图解横截面视图。

图3到19是根据本发明的一些实施例的处理中的图1和2的构造或其部分的图解依序截面和/或放大视图。

图20到26示出本发明的替代实例方法和/或结构实施例。

具体实施方式

本发明的实施例涵盖用于形成包括存储器单元串的存储器阵列的方法，所述存储器阵列例如NAND阵列或具有阵列下外围控制电路(例如，阵列下CMOS)的其它存储器单元的阵列。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理，以及不论是现有的还是未来开发的独立于晶体管栅极的形成时间的其它处理。本发明的实施例还涵盖与制造方法无关的存储器阵列(例如，NAND架构)。参看可视为“后栅”或“替换栅”处理的图1到19来描述第一实例方法实施例。

图1和2示出构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘(即，本文中在电学上)材料中的任何一或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上方。材料可在图1和2所描绘的材料的旁边、竖向朝内或竖向朝外。举例来说，集成电路的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在阵列或子阵列内。另外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文件中，“子阵列”也可视为阵列。

包括导电材料17的导体层16已形成于衬底11上方。导体层16可包括用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如外围阵列下电路系统和/或共同源极线或板)的部分。包括竖直交替的绝缘层20和导电层22的堆叠18已形成于导体层16方。层20和22中的每一个的实例厚度是22到60纳米。仅示出少量的层20和22，其中堆叠18更可能包括几十、一百或更多(等)个层20和22。可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最低的导电层22以下和/或在最上部的导电层22上方。举例来说，一或多个选择栅极层(未示出)可在导体层16与最低导电层22之间，且一或多个选择栅极层可在最上部导电层22上方。无论如何，导电层22(替代地称为第一层)可不包括导电材料，且绝缘层20(替代地称为第二层)可不包括绝缘材料或在结合在此初始地描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。实例导电层22包括可完全或部分牺牲的第一材料26(例如，氮化硅)。实例绝缘层20包括第二材料24(例如二氧化硅)，所述第二材料24具有与第一材料26不同的成分且可以是完全或部分牺牲性的。最上部绝缘层20可视为具有顶部表面21。

已穿过绝缘层20和导电层22到导体层16(例如通过蚀刻)形成沟道开口25。在一些实施例中，沟道开口25可如所示出部分地进入导体层16的导电材料17中，或可止于顶上(未示出)。替代地，作为实例，沟道开口25可止于最低绝缘层20顶上或内部。使沟道开口25至少延伸到导体层16的导电材料17的原因是，在期望此类连接时，确保随后形成的沟道材料(尚未示出)与导体层16直接电耦合而不使用替代处理和结构来实现这一点。蚀刻终止材料(未示出)可在导体层16的导电材料17内部或顶上，以在有此类期望时有助于相对于导体层16终止对沟道开口25的蚀刻。此类蚀刻终止材料可以是牺牲性或非牺牲性的。借助于实例且仅为简洁起见，将沟道开口25示出为布置成每行四个和五个开口25的交错行的群组或列，且排列在横向间隔开的存储器块区58中，所述存储器块区58在成品电路系统构造中将包括横向间隔开的存储器块58。本文件中，“块”一般包含“子块”。存储器块区58和所得存储器块58(尚未示出)可视为是纵向拉长的且例如沿着方向55定向。存储器块区58有可能在这个处理点处不可辨别。可使用任何替代性现有或未来开发的布置和构造。

晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，由此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)和横向地在栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，如掺杂或未掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向地在沟道材料与存储材料之间。

图3到8示出其中电荷阻挡材料30、存储材料32和电荷传递材料34已形成于竖向地沿着绝缘层20和导电层22的个别沟道开口25中的一个实施例。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18上方和个别沟道开口25内沉积其相应薄层且随后将此类晶体管材料往回至少平坦化到堆叠18的顶部表面来形成。无论如何，存储材料32形成于个别存储材料串61中。沟道材料36还竖向地沿着绝缘层20和导电层22形成于沟道开口25中，由此包括个别操作性沟道材料串53。归因于比例，材料30、32、34和36在图3和4中共同示出为且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，如一或多种硅、锗和所谓的第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34以及36中的每一种的实例厚度是25到100埃。如所示出，可进行冲压蚀刻以从沟道开口25的基底去除材料30、32和34以暴露导体层16，使得沟道材料36直接抵靠导体层16的导电材料17。此类冲压蚀刻可相对于材料30、32和34中的每一个单独地发生(如所示出)，或可在材料34的沉积之后相对于所有材料共同发生(未示出)。替代地且仅借助于实例，可不进行冲压蚀刻，且沟道材料36可通过分离的导电互连件(未示出)直接电耦合到导体层16的导电材料17。沟道开口25示出为包括径向中心实心介电材料38(例如，旋涂介电质、二氧化硅和/或氮化硅)。替代地且仅借助于实例，沟道开口25内的径向中心部分可包含空隙空间(未示出)和/或不含实心材料(未示出)。在沟道材料串53顶上可形成导电插塞(未示出)以用于较好地导电连接到上覆电路系统(未示出)。

在一些实施例中，且如图7和8中所指定，绝缘电荷阻挡材料30和存储材料32可视为具有界面(a)，且绝缘电荷传递材料34和存储材料32可视为具有界面(b)。

参考图9和10，在堆叠18中(例如，通过各向异性蚀刻)形成水平拉长的沟槽40，以形成横向间隔开的存储器块区58。水平拉长的沟槽40可具有直接抵靠导体层16的导电材料17(例如，顶上或内部)的相应底部(如所示出)，或可具有在导体层16的导电材料17上方的相应底部(未示出)。

以上处理示出在形成沟槽40之前形成和填充沟道开口25。这种过程可逆转。替代地，可在形成和填充沟道开口25之间形成沟槽40(非理想的)。

参考图11到14且在一个实施例中，已例如通过相对于其它暴露材料理想地选择性地各向同性地蚀刻掉来去除导电层22的材料26(未示出)(例如，将液态或蒸气H

可在形成导电材料48之前形成薄的绝缘衬里(例如，Al

电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子流出存储材料(例如，浮动栅极材料、电荷捕集材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所示出的实例电荷阻挡区包括绝缘体材料30。借助于另外的实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间不存在任何不同成分材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独成分绝缘体材料30的情况下充当电荷阻挡区。另外，导电材料48与材料30(当存在时)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外可充当绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多个。

参考图15到17(分别对应于图7、8和14)，已修改绝缘层20中或导电层22中的存储材料串61的存储材料32的固有电荷透射率，使得个别绝缘层22中的存储材料串61的存储材料32中的至少一些比个别导电层22中的存储材料串61中的存储材料32固有地更不具电荷透射性。为方便和清晰起见，在较大规模图式(例如，图15到17)中，存储材料32中的更低电荷透射率与不以点画呈现的更具电荷透射性的其区相比较以点画指示。此类修改可属于绝缘层20中的存储材料32或导电层22中的存储材料32。作为实例，在属于绝缘层20中的存储材料32的情况下的修改使其固有电荷透射率减小，且在属于导电层22中的存储材料32的情况下的修改使其固有电荷透射率增大。

任何现有或将来开发的方法可用于施加如上文所描述的此类修改，其中一些实例提供如下。在一个实例中，此类修改包括使材料从沟槽40通过绝缘层20的绝缘材料24扩散到在绝缘层20中的存储材料串61的存储材料32以减小其固有电荷透射率。此类材料可包括例如来源于气体和/或等离子体的物质。在一个实施例中，扩散的材料至少主要来自等离子体且在另一实施例中至少主要来自气体。举例来说，图11到14的构造10可在800℃到1,200℃的温度下暴露于H

作为替代实例，此类修改可通过辐射能量传输进行，其中在一些实施例中，此类辐射能量由将激光、微波或无线电能量中的至少一个照射到堆叠18上产生。在一些实施例中，辐射能量传输在绝缘层20中比在导电层22中程度更大，使得固有电荷透射率的减小由对绝缘层20中的存储材料32比导电层22中的存储材料32加热更多产生。

个别绝缘层20中的存储材料32中的至少一些可以是以下情况中的一种或两种：在化学成分上不同于或物理上不同于个别导电层22中的存储材料32。在一个实施例中，个别绝缘层20中的存储材料32中的至少一些在化学成分上相同于但物理上不同于个别导电层22中的存储材料32。举例来说，且借助于实例，相同化学成分存储材料的不同晶体结构可呈现不同电荷透射率。另外，非晶体与晶体材料可呈现不同电荷透射率。

在一个实施例中，个别导电层22中的存储材料32包括Si

增大电荷透射率的任何现有或将来开发的方式可用作如参考以上修改的动作。举例来说，在此类个例中，存储材料串61的存储材料32可初始地形成为比在成品电路系统构造中的第一/导电层22中所期望的更不具电荷透射性。第一/导电层22中的存储材料32可随后修改以相较于在第二/绝缘层20中而增大其电荷透射率。举例来说，且借助于实例，其中具有氯原子和/或氢原子的Si

以上实例示出根据实例“先栅”处理在形成沟槽40之后在第一层22中形成导电线29的导电材料48，和在修改绝缘层20中或导电层22中的存储材料32的固有电荷透射率的动作之前形成导电线29的导电材料48。替代地，例如根据“先栅”处理，第一层22中的导电线29的导电材料48可在形成沟槽40之前形成。以上实例也示出在形成绝缘电荷传递材料34之后和在形成沟道材料串53之后进行的此类修改(例如，通过以下中的一种或两种：使材料扩散或通过辐射能量传输)。替代地，借助于实例，固有电荷透射率的此类修改可在形成绝缘电荷传递材料34之前发生。另外且无论如何，固有电荷透射率的此类修改可在形成沟道材料串53之前或之后进行。

参考图18和19，介入材料57已形成于沟槽40中。介入材料57可在横向紧邻的存储器块区58和最终存储器块58之间提供横向电隔离(绝缘)。这可包含绝缘、半导电和传导材料中的一或多种，且无论如何，可促进成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料是SiO

如本文中关于其它实施例示出和/或描述的任何其它属性或方面可用于关于图1到19示出和描述的实施例。

参照图20到22来描述替代实例实施例。在适当时使用上文所描述实施例的相同标号，其中用后缀“a”或用不同标号指示某些构造差异。图20和21对应于且描绘紧接在由图9和10所示出的内容之后的处理，但此处是关于构造10a且替代(和先于)由图11到14所示出的内容。在此类实施例中，第二层20的图9和10(图20和21中未示出)的材料24包括牺牲材料。图20和21示出如已通过沟槽40相对于第一层22选择性地(例如，通过各向同性蚀刻)去除图9和10的牺牲材料24，由此形成第二层20中的空隙空间42。在一个此类实施例中且如所示出，此类去除动作已暴露电荷阻挡材料30。

在此类去除之后，在一个实施例中，且参考图22，材料提供到沟槽40中且从其扩散到第二层20中的由牺牲材料24(未示出)的去除形成的空隙空间42中以与个别第一层22中的存储材料串61的存储材料32的固有电荷透射率相比减小个别第二层20中的存储材料串61的存储材料32中的至少一些的固有电荷透射率。扩散材料可扩散到材料30、34和36(未示出)中的一个或多个中且保留在所述材料30、34和36中的一个或多个中。处理可如上文关于图11到14所描述或以其它方式而发生。可使用如本文中关于其它实施例所示出和/或描述的任何其它属性或方面。

以上实施例示出实例，其中个别绝缘层20中的所有存储材料32比个别导电层22中的存储材料32固有地更不具电荷透射性(例如，通过在所有层20中的所有材料32中所示出的点画)。关于图23示出和描述替代实例实施例10b。已在适当时使用来自上文所描述的实施例的相同标号，其中用后缀“b”或用不同标号指示某些构造差异。构造10b的存储材料串61是实例，其中个别绝缘层20中的存储材料32的少于全部比个别导电层22中的存储材料32固有地更不具电荷透射性。在一个此类实施例中，个别绝缘层20中的存储材料32均不比个别导电层22中的存储材料32固有地更具电荷透射性。仅借助于实例，此类构造可由材料部分扩散到存储材料的相对侧中和从存储材料的相对侧部分扩散产生。可使用如本文中关于其它实施例所示出和/或描述的任何其它属性或方面。

在一个实施例中，个别绝缘层20中的存储材料串61的存储材料32在界面(a)或界面(b)处，其中此类存储材料32比个别导电层22中的存储材料串61中的存储材料32固有地更不具电荷透射性。以上实例实施例示出实例，其中点画存储材料32在界面(a)和界面(b)两者处。这也示出实例，其中个别绝缘层20中的点画存储材料32沿着所有界面(a)和所有界面(b)延伸。替代地，实例点画存储材料32可在界面(a)或界面(b)处且不包括(不处于)另一界面，和/或个别绝缘层20中的点画存储材料32可以是沿着界面(a)中的一个或两个的少于全部或沿着界面(b)的少于全部延伸。此类实例实施例构造10c到10e仅借助于实例以上文所描述实施例所用的相同标号示出于图24、25、26中，其中分别用后缀“c”、“d”和“e”指示某些构造差异。可使用如本文中关于其它实施例所示出和/或描述的任何其它属性或方面。

图15到25示出实例，其中个别绝缘层20中的实例点画存储材料32中的至少一些沿着个别绝缘层20的所有竖直厚度延伸，且图26示出实例，其中所述至少一些沿着个别绝缘层20的竖直厚度的少于全部延伸。

替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖与制造方法无关的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一个。同样，上文所描述的方法实施例可并入、形成和/或具有相对于装置实施例描述的属性中的任一个。

本发明的一些实施例包含包括存储器单元(例如，56)串(例如，49)的存储器阵列(例如，12)。存储器阵列包括竖直堆叠(例如，18)，所述竖直堆叠包括交替的绝缘层(例如，20)和导电层(例如，22)。堆叠中的存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串(例如，53)和存储材料串(例如，61)。个别绝缘层中的存储材料串的存储材料中的至少一些比个别导电层中的存储材料串中的存储材料固有地更不具电荷透射性。可使用如本文中关于其它实施例所示出和/或描述的任何其它属性或方面。

本发明的一些实施例包含包括存储器单元(例如，56)串(例如，49)的存储器阵列(例如，12)。存储器阵列包括竖直堆叠(例如，18)，所述竖直堆叠包括交替的绝缘层(例如，20)和导电层(例如，22)。导电层单独地包括导电线(例如，29)。堆叠中的存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串(例如，53)和存储材料串(例如，61)。个别存储器单元在个别导电层中且包括沟道材料串的沟道材料(例如，36)、作为导电线中的一个的部分的栅极区(例如，52)和横向地在栅极区与沟道材料之间的存储器结构(例如，65)。存储器结构包括横向地邻近栅极区的绝缘电荷阻挡材料(例如，30)、横向地邻近沟道材料的绝缘电荷传递材料(例如，34)和导电层中的横向地在电荷阻挡材料与绝缘电荷传递材料之间的存储材料(例如，32)。界面(a)处或界面(b)处的个别绝缘层中的存储材料串的存储材料比个别导电层中的存储材料串中的存储材料固有地更不具电荷透射性，其中(a)：属于绝缘电荷阻挡材料和存储材料，且(b)：属于绝缘电荷传递材料和存储材料。可使用如本文中关于其它实施例所示出和/或描述的任何其它属性或方面。

上述处理或构造可视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统还可作为成品构造的部分形成于任何位置，且在一些实施例中可在阵列下方(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。介入结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或介电层)。此外，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。

上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和特殊应用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

本文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“以下”、“在…下”、“在…下方”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可相对的方向。另外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。此外，“竖向地延伸(elevationally-extending/extend(ing)elevationally)”是指从恰好水平偏离至少45°的方向。另外，相对于场效应晶体管“竖向地延伸”、“水平地延伸(extend(ing)horizontally/horizontally-extending)”和类似术语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“水平地延伸”和类似术语是参考基底长度的定向，在操作中电流在发射极与集电极之间沿着所述定向流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。

另外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些橫向重叠(即，水平地)。此外，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向朝外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向朝内(即，与是否存在两个所陈述区/材料/组件的任何横向重叠无关)。

本文中所描述的材料、区和结构中的任一个可以是均质的或非均质的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此类一或多种组合物、基本上由此类一或多种组合物组成或由此类一或多种组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。

此外，单独使用的“厚度”(前面无方向性形容词)定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直地穿过给定材料或区的平均直线距离。此外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区非均质的情况下。如果两个所论述材料或区并未直接抵靠彼此，那么在所述材料或区非均质的情况下，“不同成分”仅要求两个所论述材料或区的最接近于彼此的那些部分在化学上和/或在物理上不同。本文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相反地，前面没有“正”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。

在本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相反地，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。

本文件中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。另外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。

本文中的导电/导体/传导材料中的任一种的成分可以是金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金以及任何一或多种导电金属化合物中的任一种或组合。

在本文中，关于蚀刻(etch/etching)、去除、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以按体积计至少2:1的比率进行的此类动作。另外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。

除非另有指示，否则本文中“或”的使用涵盖任一个和两者。

根据规定，已经以就结构和方法特征来说更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所示出和描述的具体特征，因为本文中所公开的手段包括实例实施例。由此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。