一种eFlash电路和模拟电路共用测试PAD的电路结构

(一)技术领域：

本发明属于集成电路芯片的测试电路设计领域，具体涉及eFlash测试电路设计与模拟测试电路共用测试PAD的实现。

(二)背景技术：

eFlash具有掉电数据保持的非挥发特性，是MCU中必不可少的组成部分，用来存储代码和使用过程中产生的数据。不同于一般模拟电路，eFlash中包含多种电压，尤其是写入和消除动作需要高压/低压，考虑到eFlash中高低压，以及其他一些特性，测试时eFlash相关功能、性能通常是单独测试的，相关测试PAD一般也不与外围其他模拟电路共用。主要是考虑到eFlash测试电路与模拟测试电路的不同电压域之间互联，容易产生意料之外的漏电通路以及耐压等问题。

本发明所涉及的电路中，eFlash测试电路采用PMOS开关管控制传送4V电位到测试PAD，模拟测试电路采用NMOS开关管控制传送0.5～2.75V电位到测试PAD上，因两者在上述电源和控制方式上的差异，通常由各自PAD承担测试任务。然而，这样虽然避免了一些不必要的麻烦，却是浪费了测试PAD数量和牺牲了版图面积。因此，本发明在充分考虑上述不同电压域之间互联所存在的风险之上，设计此电路结构，从而在避免漏电通路产生的同时实现了eFlash电路和模拟电路共用测试PAD，减少了PAD数量，节省版图面积。

(三)发明内容：

本文提出了一种eFlash电路和模拟电路共用测试PAD的实现方法。

本电路结构通过改进电平位移电路电路和PMOS传输电路的方式，实现了在测试模拟电路电位时，eFlash的测试通路处于完全关闭状态。

本发明主要包括eFlash PMOS传输电路、模拟电路NMOS传输电路和控制电路几个电路功能模块组成，其中：

eFlash PMOS传输电路：包括PMOS开关管PM0，PM1，PM2；

模拟电路NMOS传输电路：包括NMOS开关管NM0；

控制电路C2：改进型电平位移器。

NMOS开关管NM0：NMOS开关管NM0的源极接芯片测试PAD TM，NMOS开关管NM0的漏极接模拟电路待测电平TM_ana，NMOS开关管NM0的栅极接控制信号CTRL1，NMOS开关管NM0的衬底接地；

PMOS开关管PM0：PMOS开关管PM0的源极和衬底接芯片测试PAD TM，PMOS开关管PM0的漏极接PMOS开关管PM1的源极，PMOS开关管PM0的栅极接控制电路C2的输出G2；

PMOS开关管PM1：PMOS开关管PM1的源极接PMOS开关管PM0的漏极，PMOS开关管PM1的漏极接PMOS开关管PM2的源极，PMOS开关管PM1的栅极接VD15电平，PMOS开关管PM1的衬底接eFlash电路待测电平TM_ef；

PMOS开关管PM2：PMOS开关管PM2的源极接PMOS开关管PM1的漏极，PMOS开关管PM2的漏极和衬底接eFlash电路待测电平TM_ef，PMOS开关管PM2的栅极接控制信号CTRL2。

控制电路C2：输入端口接控制信号CTRL2，输出端口G2与PMOS开关管PM0的栅极连接，电源端接芯片测试PAD TM。

控制电路C2(改进型电平位移器)由晶体管NM1、晶体管NM2、晶体管PM3、晶体管PM4、晶体管PM5和反相器Inv1构成，其输入控制信号为CTRL2，输出信号为G2，电源为VDD；具体连接关系为：晶体管NM1的源极和衬底接地，晶体管NM1的栅极接反相器Inv1的输出，晶体管NM1的漏极接晶体管PM4的漏极和晶体管PM5的栅极；晶体管PM4的漏极接晶体管NM1的漏极和晶体管PM5的栅极，晶体管PM4的源极接晶体管PM3的漏极和晶体管PM5的源极，晶体管PM4的衬底接电源VDD，晶体管PM4的栅极接晶体管PM5的漏极；晶体管NM2的源极和衬底接地，晶体管NM2的栅极接输入控制信号CTRL1，晶体管NM2的漏极接晶体管PM5的漏极、晶体管PM4的栅极；晶体管PM5的漏极接晶体管NM2的漏极、晶体管PM4的栅极，晶体管PM5的栅极接晶体管NM1的漏极和晶体管PM4的漏极和输出信号G1，晶体管PM5的源极接晶体管PM3的晶体管的漏极和晶体管PM4的源极，PM5的衬底接电源VDD；晶体管PM3的源极和衬底接电源VDD，晶体管PM3的漏极接晶体管PM4的源极和晶体管PM5的源极，晶体管PM3的栅极接固定电位VD25。

(四)附图说明：

图1eFlash电路和模拟电路共用测试PAD的实现电路

图2改进型电平位移器电路

(五)具体实施方式：

下面，结合附图对本发明的具体实施方式进一步详细说明。

图1为本发明eFlash电路和模拟电路共用测试PAD的具体实现电路，展示了所述发明电路的基本结构，由MOS开关管和改进型电平位移器控制电路构成。所述控制信号CTRL1，电压范围为0-2.75V；控制信号CTRL2，电压范围为0-2.3V；所述模拟电路待测信号TM_ana，电压范围为0.5-2.75V；所述eFlash电路待测信号TM_ef，电压为4V；所述芯片测试PAD TM，电压范围为0.5-4V。

图2为改进型电平位移器，在传统电平位移器中，增加PM3，其中PM3的栅极电位为VD25(2.3V电平的电源)，以提升电平移位器的翻转下限。该电平位移器输入信号CTRL2的电压幅度为0-2.3V，电源电压VDD(TM)幅度为0.5-4V，此电平位移器实现2.3V电压幅度转换成4V幅度的功能，并且当待测电位TM小于VD25+Vth_p(0.7V)时，PM3开关管截止，电平位移器不工作，防止漏电。

当TM测试eFlash电路电位TM_ef时，NM0的栅极电位为0，NM0开关管截止，模拟测试电路不影响eFlash输出电位的测试；PM2的栅极电位0，PM2开关管导通；PM0的栅极电为0，PM0开关管导通，PM1的栅极电位为1.5V，即PMOS传输通路导通，TM输出eFlash待测电位TM_ef(4V)。

当TM测试模拟电路电位TM_ana时，NM0的栅极电位为CTRL1(2.75V电位)，NM0开关导通，模拟电路待测电平TM_ana传送到TM PAD上。此时，eFlash测试电路中的电平位移器的PM3的栅极电位为VD25，待测电位的最大值为2.75V，小于VD25+Vth_p(0.7V)PM3开关管截止，即电平位移器不工作。同时，PM2的栅极电位为VD25，待测电位TM_ana的最大值为2.75V，小于VD25+Vth_p(0.7V)PM2开关管亦截止，即eFlash测试电路完全关断且改进型电平位移器不工作，避免漏电。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的设计原则、技术方案之内，所做的任何修改、等同替换、改进等，均包含在本发明保护范围内。