一种用于人工智能计算的方法、设备及介质

技术领域

本申请涉及通信领域，尤其涉及一种用于人工智能计算的技术。

背景技术

神经网络结构被转化为矩阵计算，数学家很好地模拟了人类大脑的功能。这种建模产生了大量的矩阵计算，在深度学习系统中，还引入了各个参数的非线性处理，大尺寸矩阵经常导致非常慢的人工智能计算。

该计算问题的解决方案是以并行和流水线方式尽可能快地执行计算的大规模逻辑芯片，将多个GPU芯片组合在一起计算大型矩阵是目前采用的一种方法，另一种方法是降低计算的精度，以在像TPU这样的单个芯片中适应更多的并行ALU，用于表示参数的数字系统有时减少到8位，以在单个芯片上具有更多的并行计算逻辑，这种准确性的降低在人工智能系统中是可能的，因为人工智能计算不需要准确性来做出决定。另一方面，用于科学计算的计算方法通常需要使用浮点协处理器来产生非常精确的结果。然而，这种类型的精确计算在人工智能系统中是不必要的，因为数千个神经元的每个参数在整个决策过程中只需要携带“偏好”或“选择”。例如，检测绘图中圆的数量的人工智能系统并不关心每个圆的大小。

人工智能矩阵中最耗时的计算部分是将参数相乘、相加并使用非线性Sigmoid归一化曲线映射每个参数的过程，对于人工智能问题的极端情况，矩阵大小可能扩展得很大，并且这种系统的数字计算变得几乎不可能执行，数字乘法最快的方法是华莱士树，在并行方法中，需要多个华莱士树硬件来计算多个乘法，华莱士树是大型硬件，并且计算需要许多门延迟。将乘法的结果相加也需要许多级的加法器。这可能是一个缓慢的过程。

发明内容

本申请的一个目的是提供一种用于人工智能计算的方法、设备及介质。

根据本申请的一个方面，提供了一种用于人工智能计算的方法，该方法包括：

获得用于人工智能计算的输入信息；

将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。

根据本申请的一个方面，提供了一种用于人工智能计算的装置，该装置包括：

一一模块，用于获得用于人工智能计算的输入信息；

一二模块，用于将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。

根据本申请的一个方面，提供了一种用于人工智能计算的计算机设备，该设备包括：

处理器；以及

被安排成存储计算机可执行指令的存储器，所述可执行指令在被执行时使所述处理器执行如上任一所述方法的步骤。

根据本申请的一个方面，提供了一种计算机可读存储介质，其上存储有计算机程序/指令，其特征在于，该计算机程序/指令在被执行时使得系统进行执行如上任一所述方法的步骤。

根据本申请的一个方面，提供了一种计算机程序产品，包括计算机程序/指令，其特征在于，该计算机程序/指令被处理器执行时实现如上任一所述方法的步骤。

与现有技术相比，本申请通过获得用于人工智能计算的输入信息；将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量，从而通过模拟信号的形式进行人工智能计算，可以显著减少执行人工智能所需的计算时间。此外，本申请还可以使得创建芯片所需的硬件数量显著减少。本申请还采用了通过级联芯片的方法来扩展人工智能系统尺寸的方法，在这种级联架构中，由这种方法执行的人工智能计算是实时计算，而不需要等待软件干预，因此，本申请可以加速用于非常大的AI系统的人工智能计算。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出根据本申请一个实施例的一种用于人工智能计算的方法流程图；

图2示出根据本申请一个实施例的一种用于人工智能计算的装置结构图；

图3示出神经网络的数学公式的示意图；

图4示出本申请一个实施例的一种用于级联的人工智能电路的示意图；

图5示出本申请一个实施例的一种用于获得模拟信号的D-A转换器的电路示意图；

图6示出本申请一个实施例的一种模拟加法单元的电路示意图；

图7示出本申请一个实施例的另一种模拟加法单元的电路示意图；

图8示出本申请一个实施例的一种用于获得决策向量的比较器单元的电路示意图；

图9示出本申请一个实施例的一种模拟乘法单元的电路示意图；

图10示出本申请一个实施例的一种模拟激活函数滤波单元的电路示意图；

图11示出本申请一个实施例的一种模拟加法器的示意图；

图12示出本申请一个实施例的一种模拟乘法器的示意图；

图13示出本申请一个实施例的一种模拟加法器的示意图；

图14示出本申请一个实施例的一种多路模拟输入选择单元的电路示意图；

图15示出可被用于实施本申请中所述的各个实施例的示例性系统。

附图中相同或相似的附图标记代表相同或相似的部件。

实施方式

下面结合附图对本申请作进一步详细描述。

在本申请一个典型的配置中，终端、服务网络的设备和可信方均包括一个或多个处理器(例如，中央处理器（Central Processing Unit，CPU）)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RandomAccess Memory，RAM)和/或非易失性内存等形式，如只读存储器(Read Only Memory，ROM)或闪存(Flash Memory)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存（Phase-Change Memory，PCM）、可编程随机存取存储器(Programmable Random Access Memory，PRAM)、静态随机存取存储器(Static Random-Access Memory，SRAM)、动态随机存取存储器 (Dynamic Random AccessMemory，DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器 (Electrically-Erasable Programmable Read-Only Memory，EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、数字多功能光盘(Digital Versatile Disc ,DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。

本申请所指设备包括但不限于用户设备、网络设备、或用户设备与网络设备通过网络相集成所构成的设备。所述用户设备包括但不限于任何一种可与用户进行人机交互（例如通过触摸板进行人机交互）的移动电子产品，例如智能手机、平板电脑等，所述移动电子产品可以采用任意操作系统，如Android操作系统、iOS操作系统等。其中，所述网络设备包括一种能够按照事先设定或存储的指令，自动进行数值计算和信息处理的电子设备，其硬件包括但不限于微处理器、专用集成电路(Application Specific IntegratedCircuit，ASIC)、可编程逻辑器件（Programmable Logic Device，PLD）、现场可编程门阵列（Field Programmable Gate Array，FPGA）、数字信号处理器（Digital Signal Processor，DSP）、嵌入式设备等。所述网络设备包括但不限于计算机、网络主机、单个网络服务器、多个网络服务器集或多个服务器构成的云；在此，云由基于云计算（Cloud Computing）的大量计算机或网络服务器构成，其中，云计算是分布式计算的一种，由一群松散耦合的计算机集组成的一个虚拟超级计算机。所述网络包括但不限于互联网、广域网、城域网、局域网、VPN网络、无线自组织网络（Ad Hoc网络）等。优选地，所述设备还可以是运行于所述用户设备、网络设备、或用户设备与网络设备、网络设备、触摸终端或网络设备与触摸终端通过网络相集成所构成的设备上的程序。

当然，本领域技术人员应能理解上述设备仅为举例，其他现有的或今后可能出现的设备如可适用于本申请，也应包含在本申请保护范围以内，并在此以引用方式包含于此。

在本申请的描述中，“多个”的含义是两个或者更多，除非另有明确具体的限定。

图1示出根据本申请一个实施例的一种用于人工智能计算的方法流程图，该方法包括步骤S11和步骤S12。在步骤S11中，获得用于人工智能计算的输入信息；在步骤S12中，将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。

在步骤S11中，获得用于人工智能计算的输入信息。在一些实施例中，输入信息包括但不限于权重矩阵、偏差向量和输入向量。在一些实施例中，输入信息是数字形式的，需要通过来自CPU的数据总线保存在寄存器中，需要从寄存器中获取输入信息。在一些实施例中，人工智能计算是使用权重矩阵、偏差向量和输入事件向量来计算人工智能决策值，权重矩阵和偏差向量通常由AI的学习过程确定，并且在AI计算之前给出最终值，人工智能计算涉及许多乘法和加法，通常要求AI尽可能快地执行人工智能计算，以向数字系统提供决策点，决策点由决策向量表示。

在步骤S12中，将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。在一些实施例中，第一人工智能电路包括用于执行人工智能计算（AI计算，矩阵计算）的人工智能计算单元，该人工智能计算单元是采用模拟电路技术来执行人工智能计算，而并非采用传统的模拟电路技术来执行人工智能计算，从而可以实现以较少数量的硬件实现人工智能计算，还可以加快人工智能计算的计算速度。在一些实施例中，第一人工智能电路还包括寄存器、数据总线等数字电路。在一些实施例中，人工智能计算模拟电路包括但不限于模拟加法单元、模拟乘法单元、模拟激活函数滤波单元等模块。在一些实施例中，需要先将数字形式的输入信息转换成对应的模拟信号，然后再将该模拟信号输入第一人工智能电路，使得在第一人工智能电路中的人工智能计算模拟电路中通过模拟信号的形式进行人工智能计算，或者，还可以直接将数字形式的输入信息输入第一人工智能电路，第一人工智能电路内部会先将该输入信息转换成对应的模拟信号，然后再将该模拟信号输入第一人工智能电路中的人工智能计算模拟电路，在人工智能计算模拟电路中通过模拟信号的形式进行人工智能计算。在一些实施例中，第一人工智能电路直接输出人工智能计算模拟电路得到的模拟形式的计算结果，后续还需要将该计算结果转换成对应的数字形式的决策向量，或者，第一人工智能电路内部会将人工智能计算模拟电路得到的模拟形式的计算结果转换成对应的数字形式的决策向量，然后第一人工智能电路直接输出该决策向量。在一些实施例中，作为一个示例，图3示出了典型的机器学习系统的人工智能计算的矩阵公式描述，其中，输入向量为Xj，神经网络为权重矩阵Wij，调整决策过程的偏差向量为bi，决策向量为yi，在人工智能系统中，输入向量是多个输入的样本，本方案中的第一输入向量是指其中的一个输入样本，决策向量是由优化的权重矩阵加上偏差向量产生的，最优决策过程是提供最优的回归结果，权重矩阵和偏差向量是由学习过程决定的。在一些实施例中，整个人工智能计算过程都是以模拟信号的形式进行的，是在没有任何数字世界（如CPU）干预的情况下计算的。在一些实施例中，模拟信号的精度取决于两个因素：超过噪声电平的幅度和模拟信号处理的线性度。只要信号电平高于10 MV，模拟信号就能保持良好的精度。在有限的电压范围内，模拟电路可以保持良好的线性度。本申请通过模拟信号的形式进行人工智能计算，可以显著减少执行人工智能所需的计算时间。

在一些实施例中，所述人工智能计算单元包括人工智能计算模拟电路，所述人工智能计算模拟电路包括模拟加法单元、模拟乘法单元、模拟激活函数滤波单元。在一些实施例中，人工智能计算单元包括用于人工智能计算的模拟电路（即人工智能计算模拟电路）。在一些实施例中，人工智能计算模拟电路包括模拟加法单元（模拟加法器）、模拟乘法单元（模拟乘法器）、模拟激活函数滤波单元（例如，模拟Sigmoid转换器），模拟激活函数滤波单元用于使用指数曲线将计算结果的输出限制在某个固定值（例如，一伏特）的边界值内。

在一些实施例中，所述模拟乘法单元为单逻辑门，模拟加法单元为单逻辑门。现有技术中，人工智能计算（矩阵运算）中最大的硬件是用逻辑门制成的传统系统中的逻辑乘法器，当X输入向量具有一个符号位七个数字位，并且W权重矩阵同样也具有一个符号位七个数字位时，每个逻辑乘法器具有大约30个门来执行乘法，当矩阵大小为1000×100时，则需要3百万个门用于这种并行乘法。在本方案中，模拟乘法单元为单逻辑门，由于1个门对应1000 X 100个矩阵元素，因此可立即节省290万个门。当在乘法之后执行加法时，我们需要100000个数字的逻辑加法器的数量，这是传统数字逻辑门中的另一个大量硬件，在本方案中，模拟加法单元为单逻辑门，可以用单个门对至少十个数进行加法运算，加法的速度明显快于传统的逻辑加法器。在本方案中，由于在一个乘法器门内执行乘法，在一个加法器门内执行加法，所以计算速度非常快。

在一些实施例中，所述第一人工智能电路包括D-A转换器及A-D转换器；其中，所述步骤S12包括：将所述输入信息输入所述D-A转换器，得到输出的模拟信号；将所述模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号；将所述决策模拟信号输入所述A-D转换器，得到输出的决策向量。在一些实施例中，D-A转换器用于将数字信号转换成模拟信号，A-D转换器用于将模拟信号转换成数字信号。在一些实施例中，在将数字形式的输入信号输入第一人工智能电路后，第一人工智能电路中的A-D转换器会先将该数字形式的输入信息转换成对应的模拟信号，然后将该模拟信息信号输入由模拟加法单元、模拟乘法单元、模拟激活函数滤波单元组成的人工智能计算模拟电路，得到其输出的决策模拟信号，然后该决策模拟信号会被输入D-A转换器被重新转换成数字形式的决策向量，由于信号被模拟激活函数滤波单元扭曲，因此将模拟信号转换为精确的数字信号是没有意义的，在正常的人工智能应用中，结果由数字状态0或1表示。在一些实施例中，每个D-A转换器只使用7个逻辑门，该硬件成本很容易通过为数字乘法器和数字加法器节省的硬件来补偿，在数字人工智能系统中，数字乘法器和数字加法器花费了大部分的硬件，在本方案中，模拟乘法器和模拟加法器为单逻辑门，可以节省大量的硬件。在一些实施例中，消除硬件成本的另一种方法是消除存储权重矩阵所需的寄存器，我们可以通过采用模拟ROM来实现这一点，模拟ROM通过根据权重矩阵改变电阻器大小来存储关于每个参数在D-A转换器的电路中所对应的权电阻（Rax）的电阻值，通过采用模拟ROM可以使得D-A转换器所使用的硬件数量减少到大约10%。本申请可以使得创建芯片所需的硬件数量显著减少。在一些实施例中，第一人工智能电路输出的数字形式的决策向量可以保存在数字寄存器中，CPU可以读取该数字寄存器中的决策向量，并将该决策向量作为输入信息输入后一阶段的人工智能电路，该后一阶段的人工智能电路中的A-D转换器会将数字形式的决策向量转换成对应的第一模拟信号，并将其输入该后一阶段的人工智能电路中的人工智能计算模拟电路。

在一些实施例中，所述模拟信号位于以零参考电压为中心的预设电压区间内，其中，所述零参考电压为小于供电电压预设差值的电压。在一些实施例中，模拟信号位于以零参考电压为中心的预设电压区间内，即该预设电压区间的区间中心对应的电压值为零参考电压（或者，也可以称为中性电压），零参考电压是一个比供电电压（VCC）低预设差值（例如，4V）的默认电压。在一些实施例中，模拟信号的幅度从零电压点增长到该预设电压区间的正端或负端，就像顺序模拟信号一样，其思想是将数字信号转换为正常的模拟信号，以便使用模拟电路进行计算。在一些实施例中，本申请通过将模拟信号限定在以零参考电压为中心的预设电压区间内，可以保持整个模拟电路计算的连贯性。

在一些实施例中，所述预设差值为4伏，所述预设电压区间为从低于所述零参考电压1伏到高于所述零参考电压1伏的电压区间。在一些实施例中，零参考电压是一个比供电电压（VCC）低4V的默认电压，则第一模拟信号位于【零参考电压-1V，零参考电压+1V】的预设电压区间内。在一些实施例中，所述预设差值为3伏，所述预设电压区间为从低于所述零参考电压0.8伏到高于所述零参考电压0.8伏的电压区间。在一些实施例中，零参考电压是一个比供电电压（VCC）低3V的默认电压，则第一模拟信号位于【零参考电压-0.8V，零参考电压+0.8V】的预设电压区间内。在此，以上提到的预设差值、预设电压区间仅为举例，而非对本申请具体实施方式的限定，预设差值、预设电压区间可以设置为任意的数值。

在一些实施例中，所述输入信息包括第一输入向量、权重矩阵、偏置向量；其中，所述将所述输入信息输入所述D-A转换器，得到输出的模拟信号，包括：将第一输入向量、权重矩阵、偏置向量分别输入所述所述D-A转换器，得到输出的第一模拟信号、第二模拟信号、第三模拟信号；其中，所述将所述模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号。在一些实施例中，第一输入向量由一组数字组成，例如，第一输入向量可以使用1和-1之间的数字范围，可以用8位数或16位数来表示，其中一位表示数字的极性，偏置向量可以使用4和-4之间的数字范围，其中，一位表示极性，其余位表示幅度，决策向量具有与第一输入向量相同的数字范围。作为一个示例，第一输入向量（X）、偏置向量（B）由8位数字表示，第一输入向量具有1位的极性和7位的幅度，偏置向量具有1位的极性、2的整数和5位的小数，在sigmoid函数（一种激活函数）转换之后的决策向量（Y）是与第一输入向量（X）相同的数字格式，在sigmoid函数转换之前的决策向量（Y）是与偏置向量（B）相同的数字格式。以上提到的数字系统仅为举例而非对本申请具体实施方式的限定；其他现有的或者可能出现的数字系统如能适用于本申请，也包含在本申请的保护范围内，并以引用的方式包含于此。在一些实施例中，模拟信号包括第一模拟信号、第二模拟信号及第三模拟信息，将第一输入向量输入D-A转换器，得到其输出的第一模拟信号，将权重矩阵输入D-A转换器，得到其输出的第二模拟信号，将偏置向量输入D-A转换器，得到其输出的第三模拟信号。在一些实施例中，第一输入向量与权重矩阵输入相同的D-A转换器，而由于偏置向量相比于第一输入向量具有较大的数字范围（例如，第一输入向量使用1和-1之间的数字范围，偏置向量使用4和-4之间的数字范围），因此，相比于将第一输入向量输入D-A转换器，在将偏置向量输入D-A转换器时，需要对该D-A转换器进行调整，例如，相应地调整该D-A转换器对应的电路中的至少一个电阻器的电阻值（例如，调整该D-A转换器对应的电路中的每个数字位对应的权电阻的电阻值），或者，将第一输入向量、偏置向量分别输入两个不同的D-A转换器，偏置向量对应的D-A转换器的电路中的至少一个电阻器的电阻值区别于第一输入向量对应的D-A转换器的电路中的至少一个电阻器的电阻值（例如，偏置向量对应的D-A转换器的电路中的每个数字位对应的权电阻的电阻值区别于第一输入向量对应的D-A转换器的电路中的每个数字位对应的权电阻的电阻值），或者，按比例调整该D-A转换器的输出值（例如，偏置向量对应的第三模拟信号在D-A转换期间以2的比率被压缩）。在一些实施例中，在模拟乘法单元（模拟乘法器）中使用第一输入向量（X）对应的第一模拟信号与权重矩阵（W）对应的第二模拟信号来执行乘法，在本方案中，我们选择使输入向量为小于1的数字，并且使权重矩阵值同样也为小于1的数字，因此，输出将始终小于1伏。例如，0.4 V X 0.8 V=0.32 V。在一些实施例中，对于矩阵的每一行，将模拟乘法单元输出的各个模拟信号及偏置向量对应的第三模拟信号输入模拟加法单元（模拟加法器）。在一些实施例中，模拟加法单元输出的模拟信号输入到模拟激活函数滤波单元（例如，Sigmoid转换器），得到其输出的决策模拟信号。人工智能系统行业中没有使用标准的数字格式。有些人使用16位甚至32位数字系统，只是为了方便使用现有的硬件和软件，当用于AI计算的数字系统使用较小的数字系统（例如，8位数字）时，用于计算AI参数的硬件的数目可在单个芯片内减少。这允许并行计算以损失精度为代价来提高单个芯片内的性能，较小的数字系统，如8位，准确性较低，但数字系统的准确性对决策过程的影响很小。例如，对于下面的决策案例“下雨的可能性是20%”和“下雨的可能性是21.089%”，在决策中不会有太大的区别，为此，本方案采用较小的数字系统可以获得更快的人工智能计算速度。本方案所使用的数字系统不应限制本专利中要求保护的发明的范围。我们使用模拟信号来执行人工智能计算，而不是数字系统中的数字，模拟系统中数字系统的准确性与数字世界有着根本的不同，模拟系统中数字系统的准确性在人工智能计算中是非常灵活的，本方案所使用的数字系统不具有任何关键意义，本方案适用于任何其他类型的数字系统。在一些实施例中，第一人工智能电路中的人工智能计算模拟电路输出的决策模拟信号可以作为对应的第一模拟信号直接输入位于该第一人工智能电路的后一阶段的人工智能电路，而不需要再将输入向量输入该后一阶段的人工智能电路，该后一阶段的人工智能电路也更不需要将该输入向量转换成对应的第一模拟信号，该后一阶段的人工智能电路可以直接使用从前一阶段的该第一人工智能电路传输来的决策模拟信号作为对应的第一模拟信号，并将其输入该后一阶段的人工智能电路中的人工智能计算模拟电路，将模拟信号用于输出的显著优点在于，可以立即使用决策模拟信号来执行下一阶段的人工智能计算，或者，第一人工智能电路中的人工智能计算模拟电路输出的决策模拟信号还可以输入A-D转换器转换成对应的数字形式的决策向量并存储在寄存器中，我们可以通过估计从存储第一输入向量的寄存器到存储决策向量的寄存器所花费的总时间，并且该时间除以标准时钟速率产生获得最终结果决策向量所需的时钟数，在提供第一输入向量之后，可以使用该信息来得到决策向量的期望结果。在一些实施例中，第一人工智能电路输出的数字形式的决策向量可以保存在数字寄存器中，CPU可以读取该数字寄存器中的决策向量，并将该决策向量作为第一输入向量输入后一阶段的人工智能电路，该后一阶段的人工智能电路中的A-D转换器会将数字形式的第一输入向量转换成对应的第一模拟信号，并将其输入该后一阶段的人工智能电路中的人工智能计算模拟电路。在一些实施例中，A-D转换器需要将最终结果从Sigmoid转换器输出的决策模拟信号转换成数字形式的存储在寄存器中的决策向量，在人工智能计算中，对这种转换的精度要求并不高，A-D转换器可以大大简化，以便对结果进行粗略估计，Sigmoid转换本身就是扭曲人工智能矩阵计算的结果，这就是不要求最终结果的转换精度的原因，如果最终结果决策向量可以由2位或更少的位来表示，则A-D转换器对于每一位可以只有两个比较器。

在一些实施例中，所述将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号与位于所述第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号输入多路模拟输入选择单元，得到输出的目标模拟信号；将所述目标模拟信号、所述第二模拟信号及所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号。在一些实施例中，可以将第一输入向量经过D-A转换器转换后的第一模拟信号与第二模拟信号、第三模拟信号输入人工智能计算模拟电路，得到输出的决策模拟信号，或者，还可以将来自位于第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号（即第二人工智能电路中的人工智能计算模拟电路输出的第二决策模拟信号，该第二决策模拟信号并没有被输入A-D转换器转换成对应的决策向量，而是直接被输入位于第二人工智能电路的后一阶段的第一人工智能电路）与第二模拟信号、第三模拟信号输入人工智能计算模拟电路，得到输出的决策模拟信号，即需要在第一输入向量经过D-A转换器转换后的第一模拟信号与来自位于第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号之中选择一个模拟信号作为目标模拟信号与第二模拟信号、第三模拟信号输入人工智能计算模拟电路，得到输出的决策模拟信号。在一些实施例中，第一人工智能电路中还包括多路模拟输入选择单元，第一模拟信号与第二决策模拟信号会被输入多路模拟输入选择单元，多路模拟输入选择单元用于在多个输入模拟信号中选择一个作为最终的输入模拟信号，多路模拟输入选择单元将选择的模拟信号输入人工智能计算模拟电路，得到输出的决策模拟信号。在一些实施例中，该多路模拟输入选择单元可以是一个模拟多路复用器，或者，还可以是一个模拟加法器。作为一个示例，如图14所示，该多路模拟输入选择单元的两个输入端分别对应第一输入向量经过D-A转换器转换后的第一模拟信号、位于所述第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号，未使用的输入端需要将其对应的输入电压设置为以零参考电压为中心的预设电压区间的最低电压（例如，VCC-4V-1V），该多路模拟输入选择单元的输出为两个输入端中的已使用的输入端所输入的模拟信号。

在一些实施例中，所述多路模拟输入选择单元中未使用的输入端对应的输入电压设置为以零参考电压为中心的预设电压区间的最低电压。在一些实施例中，多路模拟输入选择单元是一个模拟加法器，该模拟加法器中存在多个输入端，将第一模拟信号与第二决策模拟信号分别对应该多个输入端中的其中一个输入端，若第一模拟信号对应的输入端未使用，则需要将该输入端对应的输入电压设置为以零参考电压为中心的预设电压区间的最低电压，则此时该模拟加法器会将另一个输入端输入的第二决策模拟信号作为目标模拟信号输入第一人工智能电路，即此时该模拟加法器的输出为该第二决策模拟信号，若第二决策模拟信号对应的输入端未使用，则需要将该输入端对应的输入电压设置为以零参考电压为中心的预设电压区间的最低电压，则此时该模拟加法器会将另一个输入端输入的第一模拟信号作为目标模拟信号输入第一人工智能电路，即此时该模拟加法器的输出为该第一模拟信号，其中，零参考电压是一个比供电电压（VCC）低预设差值（例如，4V）的默认电压，例如，零参考电压是VCC-4V，该预设电压区间是一个以该零参考电压为区间中心的电压区间，例如，该预设电压区间是【VCC-4V-1V，VCC-4V+1V】，则将该模拟加法器中未使用的输入端对应的输入电压设置为VCC-4V-1V。作为一个示例，如图11所示，该模拟加法器存在两个输入端，这两个输入端通过并联的方式连接到该模拟加法器的负极，该模拟加法器的正极连接至零参考电压，D-A转换器输出的第一模拟信号输入至其中一个输入端，来自位于第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号输入至另外一个输入端。

在一些实施例中，在所述将第一输入向量、权重矩阵、偏置向量分别输入所述所述D-A转换器，得到输出的第一模拟信号、第二模拟信号、第三模拟信号之前，所述方法还包括：将目标输入向量拆分成多个并联的第一输入向量，以将每个第一输入向量输入并行级联的多个第一人工智能电路中的其中一个第一人工智能电路，得到输出的该第一输入向量对应的决策向量。在一些实施例中，可以先将目标输入向量拆分成多个并联的第一输入向量，如X=（x1，x2，…Xn），权重矩阵的大小需要根据并联的第一输入向量的数量来调整，若第一输入向量xj中有k个元素（j=1…k），则权重矩阵的总列数为（k×n）。在一些实施例中，在将目标输入向量拆分成多个并联的第一输入向量之后，对于每个第一输入向量，将该第一输入向量输入并行级联的多个第一人工智能电路中的其中一个第一人工智能电路，该第一人工智能电路中的D-A转换器会将该第一输入向量转换成对应的第一模拟信号，然后第一模拟信号、权重矩阵对应的第二模拟信号、偏置向量对应的第三模拟信号会被输入该第一人工智能电路中的人工智能计算模拟电路，得到输出的决策模拟信号，然后该第一人工智能电路中的A-D转换器会将其转换成数字形式的决策向量。

在一些实施例中，所述多个第一人工智能电路中的目标人工智能电路对应一个或多个串行级联的人工智能电路，前一个人工智能电路输出的决策模拟信号作为后一个人工智能电路对应的第一模拟信号被输入所述后一个人工智能电路。在一些实施例中，所述多个第一人工智能电路中存在至少一个目标人工智能电路，目标人工智能电路对应一个或多个串行级联的人工智能电路，例如，目标人工智能电路C1串行级联的后一个人工智能电路为C2，C2串行级联的后一个人工智能电路为C3，C3串行级联的后一个人工智能电路为C4，以此类推，串行级联的前一个人工智能电路中的人工智能计算模拟电路输出的决策模拟信号不会被输入A-D转换器转换成对应的决策向量，而是直接被输入后一个人工智能电路，后一个人工智能电路会将该决策模拟信号作为第一模拟信号与权重矩阵对应的第二模拟信号、偏置向量对应的第三模拟信号输入人工智能计算模拟电路，得到其输出的决策模拟信号，以此类推。在一些实施例中，每个人工智能电路所在的芯片级联进行深度学习时，模拟信号可用于人工智能电路之间的神经网络通信，以加快计算速度，当输入向量转换成模拟信号后，可以在没有软件干预的情况下执行级联的多级人工智能计算的计算。作为一个示例，如图4所示，n个人工智能电路并行级联，m个人工智能电路串行级联，那我们将有n*m个人工智能电路用于人工智能计算，在本方案中，各个人工智能电路之间的互连是模拟通信，这意味着人工智能计算是由模拟信号即时执行的，而不涉及CPU操作。在一些实施例中，当人工智能电路被级联用于深度学习时，模拟信号通过整个深度学习人工智能系统来产生结果。人工智能计算可以在没有CPU干预的情况下实时执行，一旦人工智能学会了这个系统，本方案中描述的人工智能计算方法就提供了一个极快的人工智能系统。本申请采用了通过级联芯片的方法来扩展人工智能系统尺寸的方法，在这种级联架构中，由这种方法执行的人工智能计算是实时计算，而不需要等待软件干预，因此，本申请可以加速用于非常大的AI系统的人工智能计算。

在一些实施例中，前一个人工智能电路对应的芯片与后一个人工智能电路对应的芯片之间设置有流水线单元，所述流水线单元用于将所述前一个人工智能电路输出的决策模拟信号基于负反馈放大器转换为电容电荷，并将所述电容电荷转换为对应的第一模拟信号输入至所述后一个人工智能电路。在一些实施例中，每个芯片对应一个人工智能电路，每个人工智能电路对应一个芯片，本方案允许在芯片的边界处具有“流水线”结构，即在串行级联的两个芯片之间设置有流水线单元，因此，可以以模拟形式捕获每个芯片的输出信号，作为流水线操作的一个阶段，对于前一个人工智能电路输出的决策模拟信号，该流水线以模拟形式捕获该决策模拟信号，基于负反馈放大器将该决策模拟信号转换为电容电荷，然后将该电容电荷转换为对应的第一模拟信号输入至串行级联的后一个人工智能电路，例如，在下一个时钟将该电容电荷转换为对应的第一模拟信号输入至后一个人工智能电路，通过将这种类型的流水线应用于级联架构中，使得模拟信号从一个芯片出来，并被馈送到该芯片级联的后一个芯片。

在一些实施例中，所述将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号、所述第二模拟信号输入第一人工智能电路中的模拟乘法单元，得到输出的多个第四模拟信号；将所述多个第四模拟信号、所述第三模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的第五模拟信号；将所述第五模拟信号输入所述第一人工智能电路中的模拟激活函数滤波单元，得到输出的决策模拟信号，其中，所述决策模拟信号位于以零参考电压为中心的预设电压区间内。在一些实施例中，在模拟乘法单元（模拟乘法器）中使用第一输入向量（Xj）对应的第一模拟信号与权重矩阵（Wij）对应的第二模拟信号来执行乘法，作为一个示例，如图12所示，将第一模拟信号（Xj）与第二模拟信号（Wij）分别输入模拟乘法器的两个输入端，该模拟乘法器会输出两者的乘积（Xj* Wij），该模拟乘法器会在相乘的时候对模拟信号进行缩放限制，从而使得两者的乘积仍然位于以零参考电压为中心的预设电压区间内。对于该权重矩阵的每一行，得到输出的多个乘积（即第四模拟信号）。在一些实施例中，对于该权重矩阵的每一行，将该多个第四模拟信号与偏置向量对应的第三模拟信号输入模拟加法单元（模拟加法器），得到输出的第五模拟信号，然后将该第五模拟信号输入到模拟激活函数滤波单元（例如，Sigmoid转换器），得到其输出的决策模拟信号，作为一个示例，如图13所示，将第四模拟信号Xj* Wij与第三模拟信号bj（Bias vector，偏置向量）分别输入模拟加法器（Adder）的两个输入端，然后该模拟加法器的输出的第五模拟信号会被输入到Sigmoid转换器，得到其输出的决策模拟信号，其中，该模拟乘法器会在相加的时候对模拟信号进行缩放，从而使得相加的结果仍然位于以零参考电压为中心的预设电压区间内。模拟激活函数滤波单元用于使用指数曲线将计算结果的输出限制在一伏特的边界值内，该决策模拟信号位于以零参考电压为中心的预设电压区间内，零参考电压是一个比供电电压（VCC）低预设差值（例如，4V）的默认电压，然后该预设电压区间是一个以该零参考电压为区间中心的电压区间，例如，决策模拟信号位于预设电压区间【VCC-4V-1V，VCC-4V+1V】内。在一些实施例中，本方案中通过使用模拟信号的加法器、乘法器和sigmoid转换器来显著更快地执行人工智能计算，本方案中的模拟信号的定义是VCC和地之间的信号，我们使用了高于和低于中性电压1伏的信号范围的例子，中性电压比VCC电平低4伏。在一些实施例中，当权重矩阵大小的数量增加时，乘法器的数量增加。这将导致较大的总功耗，当每个晶体管的尺寸非常小时，我们可以降低总功耗，设计参数很大程度上取决于电流密度，而不是电流，然而，较小的电流需要较高的晶体管值以产生预期的电压范围，设计参数必须根据现有的芯片技术进行调整。由于晶体管元件的数量将比通过数字方法设计的人工智能系统少得多，因此矩阵大小的限制因素将是总功耗。

在一些实施例中，所述将所述多个第四模拟信号、所述第三模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的第五模拟信号，包括：将所述多个第四模拟信号划分为多个分组，每个分组包括至少两个第四模拟信号；对于每个分组，将该分组内的至少两个第四模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的该分组对应的第六模拟信号；将所述多个分组对应的第六模拟信号、所述第三模拟信号输入所述第一人工智能电路中的另一个模拟加法单元，得到输出的第五模拟信号。在一些实施例中，先将该多个第四模拟信号划分为多个分组，每个分组中包括相同数量的第四模拟信号，然后对于每个分组，将该分组中的至少两个第四模拟信号分别输入模拟加法单元（模拟加法器），得到输出的该分组对应的第六模拟信号，作为一个示例，图6示出了一种模拟加法单元的电路图，将一个分组中的至少两个第四模拟信号（P1…Pn）分别输入该模拟加法单元的各个输入端，每个输入端分别与一个电阻器（Rin）相连接，多个输入端并联之后一方面通过一个电阻器（Rf）与输出端相连接，另一方面通过由多个三极管组成的支路与输出端相连接，该由多个三极管组成的支路与多个基极偏置的三极管的集电极相连接，每个基极偏置的三极管的发射极与一个电阻器相连接，输出端输出该分组对应的第六模拟信号（PSn）。在一些实施例中，将每个分组分别对应的第六模拟信号、第三模拟信号输入另一个模拟加法单元模拟加法器，得到输出的第五模拟信号，作为一个示例，图7示出了另一种模拟加法单元的电路图，将每个分组对应的第六模拟信号（PS1…PSm）、第三模拟信号（B）分别输入该模拟加法单元的各个输入端，每个第六模拟信号对应的输入端与一个电阻器（Rin）相连接，第三模拟信号对应的输入端与另一个电阻器（Rb）相连接，多个输入端并联之后一方面通过一个电阻器（Rf）与输出端相连接，另一方面通过由多个三极管组成的支路与输出端相连接，该由多个三极管组成的支路与多个基极偏置的三极管的集电极相连接，每个基极偏置的三极管的发射极与一个电阻器相连接，输出端输出对应的第五模拟信号。

在一些实施例中，所述第五模拟信号在所述模拟加法单元中按照所述多个第四模拟信号的数量被压缩。在一些实施例中，当N个第四模拟信号在模拟加法单元中相加时，输出的第五模拟信号按比例缩小N倍，例如，将4个第四模拟信号在模拟加法单元中相加时，最终输出的第五模拟信号将除以4（即被压缩4倍）。在一些实施例中，第四模拟信号在模拟乘法单元中以预定比率（例如，4）被压缩，从而使得压缩后的第四模拟信号仍然处于以零参考电压为中心的预设电压区间（例如，【VCC-4V-1V，VCC-4V+1V】）内。在一些实施例中，所述第五模拟信号在所述模拟加法单元中按照所述多个第四模拟信号的数量被压缩。

在一些实施例中，每个第四模拟信号在所述模拟加法单元中对应的输入端与一个电阻器相连接，该第四模拟信号通过所述电阻器在所述另一个模拟加法单元中进行缩放，所述第三模拟信号在所述模拟加法单元中对应的输入端与另一个电阻器相连接，所述第三模拟信号通过所述另一个电阻器在所述另一个模拟加法单元中进行缩放。作为一个示例，如图7所示，图7示出了另一种模拟加法单元的电路图，将每个分组对应的第六模拟信号（PS1…PSm）、第三模拟信号（B）分别输入该模拟加法单元的各个输入端，每个第六模拟信号对应的输入端与一个电阻器（Rin）相连接，第三模拟信号对应的输入端与另一个电阻器（Rb）相连接，通过调整Rin的电阻值和Rb的电阻值，来对第四模拟信号、第三模拟信号进行缩放，并对缩放后的第四模拟信号、缩放后的第三模拟信号进行相加。

在一些实施例中，所述模拟乘法单元包括两个极性相反的输出端，若所述第四模拟信号的极性为正，则所述模拟乘法单元中的正极性输出端输出所述第四模型信号，若所述第四模拟信号的极性为负，则所述模拟乘法单元中的负极性输出端输出所述第四模型信号。在一些实施例中，第四模拟信号位于以零参考电压为区间中心的预设电压区间内，所述零参考电压为小于供电电压预设差值的电压，例如，零参考电压是一个比供电电压（VCC）低预设差值（例如，4V）的默认电压VCC-4V，例如，第四模拟信号位于【VCC-4V-1V，VCC-4V+1V】区间内，第四模拟信号的电压极性可能是正极性，也可能是负极性，例如，第四模拟信号的电压位于-1V至+1V的电压范围内。在一些实施例中，模拟乘法单元中包括两个极性相反的输出端，若相乘后得到的第四模拟信号的极性为正，则该模拟乘法单元中的正极性输出端会输出该第四模型信号，此时，负极性输出端不出输出模拟信号，若相乘后得到的第四模拟信号的极性为负，则该模拟乘法单元中的负极性输出端会输出该第四模型信号，此时，正极性输出端不出输出模拟信号，即通过两个极性相反的输出端来表现出电压极性相反的正结果和负结果之间的差异。

在一些实施例中，所述模拟乘法单元包括第五复合三极管单元、第六复合三极管单元，所述第五复合三极管单元包括第六目标三极管、第七目标三极管，所述第六目标三极管的发射极与所述第七目标三极管的发射极通过一个第一目标电阻器相连接，所述第六目标三极管的基极输入为所述第二模拟信号，所述第七目标三极管的基极输入为第一基准电压，所述第六复合三极管单元包括第八目标三极管、第九目标三极管，所述第八目标三极管的发射极与所述第九目标三极管的发射极同样通过一个第一目标电阻器相连接，所述第八目标三极管的基极输入为所述第一模拟信号，所述第九目标三极管的基极输入为第一基准电压，所述第六复合三极管单元通过并联的两个第二目标电阻器连接至供电电压，所述正极性输出端、负极性输出端分别通过所述并联的两个第二目标电阻器中的其中一个第二目标电阻器连接至供电电压，所述第四模拟信号在所述模拟乘法单元中根据所述第一目标电阻器的电阻值和所述第二目标电阻器的电阻值被缩放。作为一个示例，图9示出了一种模拟乘法单元，该模拟乘法单元包括第五复合三极管单元、第六复合三极管单元，第五复合三极管单元包括第六目标三极管、第七目标三极管，第六目标三极管的基极输入为第二模拟信号Wij-Vbe（基级与发射级间电压），第七目标三极管的基极输入为第一基准电压-4V- Vbe（基级与发射级间电压），第六目标三极管的发射极与第七目标三极管的发射极通过一个第一目标电阻器（Ri）相连接，第六目标三极管的发射极与第七目标三极管的发射极各自与一个基极偏置的三极管相连接，第六目标三极管的集电极与第七目标三极管的集电极通过若干个三极管连接至供电电压，第六复合三极管单元包括第八目标三极管、第九目标三极管，第八目标三极管的基极输入为第一模拟信号Xi-Vbe（基级与发射级间电压），第九目标三极管的基极输入同样为第一基准电压-4V- Vbe（基级与发射级间电压），第八目标三极管的发射极与第九目标三极管的发射极同样通过一个第一目标电阻器（Ri）相连接，第八目标三极管的发射极与第九目标三极管的发射极各自与一个基极偏置的三极管相连接，第六目标三极管的集电极与第七目标三极管的集电极各自通过若干个三极管连接至供电电压，第八目标三极管的集电极与第九目标三极管的集电极先通过若干个三极管再通过并联的两个第二目标电阻器（Rc）连接至供电电压，该模拟乘法单元包括两个极性相反的输出端，分别是正极性输出端Pout+和负极性输出端Pout-，通过调整Ri的电阻值和Rc的电阻值，可以使得该模拟乘法单元所输出的第四模拟信号在该模拟乘法单元中按照预定比例进行缩放，使得缩放后的第四模拟信号仍然位于以零参考电压为中心的预设电压区间（例如，【VCC-4V-1V，VCC-4V+1V】）内，其中，该预定比例是根据Ri的电阻值和Rc的电阻值计算得到的。

在一些实施例中，所述模拟激活函数滤波单元包括第七复合三极管单元、第一目标三极管、第二目标三极管、第三目标三极管，其中，所述第七复合三极管单元包括第四目标三极管、第五目标三极管，所述第四目标三极管的发射极与所述第五目标三极管的发射极相连接，所述第四目标三极管的基极输入为所述第五模拟信号，所述第五目标三极管的基极输入为第二基准电压，所述第四目标三极管的发射极、所述第五目标三极管的发射极均与所述第一目标三极管相连接，所述第五目标三极管的集电极与所述第二目标三极管的基极相连接，所述第二目标三极管的发射极与所述第三目标三极管的集电极相连接，所述第一目标三极管、所述第三目标三极管的基极偏置，所述第二目标三极管的发射极为所述模拟激活函数滤波单元的输出端。作为一个示例，图10示出了一种模拟激活函数滤波单元（sigmoid转换器），该sigmoid转换器包括第七复合三极管单元、第一目标三极管、第二目标三极管、第三目标三极管，第七复合三极管单元包括第四目标三极管、第五目标三极管，第四目标三极管的发射极与第五目标三极管的发射极相连接，第四目标三极管的发射极、第五目标三极管的发射极与同一个基极偏置的第一目标三极管相连接，第四目标三极管的基极输入为第五模拟信号Wi，第五目标三极管的基极输入为第二基准电压-4V- Vbe（基级与发射级间电压），第五目标三极管的集电极与一个电阻器相连接，第五目标三极管的集电极还与第二目标三极管的基极相连接，第二目标三极管的发射极与一个基极偏置的第三目标三极管相连接，第二目标三极管的发射极为该sigmoid转换器的输出端，该sigmoid转换器输出的决策模拟信号的电压 摆幅为2V，即该决策模拟信号的电压值位于【VCC-4V-1V，VCC-4V+1V】的区间内，其中，VCC是指供电电压。

在一些实施例中，所述输入信息包括多个数字位；其中，所述将所述输入信息输入所述D-A转换器，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号。在一些实施例中，在一些实施例中，输入信息包括多个数字位（例如，8个数字位），对于输入信息中的每个数字位上的数值（例如，0或1），将该数值对应的预设输入信号（输入电压或输入电流，例如，0对应-1V或0V，1对应1V）输入该D-A转换器中与该数字位对应的输入端，从而得到该D-A转换器的输出端输出的模拟信号。

在一些实施例中，所述输入信息还包括一个极性位；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，以及将所述输入信息中的所述极性位上的数值对应的输入信号输入所述D-A转换器中的所述极性位对应的输入端，得到输出的模拟信号。在一些实施例中，输入信息包括多个数字位（例如，7个数字位）及一个表示输入信息极性的极性位，还需要将输入信息中的极性位上的数值（例如，0或1）对应的预设输入信号（输入电压或输入电流，例如，0对应-1V或0V，1对应1V）输入该D-A转换器中与该极性位对应的输入端。

在一些实施例中，所述D-A转换器包括每个数字位对应的第一支路与第二支路，每个数字位对应的第一支路包括该数字位对应的第一复合三极管单元及第一三极管，所述第一三极管的基极输入为基准电压，所述第一复合三极管单元与所述D-A转换器的输出端、所述第一三极管的集电极相连接，每个数字位对应的第二支路包括该数字位对应的第二复合三极管单元及第二三极管，所述第二三极管的发射极与该数字位对应的权电阻相连接，所述第二复合三极管单元与所述D-A转换器的输出端、所述第二三极管的集电极相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第一复合三极管单元及该数字位对应的第二支路中的第二复合三极管单元，得到输出的模拟信号。在一些实施例中，D-A转换器的电路中包括每个数字位对应的第一支路与第二支路，每个数字位对应的第一支路包括该数字位对应的第一复合三极管单元及第一三极管，第一三极管的基极输入为基准电压（Vref），第一三极管的发射极与一个电阻器相连接，第一三极管的集电极通过第一复合三极管单元与该D-A转换器的输出端相连接，每个数字位对应的第二支路包括该数字位对应的第二复合三极管单元及第二三极管，第二三极管的发射极通过一个基极偏置的三极管与一个权电阻相连接，该权电阻的另一端接地，每个数字位对应不同电阻值的权电阻，第二三极管的集电极通过第二复合三极管单元与该D-A转换器的输出端相连接，其中，复合三极管单元是指由相连接（例如，各自的发射极相连接）的多个三极管单元构成的复合单元。在一些实施例中，对于所述输入信息中的每个数字位上的数值（例如，0或1），将该数值对应的输入信号（输入电压或输入电流，例如，0对应-1V或0V，1对应1V）输入该数字位对应的第一支路中的第一复合三极管单元中的至少一个三极管的基极及该数字位对应的第二支路中的第二复合三极管单元中的至少一个三极管的基极，从而得到该D-A转换器输出的模拟信号。

在一些实施例中，所述第一复合三极管单元包括第三三极管及第四三极管，所述第三三极管的发射极与所述第四三极管的发射极相连接，所述第三三极管的发射极、所述第四三极管的发射极均与所述第一三极管的集电极相连接，所述第三三极管的的集电极与所述D-A转换器的输出端相连接，所述第二复合三极管单元包括第五三极管及第六三极管，所述第五三极管的发射极与所述第六三极管的发射极相连接，所述第五三极管的发射极、所述第六三极管的发射极均与所述第二三极管的集电极相连接，所述第五三极管的的集电极与所述D-A转换器的输出端相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第一复合三极管单元及该数字位对应的第二支路中的第二复合三极管单元，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第三三极管的基极、该数字位对应的第二支路中的第六三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第四三极管的基极、该数字位对应的第二支路中的第五三极管的基极，得到输出的模拟信号。在一些实施例中，第一复合三极管单元包括两个三极管，分别是第三三极管和第四三极管，第三三极管的发射极与第四三极管的发射极相连接，第三三极管的发射极、第四三极管的发射极均与第一三极管的集电极相连接，第三三极管的的集电极与该D-A转换器的输出端相连接，第二复合三极管单元同样包括两个三极管，分别是第五三极管和第六三极管，第五三极管的发射极与第六三极管的发射极相连接，第五三极管的发射极、第六三极管的发射极均与第二三极管的集电极相连接，第五三极管的的集电极与该D-A转换器的输出端相连接。

在一些实施例中，所述输入信息还包括一个极性位，每个数字位对应的第一支路还包括所述极性位对应的第三复合三极管单元，所述第三复合三极管单元包括第七三极管及第八三极管，所述第三三极管的发射极、所述第四三极管的发射极均与所述第七三极管的集电极相连接，所述第七三极管的发射极、所述第八三极管的发射极均与所述第一三极管的集电极相连接，每个数字位对应的第二支路还包括所述极性位对应的第四复合三极管单元，所述第四复合三极管单元包括第九三极管及第十三极管，所述第五三极管的发射极、所述第六三极管的发射极均与所述第九三极管的集电极相连接，所述第九三极管的发射极、所述第十三极管的发射极均与所述第二三极管的集电极相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第三三极管的基极、该数字位对应的第二支路中的第六三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第四三极管的基极、该数字位对应的第二支路中的第五三极管的基极，得到输出的模拟信号，还包括：对于所述输入信息中的每个数字位，将所述输入信息中的极性位上的数值对应的输入信号输入该数字位对应的第一支路中的第七三极管的基极、该数字位对应的第二支路中的第十三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第八三极管的基极、该数字位对应的第二支路中的第九三极管的基极。在一些实施例中，每个数字位对应的第一支路还包括该极性位对应的第三复合三极管单元，第三复合三极管单元包括两个三极管，分别是第七三极管和第八三极管，第七三极管的发射极和第八三极管的发射极相连接，第三三极管的发射极、所述第四三极管的发射极均与第七三极管的集电极相连接，第七三极管的发射极、第八三极管的发射极均与第一三极管的集电极相连接，每个数字位对应的第二支路还包括该极性位对应的第四复合三极管单元，第四复合三极管单元同样包括两个三极管，分别是第九三极管和第十三极管，第九三极管的发射极和第十三极管的发射极相连接，第五三极管的发射极、第六三极管的发射极均与第九三极管的集电极相连接，第九三极管的发射极、第十三极管的发射极均与第二三极管的集电极相连接。作为一个示例，图5示出了一种用于获得模拟信号的D-A转换器，该D-A转换器所输入的输入信号用8位数来表示，包括7个数字位（a6-a0）和1个极性位（s），每个数字位在该D-A转换器中对应第一支路与第二支路，第一支路中包括该数字位对应的第一复合三极管单元、极性位对应的第三复合三极管单元及第一三极管，该第一复合三极管单元的一端与该D-A转换器的输出端相连接，该第一复合三极管单元的另一端与该第三复合三极管单元相连接，该第三复合三极管单元另一端与第一三极管的集电极相连，第一三极管的发射极与一个电阻器相连接，第一三极管的基极输入为基准电压（Vref），第二支路中包括该数字位对应的第二复合三极管单元、极性位对应的第三复合三极管单元及第二三极管，该第二复合三极管单元的一端与该D-A转换器的输出端相连接，该第二复合三极管单元的另一端与该第三复合三极管单元相连接，该第三复合三极管单元另一端与基极偏置的第二三极管的集电极相连，第二三极管的发射极通过一个基极偏置的三极管与该数字位对应的权电阻（Ra6-Ra0）相连接，该权电阻的另一端接地，该D-A转换器输出的模拟信号存在于零参考电压（VCC-4V）的1伏正端和1伏负端之间。

在一些实施例中，所述A-D转换器包括比较器单元和编码单元，所述比较器单元基于一个或多个基准输入电压对所述决策模拟信号进行电平比较，所述编码单元对所述比较器单元的比较结果进行编码输出决策向量。在一些实施例中，可以将第一人工智能电路输出的决策模拟信号作为级联的后一个人工智能电路对应的第一模拟信号输入该后一个人工智能电路，或者，还可以将该决策模拟信号输入A-D转换器，得到输出的数字化的决策向量，并将数字化的决策向量存储在寄存器中，决策向量必须数字化，以便微处理器读出并使用该结果，对于该过程，使用A-D转换器，该A-D转换器包括比较器单元和编码单元，该比较器单元基于一个或多个基准输入电压对决策模拟信号进行电平比较，编码单元对该比较器单元的比较结果进行编码并输出数字化的决策向量。在一些实施例中，决策模拟信号必须数字化，以将结果存储在寄存器中，对于该过程，使用A-D转换器，但是，最终结果的数字化分辨率并不是大多数人工智能过程所要求的，决策向量分量之间的值的大小是重要的，在经历Sigmoid转换之后，结果趋向于正值或负值，结果的值的差异往往并不重要，因此，本方案可以使用简单的A-D转换器，例如比较器。

在一些实施例中，所述比较器单元包括第一目标三极管、一个或多个第二目标三极管，所述第一目标三极管的基极输入为所述决策模拟信号，每个第二目标三极管的基极输入分别对应不同的基准输入电压，所述第一目标三极管的发射极、所述每个第二目标三极管的发射极相连接，所述每个第二目标三极管的集电极对应一个输出端。作为一个示例，图8示出了一种用于获得决策向量的比较器单元，该比较器单元包括第一目标三极管、一个或多个第二目标三极管，第一目标三极管的基极输入为决策模拟信号，该一个或多个第二目标三极管的基极输入分别为不同的基准输入电压（例如，VCC-1.5V、VCC-2V、VCC-2.5V），第一目标三极管的发射极、该一个或多个第二目标三极管的发射极相连接，每个第二目标三极管的集电极与一个电阻器相连接，每个第二目标三极管的集电极分别对应一个输出端（例如，V1、V2、V3），第一目标三极管的发射极、该一个或多个第二目标三极管的发射极与一个基极偏置的三极管相连接，该基极偏置的三极管的发射极与一个电阻器相连接。例如，V1、V2、V3为三个输出端分别输出的电压电平，（V1，V1，V1）=（H，H，H）对应的决策向量Yi=（0，0），（V1，V2，V3）=（H，H，L）对应的决策向量Yi=（0，1），（V1，V2，V3）=（H，L，L）对应的决策向量Yi=（1，0），（V1、V2、V3）=（L、L、L）对应的决策向量Yi等于（1，1）。

图2示出根据本申请一个实施例的一种用于人工智能计算的装置结构图，该装置包括一一模块11和一二模块12。一一模块11，用于获得用于人工智能计算的输入信息；一二模块12，用于将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。

一一模块11，用于获得用于人工智能计算的输入信息。在一些实施例中，输入信息包括但不限于权重矩阵、偏差向量和输入向量。在一些实施例中，输入信息是数字形式的，需要通过来自CPU的数据总线保存在寄存器中，需要从寄存器中获取输入信息。在一些实施例中，人工智能计算是使用权重矩阵、偏差向量和输入事件向量来计算人工智能决策值，权重矩阵和偏差向量通常由AI的学习过程确定，并且在AI计算之前给出最终值，人工智能计算涉及许多乘法和加法，通常要求AI尽可能快地执行人工智能计算，以向数字系统提供决策点，决策点由决策向量表示。

一二模块12，用于将所述输入信息输入至第一人工智能电路，以使所述第一人工智能电路中的人工智能计算单元通过模拟电路技术而非数字电路技术进行人工智能计算，获得所述输入信息对应的决策向量。在一些实施例中，第一人工智能电路包括用于执行人工智能计算（AI计算，矩阵计算）的人工智能计算单元，该人工智能计算单元是采用模拟电路技术来执行人工智能计算，而并非采用传统的模拟电路技术来执行人工智能计算，从而可以实现以较少数量的硬件实现人工智能计算，还可以加快人工智能计算的计算速度。在一些实施例中，第一人工智能电路还包括寄存器、数据总线等数字电路。在一些实施例中，人工智能计算模拟电路包括但不限于模拟加法单元、模拟乘法单元、模拟激活函数滤波单元等模块。在一些实施例中，需要先将数字形式的输入信息转换成对应的模拟信号，然后再将该模拟信号输入第一人工智能电路，使得在第一人工智能电路中的人工智能计算模拟电路中通过模拟信号的形式进行人工智能计算，或者，还可以直接将数字形式的输入信息输入第一人工智能电路，第一人工智能电路内部会先将该输入信息转换成对应的模拟信号，然后再将该模拟信号输入第一人工智能电路中的人工智能计算模拟电路，在人工智能计算模拟电路中通过模拟信号的形式进行人工智能计算。在一些实施例中，第一人工智能电路直接输出人工智能计算模拟电路得到的模拟形式的计算结果，后续还需要将该计算结果转换成对应的数字形式的决策向量，或者，第一人工智能电路内部会将人工智能计算模拟电路得到的模拟形式的计算结果转换成对应的数字形式的决策向量，然后第一人工智能电路直接输出该决策向量。在一些实施例中，作为一个示例，图3示出了典型的机器学习系统的人工智能计算的矩阵公式描述，其中，输入向量为Xj，神经网络为权重矩阵Wij，调整决策过程的偏差向量为bi，决策向量为yi，在人工智能系统中，输入向量是多个输入的样本，本方案中的第一输入向量是指其中的一个输入样本，决策向量是由优化的权重矩阵加上偏差向量产生的，最优决策过程是提供最优的回归结果，权重矩阵和偏差向量是由学习过程决定的。在一些实施例中，整个人工智能计算过程都是以模拟信号的形式进行的，是在没有任何数字世界（如CPU）干预的情况下计算的。在一些实施例中，模拟信号的精度取决于两个因素：超过噪声电平的幅度和模拟信号处理的线性度。只要信号电平高于10 MV，模拟信号就能保持良好的精度。在有限的电压范围内，模拟电路可以保持良好的线性度。本申请通过模拟信号的形式进行人工智能计算，可以显著减少执行人工智能所需的计算时间。

在一些实施例中，所述人工智能计算模拟电路包括模拟加法单元、模拟乘法单元、模拟激活函数滤波单元。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述模拟乘法单元为单逻辑门，模拟加法单元为单逻辑门。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述第一人工智能电路包括D-A转换器及A-D转换器；其中，所述一二模块12用于：将所述输入信息输入所述D-A转换器，得到输出的模拟信号；将所述模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号；将所述决策模拟信号输入所述A-D转换器，得到输出的决策向量。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述模拟信号位于以零参考电压为中心的预设电压区间内，其中，所述零参考电压为小于供电电压预设差值的电压。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述输入信息包括第一输入向量、权重矩阵、偏置向量；其中，所述将所述输入信息输入所述D-A转换器，得到输出的模拟信号，包括：将第一输入向量、权重矩阵、偏置向量分别输入所述所述D-A转换器，得到输出的第一模拟信号、第二模拟信号、第三模拟信号；其中，所述将所述模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号与位于所述第一人工智能电路的前一阶段的第二人工智能电路输出的第二决策模拟信号输入多路模拟输入选择单元，得到输出的目标模拟信号；将所述目标模拟信号、所述第二模拟信号及所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述多路模拟输入选择单元中未使用的输入端对应的输入电压设置为以零参考电压为中心的预设电压区间的最低电压。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，在所述将第一输入向量、权重矩阵、偏置向量分别输入所述所述D-A转换器，得到输出的第一模拟信号、第二模拟信号、第三模拟信号之前，所述方法还包括：将目标输入向量拆分成多个并联的第一输入向量，以将每个第一输入向量输入并行级联的多个第一人工智能电路中的其中一个第一人工智能电路，得到输出的该第一输入向量对应的决策向量。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述多个第一人工智能电路中的目标人工智能电路对应一个或多个串行级联的人工智能电路，前一个人工智能电路输出的决策模拟信号作为后一个人工智能电路对应的第一模拟信号被输入所述后一个人工智能电路。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，前一个人工智能电路对应的芯片与后一个人工智能电路对应的芯片之间设置有流水线单元，所述流水线单元用于将所述前一个人工智能电路输出的决策模拟信号基于负反馈放大器转换为电容电荷，并将所述电容电荷转换为对应的第一模拟信号输入至所述后一个人工智能电路。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述将所述第一模拟信号、所述第二模拟信号、所述第三模拟信号输入所述人工智能计算模拟电路，得到输出的决策模拟信号，包括：将所述第一模拟信号、所述第二模拟信号输入第一人工智能电路中的模拟乘法单元，得到输出的多个第四模拟信号；将所述多个第四模拟信号、所述第三模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的第五模拟信号；将所述第五模拟信号输入所述第一人工智能电路中的模拟激活函数滤波单元，得到输出的决策模拟信号，其中，所述决策模拟信号位于以零参考电压为中心的预设电压区间内。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述将所述多个第四模拟信号、所述第三模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的第五模拟信号，包括：将所述多个第四模拟信号划分为多个分组，每个分组包括至少两个第四模拟信号；对于每个分组，将该分组内的至少两个第四模拟信号输入所述第一人工智能电路中的模拟加法单元，得到输出的该分组对应的第六模拟信号；将所述多个分组对应的第六模拟信号、所述第三模拟信号输入所述第一人工智能电路中的另一个模拟加法单元，得到输出的第五模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述第五模拟信号在所述模拟加法单元中按照所述多个第四模拟信号的数量被压缩。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，每个第四模拟信号在所述模拟加法单元中对应的输入端与一个电阻器相连接，该第四模拟信号通过所述电阻器在所述另一个模拟加法单元中进行缩放，所述第三模拟信号在所述模拟加法单元中对应的输入端与另一个电阻器相连接，所述第三模拟信号通过所述另一个电阻器在所述另一个模拟加法单元中进行缩放。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述模拟乘法单元包括两个极性相反的输出端，若所述第四模拟信号的极性为正，则所述模拟乘法单元中的正极性输出端输出所述第四模型信号，若所述第四模拟信号的极性为负，则所述模拟乘法单元中的负极性输出端输出所述第四模型信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述模拟乘法单元包括第五复合三极管单元、第六复合三极管单元，所述第五复合三极管单元包括第六目标三极管、第七目标三极管，所述第六目标三极管的发射极与所述第七目标三极管的发射极通过一个第一目标电阻器相连接，所述第六目标三极管的基极输入为所述第二模拟信号，所述第七目标三极管的基极输入为第一基准电压，所述第六复合三极管单元包括第八目标三极管、第九目标三极管，所述第八目标三极管的发射极与所述第九目标三极管的发射极同样通过一个第一目标电阻器相连接，所述第八目标三极管的基极输入为所述第一模拟信号，所述第九目标三极管的基极输入为第一基准电压，所述第六复合三极管单元通过并联的两个第二目标电阻器连接至供电电压，所述正极性输出端、负极性输出端分别通过所述并联的两个第二目标电阻器中的其中一个第二目标电阻器连接至供电电压，所述第四模拟信号在所述模拟乘法单元中根据所述第一目标电阻器的电阻值和所述第二目标电阻器的电阻值被缩放。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述模拟激活函数滤波单元包括第七复合三极管单元、第一目标三极管、第二目标三极管、第三目标三极管，其中，所述第七复合三极管单元包括第四目标三极管、第五目标三极管，所述第四目标三极管的发射极与所述第五目标三极管的发射极相连接，所述第四目标三极管的基极输入为所述第五模拟信号，所述第五目标三极管的基极输入为第二基准电压，所述第四目标三极管的发射极、所述第五目标三极管的发射极均与所述第一目标三极管相连接，所述第五目标三极管的集电极与所述第二目标三极管的基极相连接，所述第二目标三极管的发射极与所述第三目标三极管的集电极相连接，所述第一目标三极管、所述第三目标三极管的基极偏置，所述第二目标三极管的发射极为所述模拟激活函数滤波单元的输出端。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述输入信息包括多个数字位；其中，所述将所述输入信息输入所述D-A转换器，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述输入信息还包括一个极性位；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，以及将所述输入信息中的所述极性位上的数值对应的输入信号输入所述D-A转换器中的所述极性位对应的输入端，得到输出的模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述D-A转换器包括每个数字位对应的第一支路与第二支路，每个数字位对应的第一支路包括该数字位对应的第一复合三极管单元及第一三极管，所述第一三极管的基极输入为基准电压，所述第一复合三极管单元与所述D-A转换器的输出端、所述第一三极管的集电极相连接，每个数字位对应的第二支路包括该数字位对应的第二复合三极管单元及第二三极管，所述第二三极管的发射极与该数字位对应的权电阻相连接，所述第二复合三极管单元与所述D-A转换器的输出端、所述第二三极管的集电极相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入所述D-A转换器中的该数字位对应的输入端，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第一复合三极管单元及该数字位对应的第二支路中的第二复合三极管单元，得到输出的模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述第一复合三极管单元包括第三三极管及第四三极管，所述第三三极管的发射极与所述第四三极管的发射极相连接，所述第三三极管的发射极、所述第四三极管的发射极均与所述第一三极管的集电极相连接，所述第三三极管的的集电极与所述D-A转换器的输出端相连接，所述第二复合三极管单元包括第五三极管及第六三极管，所述第五三极管的发射极与所述第六三极管的发射极相连接，所述第五三极管的发射极、所述第六三极管的发射极均与所述第二三极管的集电极相连接，所述第五三极管的的集电极与所述D-A转换器的输出端相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第一复合三极管单元及该数字位对应的第二支路中的第二复合三极管单元，得到输出的模拟信号，包括：对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第三三极管的基极、该数字位对应的第二支路中的第六三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第四三极管的基极、该数字位对应的第二支路中的第五三极管的基极，得到输出的模拟信号。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述输入信息还包括一个极性位，每个数字位对应的第一支路还包括所述极性位对应的第三复合三极管单元，所述第三复合三极管单元包括第七三极管及第八三极管，所述第三三极管的发射极、所述第四三极管的发射极均与所述第七三极管的集电极相连接，所述第七三极管的发射极、所述第八三极管的发射极均与所述第一三极管的集电极相连接，每个数字位对应的第二支路还包括所述极性位对应的第四复合三极管单元，所述第四复合三极管单元包括第九三极管及第十三极管，所述第五三极管的发射极、所述第六三极管的发射极均与所述第九三极管的集电极相连接，所述第九三极管的发射极、所述第十三极管的发射极均与所述第二三极管的集电极相连接；其中，所述对于所述输入信息中的每个数字位上的数值，将该数值对应的输入信号输入该数字位对应的第一支路中的第三三极管的基极、该数字位对应的第二支路中的第六三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第四三极管的基极、该数字位对应的第二支路中的第五三极管的基极，得到输出的模拟信号，还包括：对于所述输入信息中的每个数字位，将所述输入信息中的极性位上的数值对应的输入信号输入该数字位对应的第一支路中的第七三极管的基极、该数字位对应的第二支路中的第十三极管的基极，将该数值对应的反相输入信号输入该数字位对应的第一支路中的第八三极管的基极、该数字位对应的第二支路中的第九三极管的基极。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述A-D转换器包括比较器单元和编码单元，所述比较器单元基于一个或多个基准输入电压对所述决策模拟信号进行电平比较，所述编码单元对所述比较器单元的比较结果进行编码输出决策向量。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

在一些实施例中，所述比较器单元包括第一目标三极管、一个或多个第二目标三极管，所述第一目标三极管的基极输入为所述决策模拟信号，每个第二目标三极管的基极输入分别对应不同的基准输入电压，所述第一目标三极管的发射极、所述每个第二目标三极管的发射极相连接，所述每个第二目标三极管的集电极对应一个输出端。在此，相关操作与图1所示实施例相同或相近，故不再赘述，在此以引用方式包含于此。

除上述各实施例介绍的方法和设备外，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机代码，当所述计算机代码被执行时，如前任一项所述的方法被执行。

本申请还提供了一种计算机程序产品，当所述计算机程序产品被计算机设备执行时，如前任一项所述的方法被执行。

本申请还提供了一种计算机设备，所述计算机设备包括：

一个或多个处理器；

存储器，用于存储一个或多个计算机程序；

当所述一个或多个计算机程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如前任一项所述的方法。

图15示出了可被用于实施本申请中所述的各个实施例的示例性系统；

如图15所示在一些实施例中，系统300能够作为各所述实施例中的任意一个设备。在一些实施例中，系统300可包括具有指令的一个或多个计算机可读介质(例如，系统存储器或NVM/存储设备320)以及与该一个或多个计算机可读介质耦合并被配置为执行指令以实现模块从而执行本申请中所述的动作的一个或多个处理器(例如，(一个或多个)处理器305)。

对于一个实施例，系统控制模块310可包括任意适当的接口控制器，以向(一个或多个)处理器305中的至少一个和/或与系统控制模块310通信的任意适当的设备或组件提供任意适当的接口。

系统控制模块310可包括存储器控制器模块330，以向系统存储器315提供接口。存储器控制器模块330可以是硬件模块、软件模块和/或固件模块。

系统存储器315可被用于例如为系统300加载和存储数据和/或指令。对于一个实施例，系统存储器315可包括任意适当的易失性存储器，例如，适当的DRAM。在一些实施例中，系统存储器315可包括双倍数据速率类型四同步动态随机存取存储器(DDR4SDRAM)。

对于一个实施例，系统控制模块310可包括一个或多个输入/输出(I/O)控制器，以向NVM/存储设备320及(一个或多个)通信接口325提供接口。

例如，NVM/存储设备320可被用于存储数据和/或指令。NVM/存储设备320可包括任意适当的非易失性存储器(例如，闪存)和/或可包括任意适当的(一个或多个)非易失性存储设备(例如，一个或多个硬盘驱动器(HDD)、一个或多个光盘(CD)驱动器和/或一个或多个数字通用光盘(DVD)驱动器)。

NVM/存储设备320可包括在物理上作为系统300被安装在其上的设备的一部分的存储资源，或者其可被该设备访问而不必作为该设备的一部分。例如，NVM/存储设备320可通过网络经由(一个或多个)通信接口325进行访问。

(一个或多个)通信接口325可为系统300提供接口以通过一个或多个网络和/或与任意其他适当的设备通信。系统300可根据一个或多个无线网络标准和/或协议中的任意标准和/或协议来与无线网络的一个或多个组件进行无线通信。

对于一个实施例，(一个或多个)处理器305中的至少一个可与系统控制模块310的一个或多个控制器(例如，存储器控制器模块330)的逻辑封装在一起。对于一个实施例，(一个或多个)处理器305中的至少一个可与系统控制模块310的一个或多个控制器的逻辑封装在一起以形成系统级封装(SiP)。对于一个实施例，(一个或多个)处理器305中的至少一个可与系统控制模块310的一个或多个控制器的逻辑集成在同一模具上。对于一个实施例，(一个或多个)处理器305中的至少一个可与系统控制模块310的一个或多个控制器的逻辑集成在同一模具上以形成片上系统(SoC)。

在各个实施例中，系统300可以但不限于是：服务器、工作站、台式计算设备或移动计算设备(例如，膝上型计算设备、手持计算设备、平板电脑、上网本等)。在各个实施例中，系统300可具有更多或更少的组件和/或不同的架构。例如，在一些实施例中，系统300包括一个或多个摄像机、键盘、液晶显示器(LCD)屏幕(包括触屏显示器)、非易失性存储器端口、多个天线、图形芯片、专用集成电路(ASIC)和扬声器。

除上述各实施例介绍的方法和设备外，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机代码，当所述计算机代码被执行时，如前任一项所述的方法被执行。

本申请还提供了一种计算机程序产品，当所述计算机程序产品被计算机设备执行时，如前任一项所述的方法被执行。

本申请还提供了一种计算机设备，所述计算机设备包括：

一个或多个处理器；

存储器，用于存储一个或多个计算机程序；

当所述一个或多个计算机程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如前任一项所述的方法。

需要注意的是，本申请可在软件和/或软件与硬件的组合体中被实施，例如，可采用专用集成电路（ASIC）、通用目的计算机或任何其他类似硬件设备来实现。在一个实施例中，本申请的软件程序可以通过处理器执行以实现上文所述步骤或功能。同样地，本申请的软件程序（包括相关的数据结构）可以被存储到计算机可读记录介质中，例如，RAM存储器，磁或光驱动器或软磁盘及类似设备。另外，本申请的一些步骤或功能可采用硬件来实现，例如，作为与处理器配合从而执行各个步骤或功能的电路。

另外，本申请的一部分可被应用为计算机程序产品，例如计算机程序指令，当其被计算机执行时，通过该计算机的操作，可以调用或提供根据本申请的方法和/或技术方案。本领域技术人员应能理解，计算机程序指令在计算机可读介质中的存在形式包括但不限于源文件、可执行文件、安装包文件等，相应地，计算机程序指令被计算机执行的方式包括但不限于：该计算机直接执行该指令，或者该计算机编译该指令后再执行对应的编译后程序，或者该计算机读取并执行该指令，或者该计算机读取并安装该指令后再执行对应的安装后程序。在此，计算机可读介质可以是可供计算机访问的任意可用的计算机可读存储介质或通信介质。

通信介质包括藉此包含例如计算机可读指令、数据结构、程序模块或其他数据的通信信号被从一个系统传送到另一系统的介质。通信介质可包括有导的传输介质(诸如电缆和线(例如，光纤、同轴等))和能传播能量波的无线(未有导的传输)介质，诸如声音、电磁、RF、微波和红外。计算机可读指令、数据结构、程序模块或其他数据可被体现为例如无线介质(诸如载波或诸如被体现为扩展频谱技术的一部分的类似机制)中的已调制数据信号。术语“已调制数据信号”指的是其一个或多个特征以在信号中编码信息的方式被更改或设定的信号。调制可以是模拟的、数字的或混合调制技术。

作为示例而非限制，计算机可读存储介质可包括以用于存储诸如计算机可读指令、数据结构、程序模块或其它数据的信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动的介质。例如，计算机可读存储介质包括，但不限于，易失性存储器，诸如随机存储器(RAM, DRAM, SRAM)；以及非易失性存储器，诸如闪存、各种只读存储器(ROM,PROM, EPROM, EEPROM)、磁性和铁磁/铁电存储器(MRAM, FeRAM)；以及磁性和光学存储设备(硬盘、磁带、CD、DVD)；或其它现在已知的介质或今后开发的能够存储供计算机系统使用的计算机可读信息/数据。

在此，根据本申请的一个实施例包括一个装置，该装置包括用于存储计算机程序指令的存储器和用于执行程序指令的处理器，其中，当该计算机程序指令被该处理器执行时，触发该装置运行基于前述根据本申请的多个实施例的方法和/或技术方案。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。