半导体测试结构

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体测试结构。

背景技术

动态随机存储器等半导体器件内部，通常容易发生短路和/或开路等缺陷，例如WL(字线)等导线之间容易发生短路缺陷，又例如相邻功能结构之间的接触插塞容易出现开路缺陷等等。

检测设备可以向半导体器件施加检测信号实现对半导体器件的检测，例如电子束缺陷检测(EBI)设备可以利用电子束检测技术对半导体器件表面进行高分辨率成像，通过相关算法检测半导体器件的缺陷等等，如何将EBI技术等检测技术应用至结构复杂的半导体器件，检测其中多类缺陷亟需解决。

发明内容

鉴于此，本申请提供一种半导体测试结构，以检测半导体器件的缺陷。

本申请提供一种半导体测试结构，包括：

基底，包括单元区域和与所述单元区域相邻的外围区域，所述单元区域还包括单元隔离区和由所述单元隔离区定义的单元有源区；

多条位线，相互间隔地设置在所述基底上；

第一外围接触结构设置在所述外围区域上，其中，所述位线包括至少一条第一位线，所述至少一条第一位线不与所述第一外围接触结构电性连接。

可选地，半导体测试结构还包括：

第二外围接触结构，设置在所述外围区域上；

所述位线还包括第二位线，所述第二位线与所述第一位线在所述基底上交替排列设置；

所述第二位线与所述第二外围接触结构电性连接。

可选地，半导体测试结构还包括接触柱，所述接触柱设置在所述位线BL的一侧，且连接到所述单元有源区。

可选地，所述第一外围接触结构包括依序堆叠的外围有源区、绝缘层、金属图案。

可选地，所述第一外围接触结构包括依序堆叠的外围有源区、绝缘层，以及位线接触插塞，所述位线接触插塞穿过所述绝缘层连接所述外围有源区。

可选地，所述第二外围接触结构包括依序堆叠的外围有源区、绝缘层、金属图案；以及位线接触插塞，所述位线接触插塞一端连接所述金属图案，另一端穿过绝缘层与所述外围有源区连接。

本申请还提供一种半导体测试结构，包括：

基底，包括单元区域和与所述单元区域相邻的外围区域，所述单元区域还包括单元隔离区和由所述单元隔离区定义的单元有源区；

多条字线，相互间隔地设置在所述基底上；

多条位线，横跨所述多条字线，所述多条位线连接到所述单元有源区；

第一外围接触结构，设置在所述外围区域上，其中，所述字线包括至少一条第一字线，所述至少一条第一字线不与所述第一外围接触结构电性连接。

可选地，半导体测试结构还包括：

第二外围接触结构，设置在所述外围区域上；

所述字线还包括第二字线，所述第二字线与所述第一字线在所述基底上交替排列设置；

所述第二字线、所述位线分别与所述第二外围接触结构电性连接。

可选地，半导体测试结构还包括接触柱，所述接触柱设置在所述位线BL的一侧，且连接到所述单元有源区。

可选地，所述第一外围接触结构包括依序堆叠的外围有源区、绝缘层、金属图案。

可选地，所述第一外围接触结构包括依序堆叠的外围有源区、绝缘层，以及位线接触插塞，所述位线接触插塞穿过所述绝缘层连接所述外围有源区。

可选地，所述第二外围接触结构包括依序堆叠的外围有源区、绝缘层、金属图案；以及位线接触插塞，所述位线接触插塞一端连接所述金属图案，另一端穿过绝缘层与所述外围有源区连接。

上述半导体测试结构，在接入检测信号之后，其中相关区域或者相关组件可以对检测信号进行响应，响应特征可以表征上述半导体测试结构是否具有电性缺陷以及对应电性缺陷的类型，以此可以将对应检测设备对应的检测技术应用至复杂的半导体测试结构，实现对复杂半导体测试结构的测试，及时定位和处理对应缺陷，能够提升半导体测试结构在工作过程中的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中半导体测试结构的俯视图；

图2为本申请一实施例中半导体测试结构对应切线的截面图；

图3a为本申请一实施例中半导体测试结构的明场暗场参考图；

图3b为本申请一实施例中实际检测到的半导体测试结构的明场暗场示意图；

图4为本申请另一实施例中半导体测试结构的俯视图；

图5为本申请另一实施例中半导体测试结构对应切线的截面图；

图6为本申请另一实施例中半导体测试结构的俯视图；

图7为本申请另一实施例中半导体测试结构对应切线的截面图；

图8为本申请另一实施例中半导体测试结构的俯视图；

图9为本申请另一实施例中半导体测试结构对应切线的截面图；

图10a为本申请另一实施例中半导体测试结构的明场暗场参考图；

图10b为本申请另一实施例中实际检测到的半导体测试结构的明场暗场示意图；

图11为本申请另一实施例中半导体测试结构的俯视图；

图12为本申请另一实施例中半导体测试结构对应切线的截面图；

图13为本申请另一实施例中半导体测试结构的俯视图；

图14为本申请另一实施例中半导体测试结构对应切线的截面图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

本申请在第一方面提供一种半导体测试结构，参考图1至图7所示，图1、图4和图6为半导体测试结构的俯视图，图2是图1中切线CC’对应的截面图，图5是图4中切线CC’对应的截面图，图7是图6中切线CC’对应的截面图。上述半导体测试结构包括基底、多条位线BL和第一外围接触结构。

基底包括单元区域和与单元区域相邻的外围区域，外围区域可以有多个，设置在单元区域的周边，基底例如是硅衬底、含硅衬底(如SiC、SiGe)或绝缘体上硅衬底(silicon-on-insulator substrate)或其他合适的材料所构成的衬底等，但不以此为限；单元区域还包括单元隔离区201和由单元隔离区201定义的单元有源区202。其中单元隔离区201可以包括浅沟槽隔离结构；单元有源区202可以以一定规则排列在单元区域。可选地，单元有源区202可以包括源极区和/或漏极区等功能区。可选地，外围区域可以作为外围电路区，设置在单元区域的外围。

多条位线BL相互间隔地设置在基底上；第一外围接触结构设置在外围区域上，其中，位线BL包括至少一条第一位线BL1，至少一条第一位线BL1不与第一外围接触结构电性连接；例如部分第一位线BL1与第一外围接触结构电性连接，其他第一位线BL1不与第一外围接触结构电性连接；又例如所有的第一位线BL1均不与第一外围接触结构电性连接等等。

上述半导体测试结构可以用于检测其中的各部分结构之间是否存在电性缺陷，该电性缺陷可以包括开路缺陷和/或短路缺陷等使半导体测试结构的至少部分组件无法准确响应所输入的电信号的缺陷。具体地，在测试过程中，检测设备可以向上述半导体测试结构施加检测信号，通过获取半导体测试结构中相关区域或者相关组件对检测信号的响应特征判断上述半导体测试结构是否具有电性缺陷。可选地，上述检测设备可以包括电子束缺陷检测设备等用于向半导体测试结构施加检测信号的设备。

在一个实施例中，上述半导体测试结构还包括第二外围接触结构，其中，第一外围接触结构和第二外围接触结构可以分别设置在不同的外围区域。上述第二外围接触结构设置在外围区域上；位线BL还包括第二位线BL2，第二位线BL2与第一位线BL1在基底上交替排列设置。

第二位线BL2与第二外围接触结构电性连接，例如第二外围接触结构的某个组件与第二位线BL2电性连接。

在一个实施例中，参考图3a和图3b所示，上述半导体测试结构还包括接触柱151，接触柱151设置在位线BL的一侧，且连接到单元有源区202。在对半导体测试结构进行测试的过程中，接触柱151可以通过其对检测信号的响应特征表征接触柱151及其连接的结构是否存在电性缺陷。例如在检测信号为电子束时，接触柱151通过其表面电子量的多少表征明场特征或者暗场特征；具体地，接触柱151在电子量较多时在相关影像中可以表现为明场(如图3a中偏亮的白色接触柱151)，接触柱151在电子量较少时在相关影像中可以表现为暗场(如图3a中偏暗的灰色接触柱151)。

可选地，若检测设备包括电子束缺陷检测设备，检测信号包括低能量的电子束，在电子束缺陷检测设备向半导体测试结构施加上述低能量的电子束时，电子束撞击半导体测试结构的表面，会激发移动的电子(如二次电子和/或背射电子等等)，此时通过影响处理系统采集半导体测试结构对应的测试影像，该测试影像可以表征半导体测试结构的电压对比度，例如电子量较多的区域可以观察到明场，电子量较少的区域可以观察到暗场，这样可以通过明场和/或暗场的分布特征判断半导体测试结构是否存在电性缺陷。具体地，每个半导体测试结构具有对应的明场暗场参考图，该明场暗场参考图可以在测试之前依据半导体测试结构的具体结构特征确定，在电子束缺陷检测设备向半导体测试结构施加电子束进行测试时，采集半导体测试结构对应的测试影像之后，可以将上述测试影像与明场暗场参考图进行比对，若两者的明场暗场分布特征相同则表征对应半导体测试结构不存在电性缺陷，例如图3a为半导体测试结构的明场暗场参考图，根据该图可以判定对应的半导体测试结构是否存在电性缺陷，若两者的明场暗场分布特征不相同，例如图3b所示明场暗场分布特征与对应的明场暗场参考图一致，图3b中第4列中间的接触柱151表现为明场，而明场暗场参考图中该接触柱151表现为暗场，则可以判定对应的半导体测试结构存在电性缺陷。进一步地，在半导体测试结构存在电性缺陷时，测试影像的明场分布特征和/或暗场分布特征可以表征对应的电性缺陷类型；例如，某些明场分布特征和/或暗场分布特征可以表征对应的电性缺陷为短路缺陷，又例如某些明场分布特征和/或暗场分布特征可以表征对应的电性缺陷为开路缺陷等等。

在一个实施例中，如图5所示，第一外围接触结构包括依序堆叠的外围有源区103、绝缘层104和金属图案BLP。单元区域与外围区域之间可通过金属图案BLP连接，但是在单元区域中第一位线BL1与金属图案BLP之间设有绝缘层104，导致第一位线BL1与金属图案BLP不能导通，也即第一位线BL1不与第一外围接触结构电性连接。

其中外围有源区103可以包括至少一个半导体区(如源极区和/或漏极区等)。金属图案BLP可以采用金属材料形成，其具有导电功能。绝缘层104可以采用绝缘材料形成，用于隔离有源区103和金属图案BLP，使这部分第一外围接触结构中，隔离外围有源区103和金属图案BLP相互绝缘。

在一个实施例中，如图7所示，第一外围接触结构包括依序堆叠的外围有源区103、绝缘层104，以及位线接触插塞101，位线接触插塞101穿过绝缘层104连接外围有源区103。其中位线接触插塞101可以采用导电材料形成，以为外围有源区103提供电连接端口。

在一个实施例中，如图2所示，第二外围接触结构包括依序堆叠的外围有源区103、绝缘层104、金属图案BLP；以及位线接触插塞101，位线接触插塞101一端连接金属图案BLP，另一端穿过绝缘层104与外围有源区103连接，以使第二外围接触结构中，外围有源区103和金属图案BLP电连接。单元区域中，第二位线BL2可以通过位线接触插塞101电性连接金属图案BLP，以使第二位线BL2与第二外围接触结构电性连接。

以上半导体测试结构，在接入检测信号之后，其中相关区域或者相关组件可以对检测信号进行响应，响应特征可以表征上述半导体测试结构是否具有电性缺陷以及对应电性缺陷的类型，以此可以将对应检测设备对应的检测技术应用至复杂的半导体测试结构，实现对复杂半导体测试结构的测试，及时定位和处理对应缺陷，能够提升半导体测试结构在工作过程中的可靠性。

本申请在第二方面提供一种半导体测试结构，参考图8至图14所示，图8、图11和图13为半导体测试结构的俯视图，图9是图8中切线AA’对应的截面图，图12是图11中切线AA’对应的截面图，图14是图13中切线AA’对应的截面图。上述半导体测试结构包括基底、多条字线WL、多条位线BL和第一外围接触结构。

基底，包括单元区域和与单元区域相邻的外围区域，外围区域可以有多个，设置在单元区域的周边，基底例如是硅衬底、含硅衬底(如SiC、SiGe)或绝缘体上硅衬底(silicon-on-insulator substrate)或其他合适的材料所构成的衬底等，但不以此为限；单元区域还包括单元隔离区201和由单元隔离区201定义的单元有源区202。其中单元隔离区201可以包括浅沟槽隔离结构；单元有源区202可以以一定规则排列在单元区域。可选地，单元有源区202可以包括源极区和/或漏极区等功能区。可选地，外围区域可以作为外围电路区，设置在单元区域的外围。

多条字线WL，相互间隔地设置在基底上；例如多条字线WL可以沿第一方向排列在基底。

多条位线BL，横跨多条字线WL，多条位线BL连接到单元有源区202；可选地，多条位线BL可以沿第二方向排列在基底，第二方向与第一方向垂直。

第一外围接触结构，设置在外围区域上。其中，字线WL包括至少一条第一字线WL1，至少一条第一字线WL1不与第一外围接触结构电性连接；例如部分第一字线WL1与第一外围接触结构电性连接，其他第一字线WL1不与第一外围接触结构电性连接；又例如所有的第一字线WL1均不与第一外围接触结构电性连接等等。

上述半导体测试结构可以用于检测其中的各部分结构之间是否存在电性缺陷，该电性缺陷可以包括开路缺陷和/或短路缺陷等使半导体测试结构的至少部分组件无法准确响应所输入的电信号的缺陷。具体地，在测试过程中，检测设备可以向上述半导体测试结构施加检测信号，通过获取半导体测试结构中相关区域或者相关组件对检测信号的响应特征判断上述半导体测试结构是否具有电性缺陷。可选地，上述检测设备可以包括电子束缺陷检测设备等用于向半导体测试结构施加检测信号的设备。

在一个实施例中，上述半导体测试结构还包括第二外围接触结构，其中，第一外围接触结构和第二外围接触结构可以分别设置在不同的外围区域。该第二外围接触结构设置在外围区域上；字线WL还包括第二字线WL2，第二字线WL2与第一字线WL1在基底上交替排列设置。第二字线WL2、位线BL分别与第二外围接触结构电性连接。

在一个实施例中，参考图10a和图10b所示，上述半导体测试结构还包括接触柱151，接触柱151设置在位线BL的一侧，且连接到单元有源区202。在对半导体测试结构进行测试的过程中，接触柱151可以通过其对检测信号的响应特征表征接触柱151及其连接的结构是否存在电性缺陷。例如在检测信号为电子束时，接触柱151通过其表面电子量的多少表征明场特征或者暗场特征；具体地，接触柱151在电子量较多时在相关影像中可以表现为明场(如图10a中偏亮的白色接触柱151)，接触柱151在电子量较少时在相关影像中可以表现为暗场(如图10a中偏暗的灰色接触柱151)。

可选地，若检测设备包括电子束缺陷检测设备，检测信号包括低能量的电子束，在电子束缺陷检测设备向半导体测试结构施加上述低能量的电子束时，电子束撞击半导体测试结构的表面，会激发移动的电子(如二次电子和/或背射电子等等)，此时通过影响处理系统采集半导体测试结构对应的测试影像，该测试影像可以表征半导体测试结构的电压对比度，例如电子量较多的接触柱区域可以观察到明场，电子量较少的接触柱区域可以观察到暗场，这样可以通过明场和/或暗场的分布特征判断半导体测试结构是否存在电性缺陷。具体地，每个半导体测试结构具有对应的明场暗场参考图，该明场暗场参考图可以在测试之前依据半导体测试结构的具体结构特征确定，在电子束缺陷检测设备向半导体测试结构施加电子束进行测试时，采集半导体测试结构对应的测试影像之后，可以将上述测试影像与明场暗场参考图进行比对，若两者的明场暗场分布特征相同则表征对应半导体测试结构不存在电性缺陷，例如图10a为半导体测试结构的明场暗场参考图，根据该图可以判定对应的半导体测试结构是否存在电性缺陷，若两者的明场暗场分布特征不相同，例如图10b所示明场暗场分布特征与对应的明场暗场参考图一致，图10b中第2、3行中各个接触柱151均表现为暗场，而明场暗场参考图中第2、3行的各个接触柱151表现为暗场和明场相互间隔，则可以判定对应的半导体测试结构存在电性缺陷。进一步地，在半导体测试结构存在电性缺陷时，测试影像的明场分布特征和/或暗场分布特征可以表征对应的电性缺陷类型；例如，某些明场分布特征和/或暗场分布特征可以表征对应的电性缺陷为短路缺陷，又例如某些明场分布特征和/或暗场分布特征可以表征对应的电性缺陷为开路缺陷等等。

在一个实施例中，如图9所示，第一外围接触结构包括依序堆叠的外围有源区103、绝缘层104、金属图案BLP。金属图案BLP可以采用金属材料形成，其具有导电功能。单元区域与外围区域之间可通过金属图案BLP连接，但是在单元区域中第一字线WL1与金属图案BLP之间是相互隔离的，导致第一字线WL1与金属图案BLP不能导通，也即第一字线WL1不与第一外围接触结构电性连接。

绝缘层104可以采用绝缘材料形成，用于隔离有源区103和金属图案BLP，使这部分第一外围接触结构中，隔离外围有源区103和金属图案BLP相互绝缘。

在一个实施例中，如图12所示，第一外围接触结构包括依序堆叠的外围有源区103、绝缘层104，以及位线接触插塞101，位线接触插塞101穿过绝缘层104连接外围有源区103。其中位线接触插塞101可以采用导电材料形成，以为外围有源区103提供电连接端口。

在一个实施例中，如图14所示，第二外围接触结构包括依序堆叠的外围有源区103、绝缘层104、金属图案BLP；以及位线接触插塞101，位线接触插塞101一端连接金属图案BLP，另一端穿过绝缘层104与外围有源区103连接，以使第二外围接触结构中，外围有源区103和金属图案BLP电连接。单元区域中，第二字线WL2可以通过位线接触插塞101电性连接金属图案BLP，以使第二字线WL2与第二外围接触结构电性连接。

以上半导体测试结构，在接入检测信号之后，其中相关区域或者相关组件可以对检测信号进行响应，响应特征可以表征上述半导体测试结构是否具有电性缺陷以及对应电性缺陷的类型，以此可以将对应检测设备对应的检测技术应用至复杂的半导体测试结构，实现对复杂半导体测试结构的测试，及时定位和处理对应缺陷，能够提升半导体测试结构在工作过程中的可靠性。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不一定等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。