一种比较器、模数转换器和半导体芯片

技术领域

本申请实施例涉及集成电路技术领域，尤其涉及一种比较器、模数转换器和半导体芯片。

背景技术

Sigma-delta模数转换器是一种可以将模拟信号转换为数字信号的器件，Sigma-delta模数转换器的工作过程中，会产生一种量化误差。Sigma-delta模数转换器中积分器的输出端电连接比较器的输入端，可以向积分器的输出信号添加抖动信号，使得比较器基于添加抖动信号的积分输出信号进行比较，能够降低Sigma-delta模数转换器工作过程中产生的量化误差，提升Sigma-delta模数转换器的精度。

现有技术中，Sigma-delta模数转换器电路包括积分器和比较器，可以在积分器和比较器之间加入加法器，通过加法器加入抖动信号。同样，在其他类型的半导体器件中，可以在比较器之前加入加法器，通过加法器向输入至比较器的信号中加入抖动信号。

然而，采用现有技术需要在半导体器件中添加另外的加法器，导致器件的面积较大，成本较高。

发明内容

鉴于上述问题，本申请实施例提供了一种比较器、模数转换器和半导体芯片，能够在比较器中集成添加抖动信号的功能，无需在半导体器件中添加另外的加法器，从而能够降低器件的面积和成本。

第一方面，本申请实施例提供了一种比较器，包括：第一比较器电路和第二比较器电路；

所述第一比较器电路的第一输入端电连接正输入电压信号，所述第一比较器电路的第二输入端电连接负输入电压信号，所述第二比较器电路的第一输入端电连接正参考电压信号，所述第二比较器电路的第二输入端电连接负参考电压信号，所述第一比较器电路的电源输入端和所述第二比较器电路的电源输入端均电连接电源正电压，所述第一比较器电路的电源输出端和所述第二比较器电路的电源输出端均接地，所述第一比较器电路的第一输出端和所述第二比较器电路的第一输出端均电连接所述比较器的第一输出端，所述第一比较器电路的第二输出端和所述第二比较器电路的第二输出端均电连接所述比较器的第二输出端；其中，所述正输入电压信号和所述负输入电压信号为一组差分信号，所述正参考电压信号和所述负参考电压信号为一组差分信号；

所述比较器，用于将所述正输入电压信号与所述正参考电压信号进行叠加得到正电压信号，将所述负输入电压信号与所述负参考电压信号进行叠加得到负电压信号，并对所述正电压信号和所述负电压信号进行比较。

一些实施例中，所述第一比较器电路包括第一开关管组件、第二开关管组件和第三开关管组件；

所述第一开关管组件的第一端和所述第二开关管组件的第一端均电连接所述电源正电压，所述第一开关管组件的第二端和所述第二开关管组件的第一控制端均电连接所述第一比较器电路的第一输出端，所述第一开关管组件的第三端和所述第二开关管组件的第二控制端均电连接所述第一比较器电路的第二输出端，所述第一开关管组件的第四端电连接所述第二开关管组件的第二端和所述第三开关管组件的第一端，所述第一开关管组件的第五端电连接所述第二开关管组件的第三端和所述第三开关管组件的第二端，所述第一开关管组件的控制端电连接时钟信号；

所述第三开关管组件的第一控制端电连接所述正输入电压信号，所述第三开关管组件的第二控制端电连接所述负输入电压信号，所述第三开关管组件的第三控制端电连接所述时钟信号，所述第三开关管组件的第三端接地。

一些实施例中，所述第一开关管组件包括第一开关管、第二开关管、第三开关管和第四开关管；

所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端和所述第四开关管的第一端均电连接所述电源正电压，所述第一开关管的第二端电连接所述第二开关管组件的第一控制端，所述第三开关管的第二端电连接所述第二开关管组件的第二控制端，所述第二开关管的第二端电连接所述第三开关管组件的第一端，所述第四开关管的第二端电连接所述第三开关管组件的第二端，所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端和所述第四开关管的控制端均电连接时钟信号。

一些实施例中，所述第二开关管组件包括第五开关管、第六开关管、第七开关管和第八开关管；

所述第五开关管的第一端和所述第六开关管的第一端均电连接所述电源正电压，所述第五开关管的第二端电连接所述第七开关管的第一端、所述第六开关管的控制端、所述第八开关管的控制端和所述第一比较器电路的第一输出端，所述第六开关管的第二端电连接所述第五开关管的控制端、所述第七开关管的控制端、所述第八开关管的第一端和所述第一比较器电路的第二输出端，所述第七开关管的第二端电连接所述第三开关管组件的第一端，所述第八开关管的第二端电连接所述第三开关管组件的第二端。

一些实施例中，所述第三开关管组件包括第九开关管、第十开关管和第十一开关管；

所述第九开关管的第一端电连接所述第二开关管组件的第二端，所述第十开关管的第一端电连接所述第二开关管组件的第三端，所述第九开关管的控制端电连接所述负输入电压信号，所述第十开关管的控制端电连接所述正输入电压信号，所述第九开关管的第二端和所述第十开关管的第二端均电连接所述第十一开关管的第一端，所述第十一开关管的第二端接地，所述第十一开关管的控制端电连接所述时钟信号。

一些实施例中，所述第二比较器电路包括第四开关管组件、第五开关管组件和第六开关管组件；

所述第四开关管组件的第一端和所述第五开关管组件的第一端均电连接所述电源正电压，所述第四开关管组件的第二端电连接所述第五开关管组件的第二端和所述第六开关管组件的第一端，所述第四开关管组件的第三端电连接所述第五开关管组件的第三端和所述第六开关管组件的第二端，所述第四开关管组件的控制端电连接所述时钟信号；

所述第五开关管组件的第一控制端电连接所述第二比较器电路的第一输出端，所述第五开关管的第二控制端电连接所述第二比较器电路的第二输出端；

所述第六开关管组件的第一控制端电连接所述正参考电压信号，所述第六开关管组件的第二控制端电连接所述负参考电压信号，所述第六开关管组件的第三控制端电连接所述时钟信号，所述第六开关管组件的第三端接地。

一些实施例中，所述第四开关管组件包括第十二开关管和第十三开关管；

所述第十二开关管的第一端和所述第十三开关管的第一端均电连接所述电源正电压，所述第十二开关管的第二端电连接所述第六开关管组件的第一端，所述第十三开关管的第二端电连接所述第六开关管组件的第二端，所述第十二开关管的控制端和所述第十三开关管的控制端均电连接所述时钟信号。

一些实施例中，所述第五开关管组件包括第十四开关管、第十五开关管、第十六开关管和第十七开关管；

所述第十四开关管的第一端和所述第十五开关管的第一端均电连接所述电源正电压，所述第十四开关管的第二端电连接所述第十六开关管的第一端、所述第十五开关管的控制端、所述第十七开关管的控制端和所述第二比较器电路的第一输出端，所述第十五开关管的第二端电连接所述第十四开关管的控制端、所述第十六开关管的控制端、所述第十七开关管的第一端和所述第二比较器电路的第二输出端，所述第十六开关管的第二端电连接所述第六开关管组件的第一端，所述第十七开关管的第二端电连接所述第六开关管组件的第二端。

一些实施例中，所述第六开关管组件包括第十八开关管、第十九开关管和第二十开关管；

所述第十八开关管的第一端电连接所述第五开关管组件的第二端，所述第十九开关管的第一端电连接所述第五开关管组件的第三端，所述第十八开关管的控制端电连接所述负参考电压信号，所述第十九开关管的控制端电连接所述正参考电压信号，所述第十八开关管的第二端和所述第十九开关管的第二端均电连接所述第二十开关管的第一端，所述第二十开关管的第二端接地，所述第二十开关管的控制端电连接所述时钟信号。

第二方面，本申请实施例提供了一模数转换器，包括：第一方面提供的任一比较器。

第三方面，本申请实施例提供了一种半导体芯片，包括：第二方面提供的任一模数转换器。

本申请实施例的技术方案中，比较器包括第一比较器电路和第二比较器电路，第一比较器电路的第一输入端电连接正输入电压信号，第一比较器电路的第二输入端电连接负输入电压信号，第二比较器电路的第一输入端电连接正参考电压信号，第二比较器电路的第二输入端电连接负参考电压信号，第一比较器电路的电源输入端和第二比较器电路的电源输入端均电连接电源正电压，第一比较器电路的电源输出端和第二比较器电路的电源输出端均接地，第一比较器电路的第一输出端和第二比较器电路的第一输出端均电连接比较器的第一输出端，第一比较器电路的第二输出端和第二比较器电路的第二输出端均电连接比较器的第二输出端；其中，正输入电压信号和负输入电压信号为一组差分信号，正参考电压信号和负参考电压信号为一组差分信号。通过比较器能够将正输入电压信号与正参考电压信号进行叠加得到正电压信号，将负输入电压信号与负参考电压信号叠加得到负电压信号，并对正电压信号和负电压信号进行比较，如此，将正参考电压信号和负参考电压信号组成的差分信号作为抖动信号，将正输入电压信号和负输入电压信号组成的差分信号作为输入至比较器的信号，可以将输入至比较器的信号和抖动电压信号进行叠加，能够在比较器中集成添加抖动信号的功能，故而无需在半导体器件中添加另外的加法器，从而能够降低器件的面积和成本。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的模数转换器的结构示意图；

图2为本申请实施例提供的一种比较器的结构示意图；

图3为本申请实施例提供的另一种比较器的结构示意图；

图4为本申请实施例提供的又一种比较器的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。

在本申请的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请的描述中，除非另有说明，“多个”和“至少两个”的含义是指两个以上(包括两个)，同理，“多组”和“至少两组”指的是两组以上(包括两组)。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1为现有技术提供的模数转换器的结构示意图，如图1所示，模数转换器包括比较器10、积分器20、第一加法器31和第二加法器32，其中，第一加法器31的第一输入端电连接模数转换器的输入信号Signalin，第一加法器31的第二输入端电连接比较器10的输出端，第一加法器31的输出端电连接积分器20的输入端，积分器20的输出端电连接第二加法器32的第一输入端，第二加法器32的第二输入端电连接抖动信号Vdith，第二加法器32的输出端电连接比较器10的输入端，比较器10的输出端电连接模数转换器的输出端。

第一加法器31对输入信号Signalin与比较器10的输出信号Dout的反相信号-Dout进行加法运算，即对输入信号Signalin与比较器10的输出信号Dout进行减法运算，得到叠加信号Signalin-Dout，并将叠加信号Signalin-Dou输出至积分器20。积分器20可以对叠加信号Signalin-Dout进行z域积分，得到积分信号Vsig。第二加法器32可以对积分信号Vsig和抖动信号Vdith进行加法运算，得到叠加信号Vsig+Vdith，并将叠加信号Vsig+Vdith送入比较器10。比较器10基于叠加信号Vsig+Vdith可以产生数字码流，即输出信号Dout。如此，通过在比较器10和积分器20之间加入第二加法器32，基于第二加法器32可以将抖动信号Vdith与积分信号Vsig进行叠加，使得比较器10基于叠加信号Vsig+Vdith进行比较操作。

然而，上述方案中需要在比较器10和积分器20之间加入另外的加法器，即需要在模数转换器电路中添加额外的加法器，达到对输入至比较器的信号加入抖动信号的目的。同样的，在其他类型的半导体器件中，对输入至比较器的信号加入抖动信号时，需要在比较器的输入端串联一个加法器，导致器件的面积较大成本较高。

为了解决上述技术问题，本申请实施例提供了一种比较器，包括第一比较器电路和第二比较器电路，第一比较器电路的第一输入端电连接正输入电压信号，第一比较器电路的第二输入端电连接负输入电压信号，第二比较器电路的第一输入端电连接正参考电压信号，第二比较器电路的第二输入端电连接负参考电压信号，第一比较器电路的电源输入端和第二比较器电路的电源输入端均电连接电源正电压，第一比较器电路的电源输出端和第二比较器电路的电源输出端均接地，第一比较器电路的第一输出端和第二比较器电路的第一输出端均电连接比较器的第一输出端，第一比较器电路的第二输出端和第二比较器电路的第二输出端均电连接比较器的第二输出端；其中，正输入电压信号和负输入电压信号为一组差分信号，正参考电压信号和负参考电压信号为一组差分信号。通过比较器能够将正输入电压信号与正参考电压信号进行叠加得到正电压信号，将负输入电压信号与负参考电压信号叠加得到负电压信号，并对正电压信号和负电压信号进行比较，如此，将正参考电压信号和负参考电压信号组成的差分信号作为抖动信号，将正输入电压信号和负输入电压信号组成的差分信号作为输入至比较器的信号，可以将输入至比较器的信号和抖动电压信号进行叠加，能够在比较器中集成添加抖动信号的功能，故而无需在半导体器件中添加另外的加法器，从而能够降低器件的面积和成本。

图2为本申请实施例提供的一种比较器的结构示意图，如图2所示，比较器100包括：第一比较器电路110和第二比较器电路120。

第一比较器电路110的第一输入端电连接正输入电压信号VIP，第一比较器电路110的第二输入端电连接负输入电压信号VIN，第二比较器电路120的第一输入端电连接正参考电压信号VREFP，第二比较器电路120的第二输入端电连接负参考电压信号VREFN，第一比较器电路110的电源输入端和第二比较器电路120的电源输入端均电连接电源正电压Vcc，第一比较器电路110的电源输出端和第二比较器电路120的电源输出端均接地，第一比较器电路110的第一输出端和第二比较器电路120的第一输出端均电连接比较器100的第一输出端，第一比较器电路110的第二输出端和第二比较器电路120的第二输出端均电连接比较器100的第二输出端。其中，正输入电压信号VIP和负输入电压信号VIN为一组差分信号，正参考电压信号VREFP和负参考电压信号VREFN为一组差分信号。

比较器100用于将正输入电压信号VIP与正参考电压信号VREFP进行叠加得到正电压信号VIP+VREFP，将负输入电压信号VIN与负参考电压信号VREFN进行叠加得到负电压信号VIN+VREFN，并对正电压信号VIP+VREFP和负电压信号VIN+VREFN进行比较。

示例性的，图3为本申请实时提供的另一种比较器的结构示意图，图3为图2所示实施例的基础上，第一比较器电路110包括第一开关管组件111、第二开关管组件112和第三开关管组件113，其中，第一开关管组件111的第一端和第二开关管组件112的第一端均电连接电源正电压Vcc，第一开关管组件111的第二端和第二开关管组件112的第一控制端均电连接第一比较器电路110的第一输出端，第一开关管组件111的第三端和第二开关管组件112的第二控制端均电连接第一比较器电路110的第二输出端，第一开关管组件111的第四端电连接第二开关管组件112的第二端和第三开关管组件113的第一端，第一开关管组件111的第五端电连接第二开关管组件112的第三端和第三开关管组件113的第二端，第一开关管组件111的控制端电连接时钟信号CLK。

第三开关管组件113的第一控制端电连接正输入电压信号VIP，第三开关管组件113的第二控制端电连接负输入电压信号VIN，第三开关管组件113的第三控制端电连接时钟信号CLK，第三开关管组件113的第三端接地。

在第一状态下，第一开关管组件111的第一端和第一开关管组件111的第二端导通，第一开关管组件111的第一端和第一开关管组件111的第三端导通，第一开关管组件111的第一端和第一开关管组件111的第四端导通且第一开关管组件111的第一端和第一开关管组件111的第五端导通。由于第一开关管组件111的第一端电连接电源正电压Vcc，第一开关管组件111的第二端电连接第二开关管组件112的第一控制端，第一开关管组件111的第三端电连接第二开关管组件112的第二控制端，第一开关管组件111的第四端电连接第三开关管组件113的第一端，第一开关管组件111的第五端电连接第三开关管组件113的第二端，因此，第一状态下，可以导通电源正电压Vcc和第二开关管组件112的第一控制端，导通电源正电压Vcc和第二开关管组件112的第二控制端，导通电源正电压Vcc和第三开关管组件113的第一端，以及导通电源正电压Vcc和第三开关管组件113的第二端。此时，第二开关管组件112第一控制端的电压被拉高，第二开关管组件112第二控制端的电压被拉高，第三开关管组件113第一端的电压被拉高且第三开关管组件113第二端的电压被拉高。

在第二状态下，第一开关管组件111的第一端和第一开关管组件111的第二端断开，第一开关管组件111的第一端和第一开关管组件111的第三端断开，第一开关管组件111的第一端和第一开关管组件111的第四端断开，第一开关管组件111的第一端和第一开关管组件111的第五端断开，第三开关管组件113的第三端和第三开关管组件113的第一端导通，且第三开关管组件113的第三端和第三开关管组件113的第二端导通。在第一状态切换至第二状态的瞬间，第三开关管组件113第一端的电压和第二端的电压仍然维持在高电平，第三开关管组件113的第一控制端电连接正输入电压信号VIP，第三开关管组件113的第二控制端电连接负输入电压信号VIN，正输入电压信号VIP可以控制第三开关管组件113的第一端流向地的电流的大小，负输入电压信号VIN可以控制第三开关管组件113的第二端流向地的电流的大小。

若正输入电压信号VIP大于负输入电压信号VIN，第三开关管组件113的第一端流向地的电流大于第三开关管组件113的第二端流向地的电流，如此，第三开关管组件113第一端的电压小于第三开关管组件113第二端的电压。若正输入电压信号VIP小于负输入电压信号VIN，第三开关管组件113的第一端流向地的电流小于第三开关管组件113的第二端流向地的电流，如此，第三开关管组件113第一端的电压大于第三开关管组件113第二端的电压。

第二开关管组件112的第二端电连接第三开关管组件113的第一端，第二开关管组件112的第三端电连接第三开关管组件113的第二端，第三开关管组件113第一端的电压等于第二开关管组件112第二端的电压，第三开关管组件113第二端的电压等于第二开关管组件112第三端的电压。在第一状态切换至第二状态的瞬间，若第二开关管组件112第二端的电压大于第二开关管组件112第三端的电压，基于第二开关管组件112内部电路的工作，第一比较器电路110第一输出端的电压大于第一比较器电路110第二输出端的电压；若第二开关管组件112第二端的电压小于第二开关管组件112第三端的电压，第一比较器电路110第一输出端的电压小于第一比较器电路110第二输出端的电压。

示例性的，继续参见图3，第二比较器电路120包括第四开关管组件121、第五开关管组件122和第六开关管组件123，第四开关管组件121的第一端和第五开关管组件122的第一端均电连接电源正电压Vcc，第四开关管组件121的第二端电连接第五开关管组件122的第二端和第六开关管组件123的第一端，第四开关管组件121的第三端电连接第五开关管组件122的第三端和第六开关管组件123的第二端，第四开关管组件121的控制端电连接时钟信号CLK。

第五开关管组件122的第一控制端电连接第二比较器电路120的第一输出端，第五开关管组件122的第二控制端电连接第二比较器电路120的第二输出端。第六开关管组件123的第一控制端电连接正参考电压信号VREFP，第六开关管组件123的第二控制端电连接负参考电压信号VREFN，第六开关管组件123的第三控制端电连接时钟信号CLK，第六开关管组件123的第三端接地。

在第一状态下，第四开关管组件121的第一端和第四开关管组件121的第二端导通，且第四开关管组件121的第一端和第四开关管组件121的第三端导通。由于第四开关管组件121的第一端电连接电源正电压Vcc，第四开关管组件121的第二端电连接第六开关管组件123的第一端，第四开关管组件121的第三端电连接第六开关管组件123的第二端，因此，第一状态下，可以导通电源正电压Vcc和第六开关管组件123的第一端，以及导通电源正电压Vcc和第六开关管组件123的第二端。此时，第六开关管组件123第一端的电压被拉高且第六开关管组件123第二端的电压被拉高。

在第二状态下，第四开关管组件121的第一端和第四开关管组件121的第二端断开，第四开关管组件121的第一端和第四开关管组件121的第三端断开，第六开关管组件123的第三端和第六开关管组件123的第一端导通，第六开关管组件123的第三端和第六开关管组件123的第二端导通。在第一状态切换至第二状态的瞬间，第六开关管组件123第一端的电压和第二端的电压仍然维持在高电平，第六开关管组件123的第一控制端电连接正参考电压信号VREFP，第六开关管组件123的第二控制端电连接负参考电压信号VREFN，正参考电压信号VREFP可以控制第六开关管组件123的第一端流向地的电流的大小，负参考电压信号VREFN可以控制第六开关管组件123的第二端流向地的电流的大小。

若正参考电压信号VREFP大于负参考电压信号VREFN，第六开关管组件123的第一端流向地的电流大于第六开关管组件123的第二端流向地的电流，如此，第六开关管组件123第一端的电压小于第六开关管组件123第二端的电压。若正参考电压信号VREFP小于负参考电压信号VREFN，第六开关管组件123的第一端流向地的电流小于第六开关管组件123的第二端流向地的电流，如此，第六开关管组件123第一端的电压大于第六开关管组件123第二端的电压。

第五开关管组件122的第二端电连接第六开关管组件123的第一端，第五开关管组件122的第三端电连接第六开关管组件123的第二端，第六开关管组件123第一端的电压等于第五开关管组件122第二端的电压，第六开关管组件123第二端的电压等于第五开关管组件122第三端的电压。在第一状态切换至第二状态的瞬间，若第五开关管组件122第二端的电压大于第五开关管组件122第三端的电压，基于第五开关管组件122内部电路的工作，第二比较器电路120第一输出端的电压大于第二比较器电路120第二输出端的电压；若第五开关管组件122第二端的电压小于第五开关管组件122第三端的电压，第二比较器电路120第一输出端的电压小于第二比较器电路120第二输出端的电压。

第二比较器电路120的第一输出端和第一比较器电路110的第一输出端均电连接比较器100的第一输出端，第二比较器电路120的第二输出端和第一比较器电路110的第二输出端均电连接比较器100的第二输出端，如此，比较器100第一输出端的电压等于第一比较器电路110第一输出端的电压与第二比较器电路120第一输出端的电压之和，比较器100第二输出端的电压等于第一比较器电路110第二输出端的电压与第二比较器电路120第二输出端的电压之和。故而，比较器100的输出信号DOP＝SGN[(VIP+VREFP)-(VIN+VREFN)]＝SGN[(VIP-VIN)+(VREFP-VREFN)]，DON为DOP取反。

综上所述，可以将正输入电压信号VIP与正参考电压信号VREFP进行叠加得到正电压信号VIP+VREFP，将负输入电压信号VIN与负参考电压信号VREFN进行叠加得到负电压信号VIN+VREFN。将正输入电压信号VIP和负输入电压信号VIN组成的差分信号VIP-VIN作为输入至比较器的信号Vsig，将正参考电压信号VREFP和负参考电压信号VREFN组成的差分信号VREFP-VREFN作为抖动信号Vdith，比较器100可以实现Vsig+Vdith的功能，即可以在比较器100中集成添加抖动信号的功能。此外，在正电压信号VIP+VREFP大于负电压信号VIN+VREFN时，比较器100的输出信号为1，在正电压信号VIP+VREFP小于负电压信号VIN+VREFN时，比较器100的输出信号为0，实现正电压信号VIP+VREF与负电压信号VIN+VREFN的比较功能，即可以基于Vsig+Vdith的进行比较操作。

本申请实施例中，比较器包括第一比较器电路和第二比较器电路，第一比较器电路的第一输入端电连接正输入电压信号，第一比较器电路的第二输入端电连接负输入电压信号，第二比较器电路的第一输入端电连接正参考电压信号，第二比较器电路的第二输入端电连接负参考电压信号，第一比较器电路的电源输入端和第二比较器电路的电源输入端均电连接电源正电压，第一比较器电路的电源输出端和第二比较器电路的电源输出端均接地，第一比较器电路的第一输出端和第二比较器电路的第一输出端均电连接比较器的第一输出端，第一比较器电路的第二输出端和第二比较器电路的第二输出端均电连接比较器的第二输出端；其中，正输入电压信号和负输入电压信号为一组差分信号，正参考电压信号和负参考电压信号为一组差分信号。通过比较器能够将正输入电压信号与正参考电压信号进行叠加得到正电压信号，将负输入电压信号与负参考电压信号叠加得到负电压信号，并对正电压信号和负电压信号进行比较，如此，将正参考电压信号和负参考电压信号组成的差分信号作为抖动信号，将正输入电压信号和负输入电压信号组成的差分信号作为输入至比较器的信号，可以将输入至比较器的信号和抖动电压信号进行叠加，能够在比较器中集成添加抖动信号的功能，故而无需在半导体器件中添加另外的加法器，从而能够降低器件的面积和成本。

在一些实施例中，图4为本申请实施例提供的又一种比较器的结构示意图，图4为图3所示实施例的基础上，第一开关管组件111包括第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4。

结合图3和图4所示，第一开关管M1的第一端、第二开关管M2的第一端、第三开关管M3的第一端和第四开关管M4的第一端均电连接电源正电压Vcc，第一开关管M1的第二端电连接第二开关管组件112的第一控制端，第三开关管M3的第二端电连接第二开关管组件112的第二控制端，第二开关管M2的第二端电连接第三开关管组件113的第一端，第四开关管M4的第二端电连接第三开关管组件113的第二端，第一开关管M1的控制端、第二开关管M2的控制端、第三开关管M3的控制端和第四开关管M4的控制端均电连接时钟信号CLK。

示例性的，如图3和图4所示，第一状态下，时钟信号CLK为低电平信号，第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4均导通。第一开关管M1的第一端电连接电源正电压Vcc，第一开关管M1的第二端电连接第二开关管组件112的第一控制端，则导通电源正电压Vcc与第二开关管组件112的第一控制端；第二开关管M2的第一端电连接电源正电压Vcc，第二开关管M2的第二端电连接第三开关管组件113的第一端，则导通电源正电压Vcc与第三开关管组件113的第一端；第三开关管M3的第一端电连接电源正电压Vcc，第三开关管M3的第二端电连接第二开关管组件112的第二控制端，则导通电源正电压Vcc与第二开关管组件112的第二控制端；第四开关管M4的第一端电连接电源正电压Vcc，第四开关管M4的第二端电连接第三开关管组件113的第二端，则导通电源正电压Vcc与第三开关管组件113的第二端。

如此，时钟信号CLK为低电平信号时，第三开关管组件113第一端的电压、第三开关管组件113第二端的电压、第二开关管组件112第一控制端的电压和第二开关管组件112第二控制端的电压均被拉高至Vcc。

第二状态下，时钟信号CLK为高电平信号，第一开关管M1、第二开关管M2、第三开关管M3和第四开关管M4均截止。在时钟信号CLK从低电平信号切换为高电平信号的瞬间，第三开关管组件113第一端的电压、第三开关管组件113第二端的电压、第二开关管组件112第一控制端的电压和第二开关管组件112第二控制端的电压仍然维持在Vcc。

本申请实施例中，第一开关管组件包括第一开关管、第二开关管、第三开关管和第四开关管，第一开关管的第一端、第二开关管的第一端、第三开关管的第一端和第四开关管的第一端均电连接电源正电压，第一开关管的第二端电连接第二开关管组件的第一控制端，第三开关管的第二端电连接第二开关管组件的第二控制端，第二开关管的第二端电连接第三开关管组件的第一端，第四开关管的第二端电连接第三开关管组件的第二端，第一开关管的控制端、第二开关管的控制端、第三开关管的控制端和第四开关管的控制端均电连接时钟信号，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

在一些实施例中，继续参见图4，第二开关管组件112包括第五开关管M5、第六开关管M6、第七开关管M7和第八开关管M8。

结合图3和图4所示，第五开关管M5的第一端和第六开关管M6的第一端均电连接电源正电压Vcc，第五开关管M5的第二端电连接第七开关管M7的第一端、第六开关管M6的控制端、第八开关管M8的控制端和第一比较器电路110的第一输出端，第六开关管M6的第二端电连接第五开关管M5的控制端、第七开关管M7的控制端、第八开关管M8的第一端和第一比较器电路110的第二输出端，第七开关管M7的第二端电连接第三开关管组件113的第一端，第八开关管M8的第二端电连接第三开关管组件113的第二端。

示例性的，结合图3和图4所示，在时钟信号CLK从低电平信号切换为高电平信号的瞬间，第五开关管M5和第六开关管M6均截止，第七开关管M7和第八开关管M8均导通。第七开关管M7的第一端电连接第八开关管M8的控制端，第七开关管M7的第二端电连接第三开关管组件113的第二端，则导通第八开关管M8的控制端和第三开关管组件113的第二端；第八开关管M8的第一端电连接第七开关管M7的控制端，第八开关管M8的第二端电连接第三开关管组件113的第一端，则导通第七开关管M7的控制端和第三开关管组件113的第一端。

第三开关管组件113第一端的电压取决于负输入电压信号VIN，第三开关管组件113第二端的电压取决于正输入电压信号VIP，即第八开关管M8控制端的电压取决于负输入电压信号VIN，第七开关管M7控制端的电压取决于正输入电压信号VIP。若VIP>VIN，第七开关管M7控制端的电压小于第八开关管M8控制端的电压，即第一比较器电路110第一输出端的电压大于第一比较器电路110第二输出端的电压；若VIP

本申请实施例中，第二开关管组件包括第五开关管、第六开关管、第七开关管和第八开关管，第五开关管的第一端和第六开关管的第一端均电连接电源正电压，第五开关管的第二端电连接第七开关管的第一端、第六开关管的控制端、第八开关管的控制端和第一比较器电路的第一输出端，第六开关管的第二端电连接第五开关管的控制端、第七开关管的控制端、第八开关管的第一端和第一比较器电路的第二输出端，第七开关管的第二端电连接第三开关管组件的第一端，第八开关管的第二端电连接第三开关管组件的第二端，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

在一些实施例中，继续参见图4，第三开关管组件113包括第九开关管M9、第十开关管M10和第十一开关管M11。

结合图3和图4所示，第九开关管M9的第一端电连接第二开关管组件112的第二端，第十开关管M10的第一端电连接第二开关管组件112的第三端，第九开关管M9的控制端电连接负输入电压信号VIN，第十开关管M10的控制端电连接正输入电压信号VIP，第九开关管M9的第二端和第十开关管M10的第二端均电连接第十一开关管M11的第一端，第十一开关管M11的第二端接地，第十一开关管M11的控制端电连接时钟信号CLK。

示例性的，结合图3和图4所示，若时钟信号CLK为低电平信号，第十一开关管M11截止；若时钟信号CLK为高电平信号，第十一开关管M11导通。在时钟信号CLK从低电平信号切换至高电平信号的瞬间，由于第十一开关管M11的第一端电连接第九开关管M9的第二端和第十开关管M10的第二端，第十一开关管M11的第二端接地，因此，可以将第九开关管M9的第二端与地导通，将第十开关管M10的第二端与地导通。此外，第九开关管M9的控制端电连接负输入电压信号VIN，基于负输入电压信号VIN可以导通第七开关管M7的第二端和地，第十开关管M10的控制端电连接正输入电压信号VIP，基于正输入电压信号VIP可以导通第八开关管M8的第二端和地。

若VIP>VIN，第八开关管M8的第二端流向地的电流大于第七开关管M7的第二端流向地的电流，第八开关管M8第二端的电压小于第七开关管M7第二端的电压，即第七开关管M7控制端的电压小于第八开关管M8控制端的电压，也就是说，第一比较器电路110第一输出端的电压大于第一比较器电路110第二输出端的电压。

若VIP

本申请实施例中，第三开关管组件包括第九开关管、第十开关管和第十一开关管，第九开关管的第一端电连接第二开关管组件的第二端，第十开关管的第一端电连接第二开关管组件的第三端，第九开关管的控制端电连接负输入电压信号，第十开关管的控制端电连接正输入电压信号，第九开关管的第二端和第十开关管的第二端均电连接第十一开关管的第一端，第十一开关管的第二端接地，第十一开关管的控制端电连接时钟信号，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

在一些实施例中，继续参见图4，第四开关管组件121包括第十二开关管M12和第十三开关管M13。

结合图3和图4所示，第十二开关管M12的第一端和第十三开关管M13的第一端均电连接电源正电压Vcc，第十二开关管M12的第二端电连接第六开关管组件123的第一端，第十三开关管M13的第二端电连接第六开关管组件123的第二端，第十二开关管M12的控制端和第十三开关管M13的控制端均电连接时钟信号CLK。

示例性的，如图3和图4所示，第一状态下，时钟信号CLK为低电平信号，第十二开关管M12和第十三开关管M13均导通。第十二开关管M12的第一端电连接电源正电压Vcc，第一开关管M1的第二端电连接第六开关管组件123的第一端，则导通电源正电压Vcc与第六开关管组件123的第一端；第十三开关管M13的第一端电连接电源正电压Vcc，第十三开关管M13的第二端电连接第六开关管组件123的第二端，则导通电源正电压Vcc与第六开关管组件123的第二端。如此，时钟信号CLK为低电平信号时，第六开关管组件123第一端的电压和第六开关管组件123第二端的电压均被拉高至Vcc。

第二状态下，时钟信号CLK为高电平信号，第十二开关管M12和第十三开关管M13均截止。在时钟信号CLK从低电平信号切换为高电平信号的瞬间，第六开关管组件123第一端的电压和第六开关管组件123的电压仍然维持在Vcc。

本申请实施例中，第四开关管组件包括第十二开关管和第十三开关管，第十二开关管的第一端和第十三开关管的第一端均电连接电源正电压，第十二开关管的第二端电连接第六开关管组件的第一端，第十三开关管的第二端电连接第六开关管组件的第二端，第十二开关管的控制端和第十三开关管的控制端均电连接时钟信号，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

在一些实施例中，继续参见图4，第五开关管组件122包括第十四开关管M14、第十五开关管M15、第十六开关管M16和第十七开关管M17。

结合图3和图4所示，第十四开关管M14的第一端和第十五开关管M15的第一端均电连接电源正电压Vcc，第十四开关管M14的第二端电连接第十六开关管M16的第一端、第十五开关管M15的控制端、第十七开关管M17的控制端和第二比较器电路120的第一输出端，第十五开关管M15的第二端电连接第十四开关管M14的控制端、第十六开关管M16的控制端、第十七开关管M17的第一端和第二比较器电路120的第二输出端，第十六开关管M16的第二端电连接第六开关管组件123的第一端，第十七开关管M17的第二端电连接第六开关管组件123的第二端。

示例性的，结合图3和图4所示，在时钟信号CLK从低电平信号切换为高电平信号的瞬间，第十四开关管M14和第十五开关管M15均截止，第十六开关管M16和第十七开关管M17均导通。第十六开关管M16的第一端电连接第十七开关管M17的控制端，第十六开关管M16的第二端电连接第六开关管组件123的第二端，则导通第十七开关管M17的控制端和第六开关管组件123的第二端；第十七开关管M17的第一端电连接第十六开关管M16的控制端，第十七开关管M17的第二端电连接第六开关管组件123的第一端，则导通第十六开关管M16的控制端和第六开关管组件123的第一端。

第六开关管组件123第一端的电压取决于负参考电压信号VREFN，第六开关管组件123第二端的电压取决于正参考电压信号VREFP，即第十七开关管M17控制端的电压取决于负参考电压信号VREFN，第十六开关管M16控制端的电压取决于正参考电压信号VREFP。若VREFP>VREFN，第十六开关管M16控制端的电压小于第十七开关管M17控制端的电压，即第二比较器电路120第一输出端的电压大于第二比较器电路120第二输出端的电压；若VREFP

本申请实施例中，第五开关管组件包括第十四开关管、第十五开关管、第十六开关管和第十七开关管，第十四开关管的第一端和第十五开关管的第一端均电连接电源正电压，第十四开关管的第二端电连接第十六开关管的第一端、第十五开关管的控制端、第十七开关管的控制端和第二比较器电路的第一输出端，第十五开关管的第二端电连接第十四开关管的控制端、第十六开关管的控制端、第十七开关管的第一端和第二比较器电路的第二输出端，第十六开关管的第二端电连接第六开关管组件的第一端，第十七开关管的第二端电连接第六开关管组件的第二端，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

在一些实施例中，继续参见图4，第六开关管组件123包括第十八开关管M18、第十九开关管M19和第二十开关管M20。

结合图3和图4所示，第十八开关管M18的第一端电连接第五开关管组件122的第二端，第十九开关管M19的第一端电连接第五开关管组件122的第三端，第十八开关管M18的控制端电连接负参考电压信号VREFP，第十九开关管M19的控制端电连接所述正参考电压信号VREFN，第十八开关管M18的第二端和第十九开关管M19的第二端均电连接第二十开关管M20的第一端，第二十开关管M20的第二端接地，第二十开关管M20的控制端电连接时钟信号CLK。

示例性的，结合图3和图4所示，若时钟信号CLK为低电平信号，第二十开关管M20截止；若时钟信号CLK为高电平信号，第二十开关管M20导通。在时钟信号CLK从低电平信号切换至高电平信号的瞬间，由于第二十开关管M20的第一端电连接第十八开关管M18的第二端和第十九开关管M19的第二端，第二十开关管M20的第二端接地，因此，可以将第十八开关管M18的第二端与地导通，将第十九开关管M19的第二端与地导通。此外，第十八开关管M1的控制端电连接负参考电压信号VREFN，基于负参考电压信号VREFN可以导通第十六开关管M16的第二端和地，第十九开关管M19的控制端电连接参考电压信号VREFP，基于参考电压信号VREFP可以导通第十七开关管M17的第二端和地。

若VREFP>VREFN，第十七开关管M17的第二端流向地的电流大于第十六开关管M16的第二端流向地的电流，即第十七开关管M17第二端的电压小于第十六开关管M16第二端的电压，也就是说，第二比较器电路120第一输出端的电压大于第二比较器电路120第二输出端的电压。

若VREFP

本申请实施例中，第六开关管组件包括第十八开关管、第十九开关管和第二十开关管，第十八开关管的第一端电连接第五开关管组件的第二端，第十九开关管的第一端电连接第五开关管组件的第三端，第十八开关管的控制端电连接负参考电压信号，第十九开关管的控制端电连接所述正参考电压信号，第十八开关管的第二端和第十九开关管的第二端均电连接第二十开关管的第一端，第二十开关管的第二端接地，第二十开关管的控制端电连接时钟信号，由于开关管的自身的功耗较小，响应速度较快，因此可以降低比较器的功耗，提升响应速度。

本申请实施例还提供了一种模数转换器，模数转换器包括上述任一实施例提供的比较器100。

本申请实施例提供的模数转换器包括上述任一实施例提供的比较器100，具有与比较器100相同的功能模块和有益效果，这里不再赘述。

本申请实施例还提供了一种半导体芯片，包括上述任一实施例提供的模数转换器。

示例性的，将上述任一实施例提供的模数转换器集成到半导体芯片中，可以减小模数转换器的体积，有利于模数转换器的小型化发展。

本申请实施例提供的半导体芯片包括上述任一实施例提供的模数转换器，具有与模数转换器相同的功能模块和有益效果，这里不再赘述。

以上公开的仅为本申请的具体实施例，但是，本申请实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本申请的保护范围。

本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中，这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序，可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。