一种氮化镓器件结构

技术领域

本发明涉及半导体技术领域，尤其涉及一种氮化镓器件结构。

背景技术

在氮化镓器件中，二维电子气（2DEG）是实现导通的关键部分。2DEG是由氮化镓和铝氮化镓等材料形成的异质结，能够实现高速、低损耗的电流传导。

现有技术中，氮化镓器件结构中栅极电阻比较大，限制了氮化镓器件的高频应用。

发明内容

本发明提供了一种氮化镓器件结构，以降低氮化镓器件中的栅极电阻，提升其在高频应用领域的电学性能。

根据本发明的一方面，提供了一种氮化镓器件结构，包括：

衬底；

外延层，所述外延层位于所述衬底之上；

所述氮化镓器件结构的有源区包括多个条形栅极、多个条形源极、多个条形漏极、至少一个桥接栅极和栅极导电连接结构；

多个所述条形栅极在第一方向间隔排列且位于所述外延层远离所述衬底的表面；

多个所述条形源极在第一方向间隔排列且位于所述外延层远离所述衬底的表面；

多个所述条形漏极在第一方向间隔排列且位于所述外延层远离所述衬底的表面；

所述条形栅极与所述条形源极和所述条形漏极间隔且相邻设置，且所述条形源极和所述条形漏极之间设置一所述条形栅极；

所述桥接栅极位于其连接的相邻两选定条形栅极之间的外延层远离所述衬底的表面，所述桥接栅极跨越相邻两选定条形栅极之间的条形源极或者条形漏极，以连接相邻的两选定条形栅极，其中，多个条形栅极之中的部分或者全部为选定条形栅极，所述桥接栅极和所述条形源极在所述衬底的正投影无交叠，且所述桥接栅极和所述条形漏极在所述衬底的正投影无交叠；

所述栅极导电连接结构位于桥接栅极远离所述外延层的表面，所述栅极导电连接结构用于接入栅极电源信号。

可选地，多个条形源极之中包括选定条形源极，所述选定条形源极为所述桥接栅极连接的两选定条形栅极之间的条形源极；

所述选定条形源极在所述桥接栅极处断开。

可选地，多个条形漏极之中包括选定条形漏极，所述选定条形漏极为所述桥接栅极连接的两选定条形栅极之间的条形漏极；

所述选定条形漏极在所述桥接栅极处断开。

可选地，所述氮化镓器件结构包括第一绝缘层、第一导电层、第二绝缘层和第二导电层；

所述第一绝缘层覆盖所述条形栅极、所述条形源极、所述条形漏极和所述桥接栅极，所述第一绝缘层设置有第一栅极导通孔，所述第一栅极导通孔的孔底露出所述桥接栅极；

所述第一导电层位于所述第一绝缘层远离所述桥接栅极的表面，所述第一导电层包括第一栅极导电层，所述第一栅极导电层覆盖所述第一栅极导通孔，以使所述第一栅极导电层通过所述第一栅极导通孔和所述桥接栅极导通；

所述第二绝缘层位于所述第一导电层远离所述第一绝缘层的表面，所述第二绝缘层设置有第二栅极导通孔，所述第二栅极导通孔的孔底露出所述第一栅极导电层；

所述第二导电层位于所述第二绝缘层远离所述第一导电层的表面，所述第二导电层包括第二栅极导电层，所述第二栅极导电层覆盖所述第二栅极导通孔，以使所述第二栅极导电层依次通过所述第二栅极导通孔、所述第一栅极导电层、所述第一栅极导通孔和所述桥接栅极导通；

所述第二栅极导电层用于接入栅极电源信号；

所述第一栅极导通孔、所述第一栅极导电层、所述第二栅极导通孔和所述第二栅极导电层构成所述栅极导电连接结构。

可选地，所述第一绝缘层还设置第一源极导通孔，所述第一源极导通孔的孔底露出所述条形源极；

所述第一导电层还包括第一源极导电层，所述第一源极导电层和所述第一栅极导电层绝缘设置，所述第一源极导电层覆盖所述第一源极导通孔，以使所述第一源极导电层通过所述第一源极导通孔和所述条形源极导通；

所述第二绝缘层还设置有第二源极导通孔，所述第二源极导通孔的孔底露出所述第一源极导电层；

所述第二导电层还包括第二源极导电层，所述第二源极导电层和所述第二栅极导电层绝缘设置，所述第二源极导电层覆盖所述第二源极导通孔，以使所述第二源极导电层依次通过所述第二源极导通孔、所述第一源极导电层、所述第一源极导通孔和所述条形源极导通；

所述第二源极导电层用于接入源极电源信号。

可选地，所述第一绝缘层还设置第一漏极导通孔，所述第一漏极导通孔的孔底露出所述条形漏极；

所述第一导电层还包括第一漏极导电层，所述第一漏极导电层覆盖所述第一漏极导通孔，以使所述第一漏极导电层通过所述第一漏极导通孔和所述条形漏极导通；

所述第二绝缘层还设置有第二漏极导通孔，所述第二漏极导通孔的孔底露出所述第一漏极导电层；

所述第二导电层还包括第二漏极导电层，所述第二漏极导电层覆盖所述第二漏极导通孔，以使所述第二漏极导电层依次通过所述第二漏极导通孔、所述第一漏极导电层、所述第一漏极导通孔和所述条形漏极导通；

所述第二漏极导电层用于接入漏极电源信号。

可选地，所述第一栅极导通孔在所述衬底的正投影和所述第二栅极导通孔在所述衬底的正投影重合。

可选地，多个条形栅极之中的部分为选定条形栅极；

相邻两桥接栅极之间至少间隔一对两相邻的非选定条形栅极，两相邻的非选定条形栅极为没有通过所述桥接栅极连接的两相邻的条形栅极。

可选地，所述条形栅极包括第一掺杂的III-V族半导体层和第一栅极导通层，所述第一掺杂的III-V族半导体层和所述外延层接触，所述第一栅极导通层位于所述第一掺杂的III-V族半导体层远离所述衬底的表面；

所述桥接栅极包括第二掺杂的III-V族半导体层和第二栅极导通层，所述第二掺杂的III-V族半导体层和相邻两选定条形栅极的第一掺杂的III-V族半导体层连接，所述第二栅极导通层和相邻两选定条形栅极的第一栅极导通层连接。

可选地，所述外延层包括沟道层和势垒层。

本发明实施例提供的技术方案，将多个条形栅极之中的部分或者全部称之为选定条形栅极，在相邻两选定条形栅极之间设置了桥接栅极，桥接栅极跨越相邻两选定条形栅极之间的条形源极，以连接相邻的两选定条形栅极；或者，桥接栅极跨越相邻两选定条形栅极之间的条形漏极，以连接相邻的两选定条形栅极，栅极导电连接结构位于桥接栅极远离外延层的表面，栅极导电连接结构用于接入栅极电源信号，综上，部分或者全部条形栅极可以依次通过桥接栅极和栅极导电连接结构获取栅极电源信号，且桥接栅极位于其连接的相邻两选定条形栅极之间的外延层远离衬底表面，栅极导电连接结构位于桥接栅极远离外延层的表面，即栅极电源信号可以直接从栅极导电连接结构进入整个器件，无需从条形栅极的一端传输至另一端，减小了栅极电源信号进入整个器件的路径，使得栅极电源信号更加快速的进入整个器件，从而降低了氮化镓器件结构的栅极电阻，提升了氮化镓器件结构在高频应用领域的电学性能。并且还可以在相邻两选定条形栅极之间可设置数量更多的桥接栅极，来获取栅极电源信号，从而可以进一步降低栅极电阻，并且增强氮化镓器件结构的开关响应速度。桥接栅极和条形源极在衬底的正投影无交叠，桥接栅极和条形漏极在衬底的正投影无交叠；即桥接栅极设置在远离条形源极的源极导通孔和远离条形漏极的漏极导通孔的位置，以减小桥接栅极对源极电阻和漏极电阻的影响。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种氮化镓器件结构的版图结构示意图；

图2是根据本发明实施例提供的一种氮化镓器件结构的版图结构示意图；

图3是图2中A1-A2方向的剖面结构示意图；

图4是图2中B1-B2方向的剖面结构示意图；

图5是根据本发明实施例提供的另一种氮化镓器件结构的版图结构示意图；

图6是图5中A1-A2方向的剖面结构示意图；

图7是图5中B1-B2方向的剖面结构示意图；

图8是根据本发明实施例提供的又一种氮化镓器件结构的版图结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。

正如上述背景技术中所述，现有技术中氮化镓器件结构中栅极电阻比较大，限制了氮化镓器件的高频应用。图1是现有技术提供的一种氮化镓器件结构的版图结构示意图，如图1所示，发明人经过仔细研究发现，氮化镓器件结构包括多个条形栅极001、多个条形源极002和多个条形漏极003，条形栅极001包括掺杂的III-V族半导体层 01和栅极导电层02，掺杂的III-V族半导体层 01位于栅极导电层02的下方，栅极导电层02位于有源区之外的部分设置有导电接触孔T1，导电接触孔T1和第一导电层M1连接，以获取栅极电源信号。对于每一条形栅极001来说，条形栅极001通过导电接触孔T1接入栅极电源信号，栅极电源信号需要从条形栅极001的靠近导电接触孔T1的一端传输至远离导电接触孔T1的另一端，栅极电源信号进入整个器件的路径过长，速度过慢，则会导致氮化镓器件结构具有较大的栅极电阻，限制了氮化镓器件结构的高频应用。且对于每一条条形栅极001来说，只能通过端部延伸出有源区的导电接触孔T1接入栅极电源信号，这不利于远离导电接触孔T1位置的氮化镓器件结构的开关响应。

针对上述技术问题，本发明实施例提供了如下技术方案：

图2是根据本发明实施例提供的一种氮化镓器件结构的版图结构示意图，图3是图2中A1-A2方向的剖面结构示意图，图4是图2中B1-B2方向的剖面结构示意图，图5是根据本发明实施例提供的另一种氮化镓器件结构的版图结构示意图，图6是图5中A1-A2方向的剖面结构示意图，图7是图5中B1-B2方向的剖面结构示意图，如图2和图3所示或者图5和图6所示，该氮化镓器件包括：衬底100；外延层200，外延层200位于衬底100之上；氮化镓器件结构的有源区包括多个条形栅极300、多个条形源极400、多个条形漏极500、至少一个桥接栅极600和栅极导电连接结构700；多个条形栅极300在第一方向间隔排列且位于外延层200远离衬底100的表面；多个条形源极400在第一方向间隔排列且位于外延层200远离衬底100的表面；多个条形漏极500在第一方向间隔排列且位于外延层200远离衬底100的表面；条形栅极300与条形源极400和条形漏极500间隔且相邻设置，且条形源极400和条形漏极500之间设置一条形栅极300；桥接栅极600位于其连接的相邻两选定条形栅极300A之间的外延层200远离衬底100的表面，如图2和图3所示，桥接栅极600跨越相邻两选定条形栅极300A之间的条形源极400，以连接相邻的两选定条形栅极300A；或者，如图5和图6所示，桥接栅极600跨越相邻两选定条形栅极300A之间的条形漏极500，以连接相邻的两选定条形栅极300A，其中，多个条形栅极300之中的部分或者全部为选定条形栅极300A，如图3和图6所示，桥接栅极600和条形源极400在衬底100的正投影无交叠，且如图3和图6所示，桥接栅极600和条形漏极500在衬底100的正投影无交叠；如图3和图6所示，栅极导电连接结构700位于桥接栅极600远离外延层200的表面，栅极导电连接结构700用于接入栅极电源信号。如图2、图5和图8所示，在相邻两选定条形栅极300A之间可设置两个甚至更多的桥接栅极600，来获取栅极电源信号。如图4和图7所示，条形漏极500到条形栅极300的距离应该要大于条形源极400到条形栅极300的距离。

需要说明的是，图2和图5示出的氮化镓器件结构的版图结构中，多个条形栅极300之中的全部为选定条形栅极300A。图8是根据本发明实施例提供的又一种氮化镓器件结构的版图结构示意图，如图8所示，多个条形栅极300之中的部分为选定条形栅极300A。图4和图7示出的是条形栅极300未通过桥接栅极600连接部分的剖面结构示意图，条形栅极300未通过桥接栅极600连接部分之间设置有条形源极400或者条形漏极500。如图3和图6所示，桥接栅极600位于其连接的相邻两选定条形栅极300A之间的外延层200远离衬底100的表面。对比图4、图7以及图3、图6，桥接栅极600的设置断开了其连接的相邻两选定条形栅极300A之间的条形源极400或者条形漏极500。

本发明实施例提供的技术方案，将多个条形栅极300之中的部分或者全部称之为选定条形栅极300A，在相邻两选定条形栅极300A之间设置了桥接栅极600，桥接栅极600跨越相邻两选定条形栅极300A之间的条形源极400，以连接相邻的两选定条形栅极300A；或者，桥接栅极600跨越相邻两选定条形栅极300A之间的条形漏极500，以连接相邻的两选定条形栅极300A，栅极导电连接结构700位于桥接栅极600远离外延层200的表面，栅极导电连接结构700用于接入栅极电源信号，综上，部分或者全部条形栅极300可以依次通过桥接栅极600和栅极导电连接结构700获取栅极电源信号，且桥接栅极600位于其连接的相邻两选定条形栅极300A之间的外延层200远离衬底100的表面，栅极导电连接结构700位于桥接栅极600远离外延层200的表面，即栅极电源信号可以直接从栅极导电连接结构700进入整个器件，无需从条形栅极300的一端传输至另一端，减小了栅极电源信号进入整个器件的路径，使得栅极电源信号更加快速的进入整个器件，从而降低了氮化镓器件结构的栅极电阻提升了氮化镓器件结构在高频应用领域的电学性能。并且还可以在相邻两选定条形栅极300A之间可设置数量更多的桥接栅极600，来获取栅极电源信号，从而可以进一步降低栅极电阻，并且增强氮化镓器件结构的开关响应速度。如图3和图6所示，桥接栅极600和条形源极400在衬底100的正投影无交叠，且如图3和图6所示，桥接栅极600和条形漏极500在衬底100的正投影无交叠；即桥接栅极600设置在远离条形源极400的源极导通孔和远离条形漏极500的漏极导通孔的位置，以减小桥接栅极600对源极电阻和漏极电阻的影响。

可选地，在上述技术方案的基础上，如图2所示，多个条形源极400之中包括选定条形源极400A，选定条形源极400A为桥接栅极600连接的两选定条形栅极300A之间的条形源极400；选定条形源极400A在桥接栅极600处断开。即桥接栅极600设置在远离条形源极400的源极导通孔的位置，以减小桥接栅极600对源极电阻的影响。

可选地，在上述技术方案的基础上，如图5所示，多个条形漏极500之中包括选定条形漏极500A，选定条形漏极500A为桥接栅极600连接的两选定条形栅极300A之间的条形漏极500；选定条形漏极500A在桥接栅极600处断开。即桥接栅极600设置在远离条形漏极500的漏极导通孔的位置，以减小桥接栅极600对漏极电阻的影响。

可选地，在上述技术方案的基础上，如图3和图6所示，氮化镓器件结构包括第一绝缘层601、第一导电层M1、第二绝缘层602和第二导电层M2；第一绝缘层601覆盖条形栅极300、条形源极400、条形漏极500和桥接栅极600，第一绝缘层601设置有第一栅极导通孔T2，第一栅极导通孔T2的孔底露出桥接栅极600；第一导电层M1位于第一绝缘层601远离桥接栅极600的表面，第一导电层M1包括第一栅极导电层M10，第一栅极导电层M10覆盖第一栅极导通孔T2，以使第一栅极导电层M10通过第一栅极导通孔T2和桥接栅极600导通；第二绝缘层602位于第一导电层M1远离第一绝缘层601的表面，第二绝缘层602设置有第二栅极导通孔T3，第二栅极导通孔T3的孔底露出第一栅极导电层M10；第二导电层M2位于第二绝缘层602远离第一导电层M1的表面，第二导电层M2包括第二栅极导电层M20，第二栅极导电层M20覆盖第二栅极导通孔T3，以使第二栅极导电层M20依次通过第二栅极导通孔T3、第一栅极导电层M10、第一栅极导通孔T2和桥接栅极600导通；第二栅极导电层M20用于接入栅极电源信号；第一栅极导通孔T2、第一栅极导电层M10、第二栅极导通孔T3和第二栅极导电层M20构成栅极导电连接结构700。

具体的，第一栅极导通孔T2、第一栅极导电层M10、第二栅极导通孔T3和第二栅极导电层M20构成栅极导电连接结构700，第二栅极导电层M20用于接入栅极电源信号，并将栅极电源信号依次通过第二栅极导通孔T3、第一栅极导电层M10、第一栅极导通孔T2和桥接栅极600，进而传输给桥接栅极600连接的相邻两选定条形栅极300A。第一栅极导通孔T2、第一栅极导电层M10、第二栅极导通孔T3和第二栅极导电层M20构成的栅极导电连接结构700位于桥接栅极600远离外延层200的表面，即栅极电源信号可以直接从栅极导电连接结构700进入整个器件，无需从条形栅极300的一端传输至另一端，减小了栅极电源信号进入整个器件的路径，使得栅极电源信号更加快速的进入整个器件，从而降低了氮化镓器件结构的栅极电阻，提升了氮化镓器件结构在高频应用领域的电学性能。如图3所示，桥接栅极600跨越相邻两选定条形栅极300A之间的条形源极400时，桥接栅极600的设置断开了其连接的相邻两选定条形栅极300A之间的条形源极400，与桥接栅极600电连接的栅极导电连接结构700的第一导电层M1位于条形漏极500内部，桥接栅极600可以布置在远离源极通孔的位置，从而减小桥接栅极600对源极电阻的影响。或者，如图6所示，桥接栅极600跨越相邻两选定条形栅极300A之间的条形漏极500时，桥接栅极600的设置断开了其连接的相邻两选定条形栅极300A之间的条形漏极500，与桥接栅极600电连接的栅极导电连接结构700的第一导电层M1位于条形源极400内部，桥接栅极600可以布置在远离漏极通孔的位置，以减小桥接栅极600对漏极电阻的影响。

可选地，在上述技术方案的基础上，如图6所示，第一绝缘层601还设置第一源极导通孔T4，第一源极导通孔T4的孔底露出条形源极；第一导电层M1还包括第一源极导电层M30，第一源极导电层M30和第一栅极导电层M10绝缘设置，第一源极导电层M30覆盖第一源极导通孔T4，以使第一源极导电层M30通过第一源极导通孔T4和条形源极400导通；第二绝缘层602还设置有第二源极导通孔T5，第二源极导通孔T5的孔底露出第一源极导电层M30；第二导电层M2还包括第二源极导电层M40，第二源极导电层M40和第二栅极导电层M20绝缘设置，第二源极导电层M40覆盖第二源极导通孔T5，以使第二源极导电层M40依次通过第二源极导通孔T5、第一源极导电层M30、第一源极导通孔T4和条形源极400导通；第二源极导电层M40用于接入源极电源信号。

具体的，第二源极导电层M40用于接入源极电源信号，并将源极电源信号依次通过第二源极导通孔T5、第一源极导电层M30、第一源极导通孔T4传递给条形源极400。第二源极导电层M40、第二源极导通孔T5、第一源极导电层M30和第一源极导通孔T4位于有源区。

可选地，在上述技术方案的基础上，如图3所示，第一绝缘层601还设置第一漏极导通孔T6，第一漏极导通孔T6的孔底露出条形漏极500；第一导电层M1还包括第一漏极导电层M50，第一漏极导电层M50和第一栅极导电层M10绝缘设置，第一漏极导电层M50覆盖第一漏极导通孔T6，以使第一漏极导电层M50通过第一漏极导通孔T6和条形漏极500导通；第二绝缘层602还设置有第二漏极导通孔T7，第二漏极导通孔T7的孔底露出第一漏极导电层M50；第二导电层M2还包括第二漏极导电层M60，第二漏极导电层M60和第二栅极导电层M20绝缘设置，第二漏极导电层M60覆盖第二漏极导通孔T7，以使第二漏极导电层M60依次通过第二漏极导通孔T7、第一漏极导电层M50、第一漏极导通孔T6和条形漏极500导通；第二漏极导电层M60用于接入漏极电源信号。

具体的，第二漏极导电层M60用于接入漏极电源信号，并将漏极电源信号依次通过第二漏极导通孔T7、第一漏极导电层M50、第一漏极导通孔T6传递给条形漏极500。第二漏极导电层M60、第二漏极导通孔T7、第一漏极导电层M50和第一漏极导通孔T6位于有源区。

如图2所示，多个条形源极400之中包括选定条形源极400A，选定条形源极400A为桥接栅极600连接的两选定条形栅极300A之间的条形源极400；选定条形源极400A在桥接栅极600处断开。即桥接栅极600设置在远离第一源极导通孔T4和第二源极导通孔T5处，以减小桥接栅极600对源极电阻的影响。

如图5所示，多个条形漏极500之中包括选定条形漏极500A，选定条形漏极500A为桥接栅极600连接的两选定条形栅极300A之间的条形漏极500；选定条形漏极500A在桥接栅极600处断开。即桥接栅极600设置在远离第一漏极导通孔T6和第二漏极导通孔T7处，以减小桥接栅极600对漏极电阻的影响。

可选地，在上述技术方案的基础上，如图3和图6所示，第一栅极导通孔T2在衬底100的正投影和第二栅极导通孔T3在衬底100的正投影重合，相比第一栅极导通孔T2在衬底100的正投影和第二栅极导通孔T3在衬底100的正投影不重合的技术方案，减小了栅极电源信号的传输路径，进而降低了氮化镓器件结构的栅极电阻，提升了氮化镓器件结构在高频应用领域的电学性能。

可选地，在上述技术方案的基础上，如图8所示，多个条形栅极300之中的部分为选定条形栅极300A；相邻两桥接栅极600之间至少间隔一对两相邻的非选定条形栅极300B，两相邻的非选定条形栅极300B为没有通过桥接栅极600连接的两相邻的条形栅极300。

本发明实施例提供的技术方案，将多个条形栅极300之中的部分称之为选定条形栅极300A，在相邻两选定条形栅极300A之间设置了桥接栅极600，桥接栅极600跨越相邻两选定条形栅极300A之间的条形源极400，以连接相邻的两选定条形栅极300A；或者，桥接栅极600跨越相邻两选定条形栅极300A之间的条形漏极500，以连接相邻的两选定条形栅极300A，栅极导电连接结构700位于桥接栅极600远离外延层200的表面，栅极导电连接结构700用于接入栅极电源信号，综上，部分条形栅极300可以依次通过桥接栅极600和栅极导电连接结构700获取栅极电源信号，且桥接栅极600位于其连接的相邻两选定条形栅极300A之间的外延层200远离衬底100的表面，栅极导电连接结构700位于桥接栅极600远离外延层200的表面，即栅极电源信号可以直接从栅极导电连接结构700进入整个器件，无需从条形栅极300的一端传输至另一端，减小了栅极电源信号进入整个器件的路径，使得栅极电源信号更加快速的进入整个器件，从而降低了氮化镓器件结构的栅极电阻。

可选地，在上述技术方案的基础上，如图3和图6所示，条形栅极300包括第一掺杂的III-V族半导体层301和第一栅极导通层302，第一掺杂的III-V族半导体层301和外延层200接触，第一栅极导通层302位于第一掺杂的III-V族半导体层301远离衬底100的表面；桥接栅极600包括第二掺杂的III-V族半导体层603和第二栅极导通层604，第二掺杂的III-V族半导体层603和相邻两选定条形栅极300A的第一掺杂的III-V族半导体层301连接，第二栅极导通层604和相邻两选定条形栅极300A的第一栅极导通层302连接，上述技术方案使得桥接栅极600跨越相邻两选定条形栅极300A之间的条形源极400，以连接相邻的两选定条形栅极300A；或者，桥接栅极600跨越相邻两选定条形栅极300A之间的条形漏极500，以连接相邻的两选定条形栅极300A。

可选地，在上述技术方案的基础上，如图3、图4、图6和图7所示，外延层200包括沟道层201和势垒层202。

具体的，沟道层201和势垒层202构成的异质结界面附近用于产生高浓度、高迁移率的二维电子气，以提升氮化镓器件结构的电学性能。沟道层201包括GaN、AlGaN和InGaN的一种或几种，优选为GaN。势垒层202可以为AlGaN。

第一掺杂的III-V族半导体层301和第二掺杂的III-V族半导体层603用于耗尽其下势垒层202表面的二维电子气，可以在低电压下关断氮化镓器件。

沟道层201包括GaN、AlGaN和InGaN的一种或几种，优选为GaN。势垒层202可以为AlGaN。第一掺杂的III-V族半导体层301和第二掺杂的III-V族半导体层603包括p型掺杂的AlN或者GaN或者AlGaN，优选为p型掺杂的AlN或者GaN。

需要说明的是，氮化镓器件的有源区通常指的是参与器件导电的区域。

具体来说，氮化镓（GaN）是一种宽禁带半导体材料，具有高击穿电场、高热导率、高电子迁移率等优点，因此在高功率、高温、高频电子器件中具有广泛的应用前景。在氮化镓器件中，有源区通常是由氮化镓材料和其他金属电极组成的结构，其中氮化镓材料作为电子的输运通道，而金属电极则用于实现电子的注入和收集。因此，在本实施例中，包括沟道层201和势垒层202的外延层200所在的区域可以称之为有源区。

在有源区中，电子（GaN 高电子迁移率晶体管（HEMT）是电子载流器件）在强电场的作用下进行漂移运动从而产生电流。而在非有源区中，则没有电子漂移运动。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。