显示装置

本申请要求于2022年7月12日提交的第10-2022-0085851号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用被包含于此。

技术领域

各种实施例涉及一种显示装置。

背景技术

近来，随着对信息显示的兴趣增加，对显示装置的研究和开发一直在不断进行。

发明内容

实施例提供了一种能够改善可靠性的显示装置。

然而，公开的实施例不限于这里阐述的实施例。通过参考下面给出的公开的详细描述，上述和其它实施例对于公开所属领域的普通技术人员将变得更清楚。

实施例可以提供一种显示装置，所述显示装置包括多个像素，多个像素包括发射区域和非发射区域。每个像素可以包括：驱动电压线，设置在基底上；过孔层，设置在驱动电压线上，并且包括使驱动电压线的第一侧暴露的第一过孔以及与第一过孔间隔开的第二过孔；第一电极，设置在过孔层上；像素限定层，设置在第一电极和过孔层上，并且包括第一开口和第二开口，第一开口设置在发射区域中并且使第一电极的一部分暴露，第二开口与第一开口间隔开并且设置在非发射区域中；发射层，设置在像素限定层的第一开口中；以及第二电极设置在发射层和像素限定层上。像素限定层的第二开口和过孔层的第一过孔可以在非发射区域中彼此部分地叠置。过孔层可以覆盖驱动电压线的第二侧。

在实施例中，将过孔层的第一过孔划分为两个部分的第一中心点与将像素限定层的第二开口划分为两个部分的第二中心点可以在一个方向上间隔开。

在实施例中，像素限定层的第一开口、过孔层的第一过孔和像素限定层的第二开口可以在所述一个方向上顺序地设置。像素限定层可以包括第一边缘和第二边缘以及第三边缘和第四边缘，第一边缘和第二边缘在所述一个方向上彼此面对并且限定第一边缘与第二边缘之间的第一开口，第三边缘和第四边缘在所述一个方向上彼此面对并且限定第三边缘与第四边缘之间的第二开口。过孔层可以包括第五边缘和第六边缘，第五边缘和第六边缘在所述一个方向上彼此面对并且限定第五边缘与第六边缘之间的第一过孔。

在实施例中，像素限定层的第一边缘、像素限定层的第二边缘、像素限定层的第三边缘、像素限定层的第四边缘、过孔层的第五边缘和过孔层的第六边缘可以彼此间隔开。

在实施例中，像素限定层的第一边缘、像素限定层的第二边缘、过孔层的第五边缘、像素限定层的第三边缘、过孔层的第六边缘和像素限定层的第四边缘可以在平面图中在所述一个方向上顺序地设置。

在实施例中，过孔层的第五边缘与像素限定层的第三边缘可以在平面图中在所述一个方向上彼此间隔开第一距离。过孔层的第六边缘与像素限定层的第四边缘可以在平面图中在所述一个方向上彼此间隔开第二距离。第一距离和第二距离可以彼此基本相同。

在实施例中，像素限定层的第二边缘与过孔层的第五边缘可以在平面图中在所述一个方向上彼此间隔开第三距离。第三距离可以与第一距离和第二距离中的每个基本相同。

在实施例中，像素限定层的第三边缘与过孔层的第六边缘可以在平面图中在所述一个方向上彼此间隔开第四距离。第四距离可以不同于第一距离、第二距离和第三距离中的每个。

在实施例中，每个像素还可以包括导电图案层，导电图案层在非发射区域中设置在过孔层的第一过孔和像素限定层的第二开口中，并且导电图案层可以设置在驱动电压线的第一侧上并且可以接触驱动电压线。

在实施例中，导电图案层和第一电极可以包括相同的材料。

在实施例中，第二电极可以在其中过孔层的第一过孔和像素限定层的第二开口彼此叠置的叠置区域中接触导电图案层，并且第二电极可以通过导电图案层电连接到驱动电压线。

在实施例中，发射层可以包括：第一层，在像素限定层的第一开口中设置在第一电极上；第二层，设置在第一层上；以及第三层，设置在第二层与第二电极之间。第一层、第二层和第三层可以设置在第一开口中。

在实施例中，可以通过喷墨印刷操作在第一开口中形成第一层、第二层和第三层中的每个。

在实施例中，第一电极可以是阳极。第一层可以包括空穴传输层。第二层可以包括光生成层。第三层可以包括电子传输层。第二电极可以是阴极。

在实施例中，第一电极可以是阴极。第一层可以包括电子传输层。第二层可以包括光生成层。第三层可以包括空穴传输层。第二电极可以是阳极。

在实施例中，每个像素还可以包括设置在第二电极上的薄膜封装层。薄膜封装层可以包括设置在第二电极上的第一封装层、设置在第一封装层上的第二封装层以及设置在第二封装层上的第三封装层。第一封装层和第三封装层中的每个可以包括无机层，并且第二封装层可以包括有机层。

在实施例中，每个像素还可以包括设置在薄膜封装层上的滤色器层。滤色器层可以包括：滤色器，设置在发射层上方；以及光阻挡图案层，设置为与滤色器相邻，并且设置在非发射区域中。

在实施例中，过孔层的第一过孔和像素限定层的第二开口可以延伸到相邻的像素的非发射区域。

在实施例中，每个像素还可以包括导电图案层，导电图案层设置在过孔层的第一过孔和像素限定层的第二开口中，导电图案层可以设置在驱动电压线的第一侧并且接触驱动电压线。导电图案层可以延伸到相邻的像素的非发射区域。

实施例可以提供一种显示装置，所述显示装置包括：基底，包括发射区域和非发射区域；驱动电压线，设置在非发射区域中；过孔层，设置在驱动电压线上，并且包括使驱动电压线的第一侧暴露的第一过孔以及与第一过孔间隔开的第二过孔；第一-第一电极、第一-第二电极和第一-第三电极，在发射区域中设置在过孔层上，并且彼此间隔开；像素限定层，设置在第一-第一电极、第一-第二电极和第一-第三电极以及过孔层上，并且包括第一开口和第二开口，第一开口设置在发射区域中并且使第一-第一电极、第一-第二电极和第一-第三电极中的每个的一部分暴露，第二开口与第一开口间隔开并且设置在非发射区域中；第一发射层，设置在第一-第一电极上；第二发射层，设置在第一-第二电极上；以及第三发射层，设置在第一-第三电极上；以及第二电极，设置在第一发射层、第二发射层和第三发射层以及像素限定层上。第一发射层、第二发射层和第三发射层可以发射不同颜色的光。像素限定层的第二开口和过孔层的第一过孔可以在非发射区域中彼此部分地叠置。过孔层可以覆盖驱动电压线的第二侧。

在实施例中，将第一过孔划分为两个部分的第一中心点与将第二开口划分为两个部分的第二中心点可以在一个方向上间隔开。

附图说明

图1是示出根据实施例的显示装置的示意性平面图。

图2是示出根据实施例的图1的显示装置中的像素和驱动器的框图。

图3是示出根据实施例的显示装置的示意性剖视图。

图4是图2中所示的像素的等效电路的示意图。

图5是示出根据实施例的像素的示意性平面图。

图6是图5的部分EA1的示意性放大图。

图7是沿着图5的线I-I’截取的示意性剖视图。

图8是图7的部分EA2的示意性放大图。

图9是沿着图5的线II-II’截取的示意性剖视图。

图10示意性地示出了根据实施例的像素并且是与图5的线I-I’对应的示意性剖视图。

图11是示出根据实施例的像素的示意性平面图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体细节，以提供对发明的各种实施例或实施方式的透彻理解。如这里使用的，“实施例”和“实施方式”是可互换的词语，它们是这里公开的装置或方法的非限制性示例。然而，清楚的是，可以在没有这些具体细节的情况下或者利用一个或更多个等同布置来实践各种实施例。这里，各种实施例不必是排他性的，也不必限制公开。例如，一个实施例的特定形状、构造(配置)和特性可以在另一实施例中使用或者实现。

除非另有说明，否则所示实施例应当被理解为提供发明的特征。因此，在不脱离发明的情况下，除非另有说明，否则各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以另外组合、分离、互换和/或重新布置。

通常提供附图中的交叉影线和/或阴影的使用，以阐明相邻的元件之间的边界。如此，除非另有说明，否则交叉影线或阴影的存在或不存在都不传达或者指示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行特定的工艺(处理)顺序。例如，两个连续描述的工艺可以基本同时执行或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记指示同样的元件。

当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或者结合到所述另一元件或层，或者可以存在居间(中间)元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或者“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或者不具有居间元件的物理连接、电连接和/或流体连接。此外，DR1轴、DR2轴和DR3轴不限于直角坐标系的三个轴(诸如X轴、Y轴和Z轴)，并且可以在更广泛的意义上解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以代表彼此不垂直的不同方向。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以在更广泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以代表彼此不垂直的不同方向。出于本公开的目的，“A和B中的至少一个(种/者)”可以被解释为表示仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个(种/者)”和“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合。如这里使用的，术语“和/或(并且/或者)”包括相关所列项中的一个或更多个的任何组合和所有组合。

尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。

出于描述的目的，这里可以使用诸如“在……下面”、“在……下方”、“在……下”、“下(下部)”、“在……上方”、“上(上部)”、“在……之上”、“较高”、“侧面”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语意图涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定向为“在”其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以另外定向(例如，旋转90度或者处于其它方位)，如此，相应地解释这里使用的空间相对描述语。

这里使用的术语是为了描述特定实施例的目的，并且不意图限制。如这里使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。此外，当术语“包括”和/或“包含”及其变型在该说明书中使用时，指定存在所陈述的特征、整体、步骤、操作、元件、组件和/或其组，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组。还注意的是，如这里使用的，术语“基本(基本上)”、“约(大约)”和其它类似术语用作近似术语而不是程度术语，如此，用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。

这里参考作为实施例和/或中间结构的示意性图示的剖视图示和/或分解图示描述了各种实施例。如此，将预期由例如制造技术和/或公差导致的图示形状的变化。因此，这里公开的实施例不应一定被解释为限于特定示出的区域形状，而是包括由例如制造导致的形状偏差。以这种方式，附图中所示的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必意图限制。

图1是示出根据实施例的显示装置DD的示意性平面图。

为了便于描述，图1示意性地示出了包括其中显示图像的显示区域DA的显示装置DD的结构。

例如，显示装置DD可以是在其至少一个表面上具有显示表面的电子装置，例如，智能电话、电视、平板PC、移动电话、视频电话、电子阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗器械、相机或可穿戴装置。实施例可以应用于显示装置DD。

参照图1，根据实施例的显示装置DD可以包括基底SUB、设置在基底SUB上的像素PXL、形成在基底SUB上并驱动像素PXL的驱动器以及将像素PXL与驱动器电连接的线组件。

基底SUB可以包括透射光的透明绝缘材料。基底SUB可以是刚性基底或柔性基底。

例如，刚性的基底SUB可以包括玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底。

柔性的基底SUB可以是包括聚合物有机材料的薄膜基底或塑料基底。例如，柔性的基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。

基底SUB的一个区域可以是其中设置有像素PXL的显示区域DA，基底SUB的其它区域可以是非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有相应的像素PXL的像素区域，非显示区域NDA设置在显示区域DA的外围周围(或与显示区域DA相邻)。

显示区域DA可以具有各种形状。例如，显示区域DA可以以各种形式形成，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等。

非显示区域NDA可以设置在显示区域DA的至少一侧。例如，非显示区域NDA可以包围(或围绕)显示区域DA的外围。

像素PXL可以在基底SUB上形成在显示区域DA中，并且连接(例如，电连接)到线组件。像素PXL中的每个指用于显示图像的最小单元，并且可以形成像素PXL。

像素PXL中的每个可以包括发射白光和/或彩色光的发光元件以及驱动发光元件的像素电路。像素电路可以包括连接(例如，电连接)到发光元件的至少一个晶体管。每个像素PXL可以发射具有红色、绿色和蓝色之中的任何一种颜色的光，并且实施例不限于此。每个像素PXL可以发射具有青色、品红色、黄色和白色之中的任何一种颜色的光。

像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1相交的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置不限于此。例如，像素PXL可以以各种形式布置。

驱动器可以通过线组件向每个像素PXL提供信号，并且因此控制像素PXL的操作。

驱动器可以连续地(或顺序地)扫描显示区域DA的像素PXL，并且将与图像数据对应的数据信号供应到像素PXL。例如，显示装置DD可以显示与图像数据对应的图像。

图2是示出根据实施例的图1的显示装置DD中的像素PXL和驱动器的示意性框图。

参照图1和图2，根据实施例的显示装置DD可以包括显示面板DP、驱动器和线组件。

显示面板DP可以响应于从数据驱动器DDV和扫描驱动器SDV供应的数据信号DATA和扫描信号来显示图像。显示面板DP可以包括显示图像的像素PXL。

驱动器可以包括图像处理器IPP、时序控制器TC、数据驱动器DDV和扫描驱动器SDV。

图像处理器IPP可以将数据使能信号DE等与从外部装置供应的数据信号DATA一起输出。图像处理器IPP可以输出垂直同步信号、水平同步信号、时钟信号和数据使能信号DE中的一个或更多个。

时序控制器TC可以接收数据信号DATA和数据使能信号DE或包括垂直同步信号、水平同步信号和时钟信号的驱动信号。时序控制器TC可以输出栅极控制信号GCS和数据控制信号DCS。例如，栅极控制信号GCS可以供应到扫描驱动器SDV以控制扫描驱动器SDV的操作时序，数据控制信号DCS可以供应到数据驱动器DDV以控制数据驱动器DDV的操作时序。

响应于从时序控制器TC供应的数据控制信号DCS，数据驱动器DDV可以将待供应到时序控制器TC的数据信号DATA转换为对应的数据电压，并输出转换的数据电压。数据驱动器DDV可以将数据电压供应到数据线DL1至DLm(其中，m是大于0的自然数)。供应到数据线DL1至DLm的数据电压可以被供应到由扫描信号选择的像素PXL。

扫描驱动器SDV可以响应于从时序控制器TC供应的栅极控制信号GCS而将扫描信号施加到扫描线S1至Sn(其中，n是大于0的自然数)。例如，在扫描信号从扫描驱动器SDV顺序地供应到扫描线S1至Sn的情况下，可以以水平线为基础顺序地选择像素PXL。

图3是示出根据实施例的显示装置DD的示意性剖视图。

为了便于描述，在图3中，简单地示出了包括形成在基底SUB上的像素PXL的显示装置DD的结构，并且基底SUB的厚度方向由第三方向DR3指示。

参照图1至图3，显示装置DD可以包括形成在基底SUB上的至少一个像素PXL。

像素PXL可以设置在包括在显示区域DA中的像素区域中。在实施例中，显示区域DA可以包括发射区域EMA和与发射区域EMA相邻的非发射区域NEA。

像素PXL可以包括子像素SPX。例如，像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在下面的实施例中，术语“子像素SPX”或“多个子像素SPX”将用于统一指定第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。

第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括连续地(或顺序地)设置在基底SUB上的像素电路层PCL、显示元件层DPL和薄膜封装层TFE。

像素电路层PCL可以包括设置在基底SUB上的像素电路以及连接(例如，电连接)到像素电路的信号线。此外，像素电路层PCL可以包括设置在包括在像素电路中的组件之间的至少一个绝缘层。

显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括发射光的发光元件LD。发光元件LD可以包括第一电极LE(或下电极)、发射层EML和第二电极UE(或上电极)。第一电极LE可以是阳极，第二电极UE可以是阴极。然而，实施例不限于此。在实施例中，第一电极LE可以是阴极，第二电极UE可以是阳极。第二电极UE可以是针对相邻的像素PXL公共地形成的公共层。

在实施例中，第一电极LE可以包括第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3。第一-第一电极LE1可以设置在第一子像素SPX1中。第一-第二电极LE2可以设置在第二子像素SPX2中。第一-第三电极LE3可以设置在第三子像素SPX3中。

发射层EML可以包括设置在第一-第一电极LE1上的第一发射层EML1、设置在第一-第二电极LE2上的第二发射层EML2以及设置在第一-第三电极LE3上的第三发射层EML3。第一发射层EML1、第二发射层EML2和第三发射层EML3可以发射不同颜色的光。例如，第一发射层EML1可以发射红光，第二发射层EML2可以发射绿光，第三发射层EML3可以发射蓝光。例如，第一子像素SPX1可以是红色像素(或红色子像素)，第二子像素SPX2可以是绿色像素(或绿色子像素)，第三子像素SPX3可以是蓝色像素(或蓝色子像素)。第一发射层EML1、第二发射层EML2和第三发射层EML3中的每个可以包括发射光的光生成层、电子传输层和空穴传输层。

第一-第一电极LE1、第一发射层EML1和第二电极UE可以形成第一发光元件LD1。第一发光元件LD1可以设置在第一子像素SPX1中。

第一-第二电极LE2、第二发射层EML2和第二电极UE可以形成第二发光元件LD2。第二发光元件LD2可以设置在第二子像素SPX2中。

第一-第三电极LE3、第三发射层EML3和第二电极UE可以形成第三发光元件LD3。第三发光元件LD3可以设置在第三子像素SPX3中。

像素限定层PDL可以设置在第一电极LE上。像素限定层PDL可以包括分别暴露第一-第一电极LE1的区域、第一-第二电极LE2的区域和第一-第三电极LE3的区域的开口OP。像素限定层PDL可以是用于限定(或划分)第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的相应的发射区域EMA的结构。

第二电极UE可以定位在第一发射层EML1、第二发射层EML2和第三发射层EML3以及像素限定层PDL上。第二电极UE可以是透射电极，并且包括透明导电材料。

薄膜封装层TFE可以定位在第二电极UE上。

薄膜封装层TFE可以具有单层结构，或者可以具有多层结构。薄膜封装层TFE可以包括覆盖第一发光元件LD1、第二发光元件LD2和第三发光元件LD3的绝缘层。例如，薄膜封装层TFE可以包括至少一个无机层和至少一个有机层。例如，薄膜封装层TFE可以具有通过交替地堆叠无机层和有机层而形成的结构。在一些实施例中，薄膜封装层TFE可以是设置在第一发光元件LD1、第二发光元件LD2和第三发光元件LD3上并且通过密封剂结合到基底SUB的封装基底。

薄膜封装层TFE可以包括连续地(或顺序地)设置在第二电极UE上的第一封装层ENC1、第二封装层ENC2和第三封装层ENC3。第一封装层ENC1可以设置在显示元件层DPL上，并且遍及非显示区域NDA的至少一部分和显示区域DA定位。第二封装层ENC2可以设置在第一封装层ENC1上，并且遍及非显示区域NDA的至少一部分和显示区域DA定位。第三封装层ENC3可以设置在第二封装层ENC2上，并且遍及非显示区域NDA的至少一部分和显示区域DA定位。在实施例中，第三封装层ENC3可以遍及显示区域DA和整个非显示区域NDA定位。

在实施例中，第一封装层ENC1和第三封装层ENC3均可以由包括无机材料的无机层形成。第二封装层ENC2可以由包括有机材料的有机层形成。无机层可以包括例如氮化硅(SiN

滤色器层CFL可以选择性地设置在像素PXL的薄膜封装层TFE上。滤色器层CFL可以包括滤色器CF和光阻挡图案层BM。

光阻挡图案层BM可以在与像素限定层PDL对应的位置处设置在薄膜封装层TFE的表面上。光阻挡图案层BM可以包括光阻挡材料。例如，光阻挡图案层BM可以包括黑矩阵(black matrix)。在实施例中，光阻挡图案层BM可以包括至少一种光阻挡材料和/或反射材料，并且可以引导从发射层EML发射的光以在显示装置DD的图像显示方向上更可靠地行进，从而增强光输出效率。

滤色器CF可以在被像素限定层PDL包围(或围绕)的发射区域EMA中设置在对应的发射层EML上方。滤色器CF可以包括定位在第一发射层EML1上方的第一滤色器CF1、定位在第二发射层EML2上方的第二滤色器CF2和定位在第三发射层EML3上方的第三滤色器CF3。

第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个可以包括可以吸收除了对应颜色波长之外的波长的光的着色剂(诸如染料或颜料)。第一滤色器CF1可以是红色滤色器。第二滤色器CF2可以是绿色滤色器。第三滤色器CF3可以是蓝色滤色器。尽管在附图中示出了相邻的滤色器CF彼此间隔开且光阻挡图案层BM置于它们之间的情况，但是相邻的滤色器CF可以在光阻挡图案层BM上至少部分地彼此叠置。

基体层BSL可以设置在滤色器层CFL上。基体层BSL可以防止滤色器层CFL被渗透的诸如水或空气的外部杂质损坏或污染。此外，基体层BSL可以防止滤色器层CFL的着色剂扩散(或渗透)到其它组件中。基体层BSL可以是包括无机材料的无机层。

图4是包括在图2中所示的像素PXL中的每个中的组件的等效电路的示意图。

例如，图4示出了根据实施例的包括在像素PXL中的组件的电连接关系，像素PXL形成在有源矩阵型显示装置中。然而，每个像素PXL的组件的连接关系不限于此。

参照图1至图4，像素PXL(或子像素SPX)可以包括发光元件LD以及连接(例如，电连接)到发光元件LD并且驱动发光元件LD的像素电路PXC。

发光元件LD的第一电极可以连接(例如，电连接)到像素电路PXC。发光元件LD可以生成具有与从像素电路PXC供应的电流对应的特定亮度的光(或射线)。例如，在显示装置DD的驱动时段期间，第二驱动电源ELVSS可以被设定为比第一驱动电源ELVDD的电压小的电压，实施例不限于此。

在其中像素PXL(或子像素SPX)设置在显示区域DA中的第i行第j列上的情况下，像素PXL(或子像素SPX)的像素电路PXC可以连接(例如，电连接)到第i扫描线Si和第j数据线DLj。此外，像素电路PXC可以连接(例如，电连接)到第i感测线SLi和第j参考电压线RFj。

像素电路PXC可以响应于数据信号(或数据电压)来控制从第一驱动电源ELVDD通过发光元件LD流到第二驱动电源ELVSS的电流。

像素电路PXC可以包括第一晶体管至第三晶体管T1、T2和T3以及存储电容器Cst。

第一晶体管T1可以是控制将施加到发光元件LD的驱动电流的驱动晶体管，并且连接(例如，电连接)在第一驱动电源ELVDD与发光元件LD之间。例如，第一晶体管T1的第一端子可以通过驱动电压线DVL连接(例如，电连接)到第一驱动电源ELVDD。第一晶体管T1的第二端子可以连接(例如，电连接)到第二节点N2。第一晶体管T1的栅电极可以连接(例如，电连接)到第一节点N1。第一晶体管T1可以响应于施加到第一节点N1的电压来控制将从第一驱动电源ELVDD通过第二节点N2施加到发光元件LD的驱动电流。在实施例中，第一晶体管T1的第一端子可以是漏电极，第一晶体管T1的第二端子可以是源电极，并且实施例不限于此。在实施例中，第一端子可以是源电极，第二端子可以是漏电极。

第二晶体管T2可以是响应于扫描信号来选择像素PXL并激活像素PXL的开关晶体管，并且可以连接(例如，电连接)在第j数据线DLj与第一节点N1之间。第二晶体管T2的第一端子可以连接(例如，电连接)到第j数据线DLj。第二晶体管T2的第二端子可以连接(例如，电连接)到第一节点N1。第二晶体管T2的栅电极可以连接(例如，电连接)到第i扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子，例如，在第一端子是漏电极的情况下，第二端子可以是源电极。

在从第i扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通，以将第j数据线DLj与第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极在其处彼此连接(例如，电连接)的点。第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。

在从第i感测线SLi供应感测信号的情况下，第三晶体管T3可以导通，使得第j参考电压线RFj可以连接(例如，电连接)到第一晶体管T1(或第二节点N2)。第三晶体管T3的第一端子可以连接(例如，电连接)到第j参考电压线RFj。第三晶体管T3的第二端子可以连接(例如，电连接)到第二节点N2。第三晶体管T3的栅电极可以连接(例如，电连接)到第i感测线SLi。

第三晶体管T3可以是操作以将从第j参考电压线RFj传输的参考电压Vref供应到第二节点N2或者感测第二节点N2或第j参考电压线RFj的电压或电流的感测晶体管。例如，参考电压Vref可以是比第一驱动电源ELVDD的电压和/或数据电压小的电压(例如，初始化电源的电压)。

存储电容器Cst可以包括第一存储电极和第二存储电极。存储电容器Cst的第一存储电极可以连接(例如，电连接)到第一节点N1。存储电容器Cst的第二存储电极可以连接(例如，电连接)到第二节点N2。存储电容器Cst可以充入有与在一个帧周期(frame period)期间将供应到第一节点N1的数据信号对应的数据电压。存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。

尽管图4示出了其中包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3的全部由N型晶体管形成的实施例，但是实施例不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以修改为P型晶体管或氧化物晶体管。

在实施例中，为了便于描述，平面图中的水平方向(或X轴方向)由第一方向DR1指示，平面图中的竖直方向(或Y轴方向)由第二方向DR2指示。此外，剖视图中的竖直方向由第三方向DR3指示。

图5是示出根据实施例的像素PXL的示意性平面图。图6是示出图5的部分EA1的示意性放大图。

在图5和图6中，不仅包括在像素PXL中的组件可以包含在术语“像素PXL”的定义中，而且其中设置(或定位)有组件的区域也可以包含在术语“像素PXL”的定义中。

参照图1至图6，像素PXL可以设置在像素区域PXA中，像素区域PXA限定(或设置)在显示区域DA中。像素区域PXA可以包括发射区域EMA和非发射区域NEA。

像素PXL可以包括第一子像素SPX1(或第一像素)、第二子像素SPX2(或第二像素)和第三子像素SPX3(或第三像素)。

第一子像素SPX1可以包括第一发射区域EMA1以及与第一发射区域EMA1相邻(或包围第一发射区域EMA1的至少一侧)的非发射区域NEA。第二子像素SPX2可以包括第二发射区域EMA2以及与第二发射区域EMA2相邻(或包围第二发射区域EMA2的至少一侧)的非发射区域NEA。第三子像素SPX3可以包括第三发射区域EMA3以及与第三发射区域EMA3相邻(或包围第三发射区域EMA3的至少一侧)的非发射区域NEA。第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3可以形成像素PXL的发射区域EMA。

在实施例中，第一子像素SPX1可以是发射红光的红色子像素，第二子像素SPX2可以是发射绿光的绿色子像素，第三子像素SPX3可以是发射蓝光的蓝色子像素。

第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括发射光的发光元件(参照图4的“LD”)和驱动发光元件LD的像素电路(参照图4的“PXC”)。第一发射区域EMA1可以是其中从由第一子像素SPX1的像素电路驱动的发光元件发射光的区域。第二发射区域EMA2可以是其中从由第二子像素SPX2的像素电路驱动的发光元件发射光的区域。第三发射区域EMA3可以是其中从由第三子像素SPX3的像素电路驱动的发光元件发射光的区域。

设置在第一子像素SPX1中的发光元件可以包括第一-第一电极LE1(或第一下电极)、定位在第一-第一电极LE1上的第一发射层(参照图9的“EML1”)和定位在第一发射层EML1上的第二电极(参照图7的“UE”或上电极)。在第一子像素SPX1是红色子像素的情况下，第一发射层EML1可以发射红光。

设置在第二子像素SPX2中的发光元件可以包括第一-第二电极LE2(或第二下电极)、定位在第一-第二电极LE2上的第二发射层(参照图9的“EML2”)和定位在第二发射层EML2上的第二电极UE(或上电极)。在第二子像素SPX2是绿色子像素的情况下，第二发射层EML2可以发射绿光。

设置在第三子像素SPX3中的发光元件可以包括第一-第三电极LE3(或第三下电极)、定位在第一-第三电极LE3上的第三发射层(参照图9的“EML3”)和定位在第三发射层EML3上的第二电极UE(或上电极)。在第三子像素SPX3是蓝色子像素的情况下，第三发射层EML3可以发射蓝光。

第一子像素SPX1的第二电极UE、第二子像素SPX2的第二电极UE和第三子像素SPX3的第二电极UE可以形成公共地形成在相邻的子像素SPX中的公共层。第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3可以形成像素PXL的第一电极LE。

像素PXL可以包括包围(或围绕)发射区域EMA的像素限定层PDL。

像素限定层PDL可以包围(或围绕)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3。像素限定层PDL可以是用于限定(或划分)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3的结构。像素限定层PDL可以在将第一发射层EML1沉积到第一子像素SPX1的工艺期间限定第一发射层EML1的供应位置，可以在将第二发射层EML2沉积到第二子像素SPX2的工艺期间限定第二发射层EML2的供应位置，并且可以在将第三发射层EML3沉积到第三子像素SPX3的工艺期间限定第三发射层EML3的供应位置。

像素限定层PDL可以包括第一开口OP1和第二开口OP2。第一开口OP1可以与第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个对应(或者叠置)。

在像素区域PXA中，第二开口OP2可以设置在与第一开口OP1间隔开的位置处，并且设置为与像素区域PXA的一侧(例如，像素区域PXA的下侧)相邻。第二开口OP2可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中。

在实施例中，第一开口OP1和第二开口OP2可以设置在沿一方向(例如，第二方向DR2)彼此间隔开的位置处。例如，第一开口OP1和第二开口OP2可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中设置在沿第二方向DR2彼此间隔开的位置处。

在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，像素限定层PDL可以包括在第二方向DR2上彼此面对且第一开口OP1置于其间的第一边缘ED1(例如，第一侧表面)和第二边缘ED2(例如，第二侧表面)，并且可以包括在第二方向DR2上彼此面对且第二开口OP2置于其间的第三边缘ED3(例如，第一侧表面)和第四边缘ED4(例如，第二侧表面)。

在第一方向DR1上延伸的驱动电压线DVL可以设置在像素区域PXA的非发射区域NEA中。

驱动电压线DVL可以是在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中公共地形成的组件。第一驱动电源ELVDD的电压或第二驱动电源ELVSS的电压可以施加到驱动电压线DVL。驱动电压线DVL可以连接(例如，电连接)到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发光元件。

在实施例中，驱动电压线DVL可以包括在第二方向DR2上彼此面对的第七边缘ED7(或第一侧表面)和第八边缘ED8(或第二侧表面)。驱动电压线DVL可以通过第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中的第一过孔VIH1暴露。例如，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，驱动电压线DVL的第七边缘ED7可以定位在第一过孔VIH1中，并且通过第一过孔VIH1暴露。

第一子像素SPX1可以包括与驱动电压线DVL的区域叠置(例如，部分地叠置)的第一导电图案层CP1。第二子像素SPX2可以包括与驱动电压线DVL的另一区域叠置(例如，部分地叠置)的第二导电图案层CP2。第三子像素SPX3可以包括与驱动电压线DVL的另一区域叠置(例如，部分地叠置)的第三导电图案层CP3。第一导电图案层CP1、第二导电图案层CP2和第三导电图案层CP3中的每个可以设置在通过第一过孔VIH1暴露的驱动电压线DVL上，并且连接(例如，电连接)到驱动电压线DVL。

第一导电图案层CP1、第二导电图案层CP2和第三导电图案层CP3中的每个可以接触第二电极UE，并且连接(例如，电连接)到第二电极UE。

第一过孔VIH1可以定位在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中。第一过孔VIH1可以是穿过设置在像素限定层PDL下方的过孔层(参照图7的“VIA”)的通孔，并且可以使设置在过孔层VIA下方的组件(例如，驱动电压线DVL)部分地暴露。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，过孔层VIA可以包括在第二方向DR2上彼此面对且第一过孔VIH1置于其间的第五边缘ED5(例如，第一侧表面)和第六边缘ED6(例如，第二侧表面)。

在实施例中，像素限定层PDL的第一开口OP1、过孔层VIA的第一过孔VIH1和像素限定层PDL的第二开口OP2可以设置(例如，顺序地布置)在一方向(例如，第二方向DR2)上。第一开口OP1和第一过孔VIH1可以彼此间隔开。第一过孔VIH1和第二开口OP2可以彼此叠置(例如，部分地叠置)。

像素限定层PDL的第二边缘ED2和过孔层VIA的第五边缘ED5可以在第二方向DR2上彼此间隔开第三距离d3。第五边缘ED5和像素限定层PDL的第三边缘ED3可以在第二方向DR2上彼此间隔开第一距离d1。第三边缘ED3和过孔层VIA的第六边缘ED6可以在第二方向DR2上彼此间隔开第四距离d4。第六边缘ED6和像素限定层PDL的第四边缘ED4可以在第二方向DR2上彼此间隔开第二距离d2。

在实施例中，第一距离d1、第二距离d2和第三距离d3可以彼此基本相同。例如，第一距离d1、第二距离d2和第三距离d3均可以为约8μm，但是实施例不限于此。第四距离d4可以比第一距离d1、第二距离d2和第三距离d3中的每个小。例如，第四距离d4可以为约6μm，但是实施例不限于此。在实施例中，第四距离d4可以与第一距离d1、第二距离d2和第三距离d3中的每个基本相同。

驱动电压线DVL的一部分可以设置在其中第二开口OP2和第一过孔VIH1彼此叠置的叠置区域OVA中(例如，设置在位于像素限定层PDL的第三边缘ED3与过孔层VIA的第六边缘ED6之间的区域中)。在叠置区域OVA中，像素限定层PDL的第三边缘ED3和驱动电压线DVL的第七边缘ED7可以彼此间隔开第五距离d5，并且驱动电压线DVL的第七边缘ED7和过孔层VIA的第六边缘ED6可以彼此间隔开第六距离d6。第五距离d5和第六距离d6可以彼此基本相同。例如，第五距离d5和第六距离d6均可以为约3μm，但是实施例不限于此。

如上所述，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中，过孔层VIA的第一过孔VIH1和像素限定层PDL的第二开口OP2可以彼此叠置(例如，部分地叠置)。例如，将第一过孔VIH1在第一方向DR1和第二方向DR2上划分为两个相同部分的第一中心点CET1与将第二开口OP2在第一方向DR1和第二方向DR2上划分为两个相同部分的第二中心点CET2可以彼此间隔开而不重合。例如，第一过孔VIH1的第一中心点CET1的位置和第二开口OP2的第二中心点CET2的位置可以彼此不同。因此，形成平缓倾斜度的第一过孔VIH1和第二开口OP2(或具有平滑轮廓的过孔层VIA和像素限定层PDL)可以形成在其中第一过孔VIH1和第二开口OP2彼此叠置的叠置区域OVA周围。例如，可以改善在已经形成了像素限定层PDL之后执行的后续工艺中的台阶覆盖率(step coverage)。

在下文中，将参照图7至图9来描述根据前述实施例的像素PXL的堆叠结构。

图7是沿着图5的线I-I’截取的示意性剖视图。图8是图7的部分EA2的示意性放大图。图9是沿着图5的线II-II’截取的示意性剖视图。

下面的与图7至图9的实施例相关的描述将描述与上述实施例的不同之处，以避免冗余描述。

参照图1至图9，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括基底SUB、像素电路层PCL、显示元件层DPL和薄膜封装层TFE。

像素电路层PCL和显示元件层DPL可以设置在基底SUB的表面上，并且彼此叠置。例如，在像素区域PXA中，像素电路层PCL可以设置在基底SUB的表面上，并且显示元件层DPL可以设置在像素电路层PCL上。然而，基底SUB上的像素电路层PCL和显示元件层DPL的相对位置可以根据实施例而改变。

基底SUB可以包括透射光的透明绝缘材料。基底SUB可以是刚性基底或柔性基底。

在每个像素区域PXA中，可以设置用于形成第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的像素电路PXC的电路元件(例如，晶体管T)以及连接(例如，电连接)到电路元件的信号线。此外，驱动电压线DVL可以设置在每个像素区域PXA中。连接(例如，电连接)到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的像素电路PXC的发光元件LD可以设置在每个像素区域PXA中。

像素电路层PCL可以包括至少一个绝缘层以及包括电路元件、信号线和驱动电压线DVL。例如，像素电路层PCL可以包括在第三方向DR3上连续地(或顺序地)堆叠在基底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和过孔层VIA。

缓冲层BFL可以设置在基底SUB的整个表面上。缓冲层BFL可以防止杂质扩散(或渗透)到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括氮化硅(SiN

栅极绝缘层GI可以设置在缓冲层BFL的整个表面上。栅极绝缘层GI和缓冲层BFL可以包括相同的材料。例如，栅极绝缘层GI可以包括作为缓冲层BFL的构成材料的材料之中的合适的(或选择的)材料。栅极绝缘层GI可以是包括无机材料的无机绝缘层。

层间绝缘层ILD可以设置和/或形成在栅极绝缘层GI的表面(例如，整个表面)上。层间绝缘层ILD和缓冲层BFL可以包括相同的材料。例如，层间绝缘层ILD包括作为缓冲层BFL的构成材料的材料之中的一种或更多种合适的(或选择的)材料。

过孔层VIA可以设置和/或形成在层间绝缘层ILD的整个表面上。过孔层VIA可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。无机绝缘层可以包括例如氧化硅(SiO

过孔层VIA可以包括过孔。例如，过孔层VIA可以部分地开口，以包括第一过孔VIH1和第二过孔VIH2。第一过孔VIH1可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中，但是实施例不限于此。第二过孔VIH2可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的相应的发射区域EMA1、EMA2和EMA3中。例如，第一子像素SPX1中的第二过孔VIH2可以定位在第一发射区域EMA1中。第二子像素SPX2中的第二过孔VIH2可以定位在第二发射区域EMA2中。第三子像素SPX3中的第二过孔VIH2可以定位在第三发射区域EMA3中。

在实施例中，过孔层VIA可以用作平坦化层，平坦化层形成为使由于设置在像素电路层PCL中的过孔层VIA下方的像素电路PXC的组件而发生的台阶差减轻(或最小化)。

设置在像素电路层PCL中的像素电路PXC可以包括至少一个晶体管。晶体管T可以是控制第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个的驱动电流的驱动晶体管，并且具有与参照图4描述的第一晶体管T1的构造相同的构造。

晶体管T可以包括半导体图案层SCP、栅电极GE、第一端子EL1和第二端子EL2。

栅电极GE可以设置在栅极绝缘层GI上，并且可以被层间绝缘层ILD覆盖。例如，栅电极GE可以是设置在栅极绝缘层GI与层间绝缘层ILD之间的栅极导电层。栅电极GE可以与半导体图案层SCP的一部分叠置。例如，栅电极GE可以与半导体图案层SCP的有源图案层叠置。

半导体图案层SCP可以设置和/或形成在缓冲层BFL上。例如，半导体图案层SCP可以设置在缓冲层BFL与栅极绝缘层GI之间。半导体图案层SCP可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体层。半导体图案层SCP可以包括有源图案层、第一接触区域和第二接触区域。有源图案层、第一接触区域和第二接触区域均可以由未掺杂有杂质或掺杂有杂质(或掺杂剂)的半导体层形成。例如，第一接触区域和第二接触区域均可以由掺杂有杂质(或掺杂剂)的半导体层形成，而有源图案层可以由未掺杂的半导体层形成。例如，N型杂质(或N型掺杂剂)可以是所述杂质，但是实施例不限于此。

半导体图案层SCP的有源图案层可以是与晶体管T的栅电极GE叠置的区域，并且可以是沟道区。半导体图案层SCP的第一接触区域可以接触有源图案层的一个端部(一端)。此外，第一接触区域可以连接(例如，电连接)到第一端子EL1。半导体图案层SCP的第二接触区域可以接触有源图案层的剩余端部。此外，第二接触区域可以连接(例如，电连接)到第二端子EL2。

晶体管T的第一端子EL1可以设置和/或形成在层间绝缘层ILD上。例如，晶体管T的第一端子EL1可以由形成在层间绝缘层ILD与过孔层VIA之间的源极-漏极导电层形成。晶体管T的第一端子EL1可以通过穿过栅极绝缘层GI和层间绝缘层ILD的接触孔来接触半导体图案层SCP的第一接触区域。

晶体管T的第二端子EL2可以设置和/或形成在层间绝缘层ILD上，并且与晶体管T的第一端子EL1间隔开。晶体管T的第二端子EL2可以由形成在层间绝缘层ILD与过孔层VIA之间的源极-漏极导电层形成。晶体管T的第二端子EL2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的接触孔来接触半导体图案层SCP的第二接触区域。

底部金属图案层BML可以设置在晶体管T下方。

底部金属图案层BML可以是设置在基底SUB与缓冲层BFL之间的第一导电层。底部金属图案层BML可以连接(例如，电连接)到晶体管T，因此使将供应到晶体管T的栅电极GE的特定电压的驱动范围增大。例如，底部金属图案层BML可以连接(例如，电连接)到晶体管T，并且使晶体管T的沟道区稳定。此外，由于底部金属图案层BML连接(例如，电连接)到晶体管T，因此可以防止底部金属图案层BML浮置。

尽管在上述实施例中已经示出了晶体管T为顶栅结构的薄膜晶体管的情况，但是实施例不限于此。晶体管T的结构可以以各种方式改变。

像素电路层PCL可以包括在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的相应的非发射区域NEA中公共地形成的驱动电压线DVL。

驱动电压线DVL可以设置和/或形成在层间绝缘层ILD上。例如，驱动电压线DVL可以由定位在层间绝缘层ILD与过孔层VIA之间的源极-漏极导电层形成。驱动电压线DVL可以与第一端子EL1和第二端子EL2形成在同一层中。例如，驱动电压线DVL以及第一端子EL1和第二端子EL2可以通过相同的工艺形成，可以由相同的材料形成，并且可以设置在同一层中或设置在同一水平。

尽管第一驱动电源ELVDD的电压可以施加到驱动电压线DVL，但是实施例不限于此。在实施例中，第二驱动电源ELVSS的电压可以施加到驱动电压线DVL。例如，在第一子像素SPX1的第一-第一电极LE1和第二子像素SPX2的第一-第二电极LE2、第三子像素SPX3的第一-第三电极LE3均为阳极的情况下，第二驱动电源ELVSS的电压可以施加到驱动电压线DVL。在第一子像素SPX1的第一-第一电极LE1和第二子像素SPX2的第一-第二电极LE2、第三子像素SPX3的第一-第三电极LE3均为阴极的情况下，第一驱动电源ELVDD的电压可以施加到驱动电压线DVL。

过孔层VIA可以设置在晶体管T和驱动电压线DVL上。过孔层VIA可以部分地开口，以包括第一过孔VIH1和第二过孔VIH2。

在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第二过孔VIH2可以使对应的子像素SPX的晶体管T的第一端子EL1暴露。在第一子像素SPX1中，晶体管T的通过过孔层VIA的第二过孔VIH2暴露的第一端子EL1可以连接(例如，电连接)到第一-第一电极LE1(或第一下电极)。在第二子像素SPX2中，晶体管T的通过过孔层VIA的第二过孔VIH2暴露的第一端子EL1可以连接(例如，电连接)到第一-第二电极LE2(或第二下电极)。在第三子像素SPX3中，晶体管T的通过过孔层VIA的第二过孔VIH2暴露的第一端子EL1可以连接(例如，电连接)到第一-第三电极LE3(或第三下电极)。

在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，第一过孔VIH1可以使驱动电压线DVL的区域暴露。例如，第一子像素SPX1中的第一过孔VIH1可以使驱动电压线DVL的第七边缘ED7(例如，第一侧表面)的区域暴露。第二子像素SPX2中的第一过孔VIH1可以使驱动电压线DVL的第七边缘ED7的另一区域暴露。第三子像素SPX3中的第一过孔VIH1可以使驱动电压线DVL的第七边缘ED7的另一区域暴露。

驱动电压线DVL的第八边缘ED8(例如，第二侧表面)可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中被过孔层VIA覆盖。例如，如图7中所示，第一子像素SPX1中的驱动电压线DVL的第七边缘ED7可以通过第一过孔VIH1暴露。驱动电压线DVL的第八边缘ED8可以被过孔层VIA覆盖，使得过孔层VIA的第六边缘ED6可以在平面图中设置在驱动电压线DVL的第七边缘ED7与第八边缘ED8之间。例如，过孔层VIA的第六边缘ED6可以设置在驱动电压线DVL的表面上。

显示元件层DPL可以定位在过孔层VIA上。

显示元件层DPL可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3、第一导电图案层至第三导电图案层CP1、CP2和CP3以及像素限定层PDL。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以具有与参照图3描述的发光元件LD的构造相同的构造。

第一发光元件LD1可以包括第一-第一电极LE1、第一发射层EML1和第二电极UE。第二发光元件LD2可以包括第一-第二电极LE2、第二发射层EML2和第二电极UE。第三发光元件LD3可以包括第一-第三电极LE3、第三发射层EML3和第二电极UE。第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的每个可以连接(例如，电连接)到对应的子像素SPX的晶体管T。

第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3可以在对应的子像素SPX中设置和/或形成在过孔层VIA上。第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3可以彼此间隔开。

第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3均可以由具有反射性的材料制成。例如，第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3均可以由导电材料(或物质)制成。导电材料可以包括不透明金属。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金的金属。然而，第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3的材料不限于前述实施例的材料。在实施例中，第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3均可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括透明导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO

第一-第一电极LE1可以定位在至少第一发射区域EMA1中。第一-第二电极LE2可以定位在至少第二发射区域EMA2中。第一-第三电极LE3可以定位在至少第三发射区域EMA3中。

第一导电图案层CP1可以在第一子像素SPX1的非发射区域NEA中设置在与第一-第一电极LE1间隔开的位置处。第一导电图案层CP1和第一-第一电极LE1可以设置在同一层中。例如，第一导电图案层CP1和第一-第一电极LE1可以通过相同的工艺形成。第一导电图案层CP1和第一-第一电极LE1可以包括相同的材料。第一导电图案层CP1的一侧可以定位在第一子像素SPX1的第一过孔VIH1中。第一导电图案层CP1的另一侧可以设置在包括第六边缘ED6的过孔层VIA上。

第一导电图案层CP1可以在第一子像素SPX1中定位在驱动电压线DVL的通过过孔层VIA的第一过孔VIH1暴露的第七边缘ED7的区域上，因此覆盖驱动电压线DVL。第一导电图案层CP1可以是防止驱动电压线DVL被在形成第一-第一电极LE1的工艺期间使用的蚀刻剂损坏的保护组件。

第二导电图案层CP2可以在第二子像素SPX2的非发射区域NEA中设置在与第一-第二电极LE2间隔开的位置处。第二导电图案层CP2和第一-第二电极LE2可以设置在同一层中。例如，第二导电图案层CP2和第一-第二电极LE2可以通过相同的工艺形成。第二导电图案层CP2和第一-第二电极LE2可以具有相同的材料。第二导电图案层CP2的一侧可以定位在第二子像素SPX2的第一过孔VIH1中。第二导电图案层CP2的另一侧可以设置在包括第六边缘ED6的过孔层VIA上。

第二导电图案层CP2可以在第二子像素SPX2中定位在驱动电压线DVL的通过过孔层VIA的第一过孔VIH1暴露的第七边缘ED7的另一区域上，因此覆盖驱动电压线DVL。第二导电图案层CP2可以是防止驱动电压线DVL被在形成第一-第二电极LE2的工艺期间使用的蚀刻剂损坏的保护组件。

第三导电图案层CP3可以在第三子像素SPX3的非发射区域NEA中设置在与第一-第三电极LE3间隔开的位置处。第三导电图案层CP3和第一-第三电极LE3可以设置在同一层中。例如，第三导电图案层CP3和第一-第三电极LE3可以通过相同的工艺形成。第三导电图案层CP3和第一-第三电极LE3可以包括相同的材料。第三导电图案层CP3的一侧可以定位在第三子像素SPX3的第一过孔VIH1中。第三导电图案层CP3的另一侧可以设置在包括第六边缘ED6的过孔层VIA上。

第三导电图案层CP3可以在第三子像素SPX3中定位在驱动电压线DVL的通过过孔层VIA的第一过孔VIH1暴露的第七边缘ED7的另一区域上，因此覆盖驱动电压线DVL。第三导电图案层CP3可以是防止驱动电压线DVL被在形成第一-第三电极LE3的工艺期间使用的蚀刻剂损坏的保护组件。

像素限定层PDL可以设置和/或形成在第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3以及第一导电图案层CP1、第二导电图案层CP2和第三导电图案层CP3上。

像素限定层PDL可以限定(或分隔)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3。像素限定层PDL可以是由有机材料制成的有机绝缘层。有机材料可以包括丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等。在实施例中，像素限定层PDL可以包括光吸收材料或者涂覆有光吸收剂，使得像素限定层PDL可以用于吸收从外部引入的光。例如，像素限定层PDL可以包括碳基黑色颜料(carbon-based black pigment)。实施例不限于此。

像素限定层PDL可以部分地开口以包括使第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3中的每个的区域暴露的第一开口OP1以及与第一开口OP1间隔开的第二开口OP2，并且可以沿着第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个的外围区域在第三方向DR3上从过孔层VIA突出。

在第一子像素SPX1中，像素限定层PDL的第一开口OP1可以与第一发射区域EMA1对应(或叠置)。在第二子像素SPX2中，像素限定层PDL的第一开口OP1可以与第二发射区域EMA2对应(或叠置)。在第三子像素SPX3中，像素限定层PDL的第一开口OP1可以与第三发射区域EMA3对应(或叠置)。

在第一子像素SPX1中，像素限定层PDL的第二开口OP2可以定位在与第一发射区域EMA1相邻的非发射区域NEA中，并且与过孔层VIA的第一过孔VIH1叠置(例如，部分地叠置)。第二开口OP2可以使第一导电图案层CP1暴露。

在第二子像素SPX2中，像素限定层PDL的第二开口OP2可以定位在与第二发射区域EMA2相邻的非发射区域NEA中，并且与过孔层VIA的第一过孔VIH1叠置(例如，部分地叠置)。第二开口OP2可以使第二导电图案层CP2暴露。

在第三子像素SPX3中，像素限定层PDL的第二开口OP2可以定位在与第三发射区域EMA3相邻的非发射区域NEA中，并且与过孔层VIA的第一过孔VIH1叠置(例如，部分地叠置)。第二开口OP2可以使第三导电图案层CP3暴露。

第一发射层EML1、第二发射层EML2和第三发射层EML3可以分别设置和/或形成在通过像素限定层PDL的第一开口OP1暴露的第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3上。例如，在第一子像素SPX1中，第一发射层EML1可以设置和/或形成在通过像素限定层PDL的第一开口OP1暴露的第一-第一电极LE1上。在第二子像素SPX2中，第二发射层EML2可以设置和/或形成在通过像素限定层PDL的第一开口OP1暴露的第一-第二电极LE2上。在第三子像素SPX3中，第三发射层EML3可以设置和/或形成在通过像素限定层PDL的第一开口OP1暴露的第一-第三电极LE3上。

第一发射层EML1可以在像素限定层PDL的第一开口OP1中仅定位在第一-第一电极LE1上。第二发射层EML2可以在像素限定层PDL的第一开口OP1中仅定位在第一-第二电极LE2上。第三发射层EML3可以在像素限定层PDL的第一开口OP1中仅定位在第一-第三电极LE3上。第一发射层EML1、第二发射层EML2和第三发射层EML3中的每个可以通过喷墨印刷方法等沉积到对应的子像素SPX的目标区域(例如，通过像素限定层PDL的第一开口OP1暴露的第一电极LE的区域上)。

在实施例中，第一发射层EML1、第二发射层EML2和第三发射层EML3中的每个可以包括在第三方向DR3上连续地(或顺序地)堆叠的第一层FL、第二层SL和第三层TL。

第一层FL可以包括用于空穴的注入和/或传输的空穴传输层，但是实施例不限于此。在实施例中，第一层FL可以包括用于电子的注入和/或传输的电子传输层。例如，在第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3中的每个为阳极的情况下，第一层FL可以包括空穴传输层。在另一示例中，在第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3中的每个为阴极的情况下，第一层FL可以包括电子传输层。

第二层SL可以包括通过注入的电子和空穴的复合而发射光(发光)的光生成层。例如，在第一子像素SPX1中，第二层SL可以包括通过注入的电子和空穴的复合而发射红光的光生成层。在第二子像素SPX2中，第二层SL可以包括通过注入的电子和空穴的复合而发射绿光的光生成层。在第三子像素SPX3中，第二层SL可以包括通过注入的电子和空穴的复合而发射蓝光的光生成层。

第三层TL可以包括用于电子的注入和/或传输的电子传输层，但是实施例不限于此。在实施例中，第三层TL可以包括用于空穴的注入和/或传输的空穴传输层。例如，在第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3中的每个为阳极的情况下，第三层TL可以包括电子传输层。在另一示例中，在第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3中的每个为阴极的情况下，第三层TL可以包括空穴传输层。

第一层FL、第二层SL和第三层TL中的每个可以定位在像素限定层PDL的第一开口OP1中。例如，第一层FL、第二层SL和第三层TL中的每个可以通过喷墨印刷方法仅施加在像素限定层PDL的第一开口OP1中，因此定位在第一开口OP1中。在实施例中，喷墨印刷方法可以是将第一层FL、第二层SL和第三层TL中的每个施加到目标区域(例如，像素限定层PDL的第一开口OP1中)的方法。

第二电极UE可以设置在第一发射层EML1、第二发射层EML2和第三发射层EML3以及像素限定层PDL上。

第二电极UE可以是针对第一子像素SPX1、第二子像素SPX2和第三子像素SPX3公共地形成的公共层。第二电极UE可以在显示区域DA的整个区域中以板的形式形成。

第二电极UE(或上电极)可以是具有使得从第一发射层EML1、第二发射层EML2和第三发射层EML3中的每个发射的光可以穿过其的厚度的薄膜金属层。第二电极UE可以由具有相对小的厚度的金属材料或透明导电材料制成。例如，第二电极UE可以由各种透明导电材料形成。第二电极UE可以包括各种透明导电材料(包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO))中的至少一种，并且可以是基本透明的(或半透明的)，以具有一定的透射率。因此，从定位在第二电极UE下方的第一发射层EML1、第二发射层EML2和第三发射层EML3中的每个发射的光可以穿过第二电极UE，并且在薄膜封装层TFE的向上方向上发射。

第二电极UE可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的非发射区域NEA中接触第一导电图案层CP1、第二导电图案层CP2和第三导电图案层CP3，因此连接(例如，电连接)到第一导电图案层CP1、第二导电图案层CP2和第三导电图案层CP3。例如，在第一子像素SPX1的非发射区域NEA中，第二电极UE可以接触第一导电图案层CP1，并且连接(例如，电连接)到第一导电图案层CP1。因此，第二电极UE可以连接(例如，电连接)到驱动电压线DVL。在第二子像素SPX2的非发射区域NEA中，第二电极UE可以接触第二导电图案层CP2，并且连接(例如，电连接)到第二导电图案层CP2。因此，第二电极UE可以连接(例如，电连接)到驱动电压线DVL。在第三子像素SPX3的非发射区域NEA中，第二电极UE可以接触第三导电图案层CP3，并且连接(例如，电连接)到第三导电图案层CP3。因此，第二电极UE可以连接(例如，电连接)到驱动电压线DVL。

薄膜封装层TFE可以设置和/或形成在第二电极UE的整个表面上。

薄膜封装层TFE具有与参照图3描述的薄膜封装层TFE的构造相同的构造；因此，为了描述方便，将省略其重复的解释。

第一子像素SPX1、第二子像素SPX2和第三子像素SPX3在第二电极UE和驱动电压线DVL的布置结构和连接关系上可以彼此基本类似或相同。在下文中，将描述第一子像素SPX1中的第二电极UE和驱动电压线DVL的布置结构和连接关系作为代表性示例，并且为了描述方便，将省略第二子像素SPX2和第三子像素SPX3的解释。

如图8中所示，在第一子像素SPX1的非发射区域NEA中，第二电极UE可以定位在像素限定层PDL和通过像素限定层PDL的第二开口OP2暴露的第一导电图案层CP1中的每个上。因此，第二电极UE可以连接(例如，电连接)到第一导电图案层CP1，并且可以通过第一导电图案层CP1连接(例如，电连接)到像素电路层PCL的驱动电压线DVL。

在非发射区域NEA中，过孔层VIA可以包括在一方向上(例如，在第二方向DR2上)彼此面对且第一过孔VIH1置于其间的相对侧表面。例如，过孔层VIA可以包括在第二方向DR2上彼此面对且第一过孔VIH1置于其间的第五边缘ED5(或第一侧表面)和第六边缘ED6(或第二侧表面)。第五边缘ED5和第六边缘ED6中的每个可以是过孔层VIA中具有一定倾斜角度的侧表面。

在非发射区域NEA中，像素限定层PDL可以包括在第二方向DR2上彼此面对且第二开口OP2置于其间的相对侧表面。例如，像素限定层PDL可以包括在第二方向DR2上彼此面对且第二开口OP2置于其间的第三边缘ED3(或第一侧表面)和第四边缘ED4(或第二侧表面)。第三边缘ED3和第四边缘ED4中的每个可以是定位在非发射区域NEA中的像素限定层PDL中具有一定倾斜角度的侧表面。

在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中，像素限定层PDL可以包括在第二方向DR2上彼此面对且第一开口OP1置于其间的相对侧表面。例如，像素限定层PDL可以在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中包括在第二方向DR2上彼此面对且第一开口OP1置于其间的第一边缘ED1(或第一侧表面)和第二边缘ED2(或第二侧表面)。第一边缘ED1和第二边缘ED2中的每个可以是定位在第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个中的像素限定层PDL中具有一定倾斜角度的侧表面。

过孔层VIA的第一过孔VIH1和像素限定层PDL的第二开口OP2可以彼此叠置(例如，部分地叠置)。像素限定层PDL的第三边缘ED3可以定位在比第五边缘ED5更外侧(例如，定位在第五边缘ED5的右侧)，并且可以覆盖包括第五边缘ED5的过孔层VIA。像素限定层PDL的第三边缘ED3可以与过孔层VIA的第五边缘ED5间隔开第一距离d1。像素限定层PDL的第四边缘ED4可以定位在比第六边缘ED6更外侧(例如，定位在第六边缘ED6的右侧)，并且可以使过孔层VIA的包括第六边缘ED6的区域暴露。像素限定层PDL的第四边缘ED4可以与过孔层VIA的第六边缘ED6间隔开第二距离d2。像素限定层PDL的第四边缘ED4可以定位在过孔层VIA的平坦上表面上。

像素限定层PDL的第三边缘ED3可以与过孔层VIA的第六边缘ED6间隔开第四距离d4。像素限定层PDL的第二开口OP2和过孔层VIA的第一过孔VIH1可以在位于像素限定层PDL的第三边缘ED3与过孔层VIA的第六边缘ED6之间的区域中彼此叠置。

过孔层VIA的第一过孔VIH1和像素限定层PDL的第一开口OP1可以在第二方向DR2上彼此间隔开。过孔层VIA的第五边缘ED5可以定位在比像素限定层PDL的第二边缘ED2更外侧(例如，定位在第二边缘ED2的右侧)。过孔层VIA的第五边缘ED5可以与像素限定层PDL的第二边缘ED2间隔开第三距离d3。

如上所述，在覆盖驱动电压线DVL的第八边缘ED8并包括使驱动电压线DVL的第七边缘ED7暴露的第一过孔VIH1的过孔层VIA形成在非发射区域NEA中并且像素限定层PDL设置在过孔层VIA上并包括与过孔层VIA的第五边缘ED5间隔开的第三边缘ED3和与过孔层VIA的第六边缘ED6间隔开的第四边缘ED4的情况下，过孔层的第一过孔VIH1和像素限定层PDL的第二开口OP2可以彼此叠置(例如，部分地叠置)。例如，将第一过孔VIH1划分为两个相同部分的第一中心点CET1和将第二开口OP2划分为两个相同部分的第二中心点CET2可以彼此间隔开而不重合。在其中第一过孔VIH1和第二开口OP2彼此叠置的叠置区域OVA中，显示元件层DPL的第二电极UE可以通过第一导电图案层CP1连接(例如，电连接)到像素电路层PCL的驱动电压线DVL。在实施例中，叠置区域OVA可以是第二电极UE和驱动电压线DVL在其处彼此连接(例如，电连接)的连接点。

在第一过孔VIH1与第二开口OP2叠置(例如，部分地叠置)的情况下，具有台阶形状(或平滑台阶结构)的像素限定层PDL可以定位在叠置区域OVA的一侧(例如，左侧)，并且仅过孔层VIA可以定位在叠置区域OVA的另一侧(例如，右侧)。因此，形成平缓倾斜度的像素限定层PDL的第二开口OP2和过孔层VIA的第一过孔VIH1(或形成平滑轮廓的像素限定层PDL和过孔层VIA)可以形成在叠置区域OVA周围。因此，可以改善在已经形成了像素限定层PDL之后执行的后续工艺中的台阶覆盖率。例如，由于定位在像素限定层PDL上的第二电极UE在叠置区域OVA周围具有平滑轮廓，因此可以防止线由于定位在叠置区域OVA周围的组件(例如，像素限定层PDL和过孔层VIA)的台阶差而厚度减小或者被切断。因此，可以防止第二电极UE的断开缺陷的发生，从而可以增强像素PXL和包括像素PXL的显示装置DD的可靠性。

如上所述，在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中，过孔层VIA的第一过孔VIH1和像素限定层PDL的第二开口OP2可以彼此叠置(例如，部分地叠置)，使得第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个的表面积(或尺寸)与第一过孔VIH1和第二开口OP2彼此完全间隔开的情况相比可以进一步增大。因此，其中通过喷墨印刷方法等沉积第一发射层EML1的第一发射层EML1的供应表面积(或分布表面积)、其中沉积第二发射层EML2的第二发射层EML2的供应表面积(或分布表面积)以及其中沉积第三发射层EML3的第三发射层EML3的供应表面积(或分布表面积)可以增大，使得可以进一步增强对应子像素SPX的光输出效率。

例如，可以通过喷墨印刷方法仅在第一发射区域EMA1中形成第一发射层EML1，可以仅在第二发射区域EMA2中形成第二发射层EML2，并且可以仅在第三发射区域EMA3中形成第三发射层EML3。在其中像素限定层PDL的第二开口OP2和过孔层VIA的第一过孔VIH1彼此叠置的叠置区域OVA中，显示元件层DPL的第二电极UE可以连接(例如，电连接)到像素电路层PCL的驱动电压线DVL。因此，可以省略在现有像素结构(其中，发射层通过全表面沉积形成并且针对相邻的像素公共地形成)中使用的激光钻孔工艺(laser drilling process)(例如，可以省略用于将定位在发射层上的上电极电连接到驱动电压线的单独工艺)，使得可以提高生产效率。

图10示意性地示出了根据实施例的像素PXL并且是与图5的线I-I’对应的示意性剖视图。

关于图10的实施例，下面的描述将描述与前述实施例的不同之处，以避免冗余解释。

参照图1至图6以及图10，第一子像素SPX1可以包括基底SUB、像素电路层PCL、显示元件层DPL、薄膜封装层TFE和滤色器层CFL。

可以通过后续工艺在薄膜封装层TFE上形成滤色器层CFL。滤色器层CFL可以包括第一滤色器CF1和光阻挡图案层BM。

第一滤色器CF1可以与第一发射区域EMA1对应(或叠置)，并且定位在薄膜封装层TFE的第三封装层ENC3的表面上。第一滤色器CF1可以在被像素限定层PDL包围(或围绕)的第一发射区域EMA1中设置在对应的第一发射层EML1上方。第一滤色器CF1可以是红色滤色器。

光阻挡图案层BM可以在薄膜封装层TFE的第三封装层ENC3的表面上定位为与第一滤色器CF1相邻。光阻挡图案层BM可以是黑矩阵(black matrix)。

例如，滤色器层CFL可以形成在与第一子像素SPX1相邻的第二子像素SPX2和第三子像素SPX3中。例如，第二子像素SPX2中的滤色器层CFL可以包括第二滤色器(参照图3的“CF2”)和定位为与第二滤色器CF2相邻的光阻挡图案层BM。第三子像素SPX3中的滤色器层CFL可以包括第三滤色器(参照图3的“CF3”)和定位为与第三滤色器CF3相邻的光阻挡图案层BM。第二滤色器CF2可以包括绿色滤色器。第三滤色器CF3可以包括蓝色滤色器。

基体层BSL可以设置和/或形成在滤色器层CFL的整个表面上。

在根据前述实施例的第一子像素SPX1中，滤色器层CFL可以通过后续工艺设置在第一发光元件LD1上，使得通过滤色器层CFL发射的光可以具有优异的颜色再现性(colorreproducibility)，从而可以增强光输出效率。

图11是示出根据实施例的像素PXL的示意性平面图。

关于图11的实施例，下面的描述将描述与前述实施例的不同之处，以避免冗余解释。

参照图1至图4以及图11，像素PXL可以设置在像素区域PXA中。像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。

第一子像素SPX1可以包括第一发射区域EMA1和非发射区域NEA。第二子像素SPX2可以包括第二发射区域EMA2和非发射区域NEA。第三子像素SPX3可以包括第三发射区域EMA3和非发射区域NEA。

第一-第一电极LE1可以定位在至少第一发射区域EMA1中。第一-第二电极LE2可以定位在至少第二发射区域EMA2中。第一-第三电极LE3可以定位在至少第三发射区域EMA3中。

像素PXL可以包括包围(或围绕)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3的像素限定层PDL。

像素限定层PDL可以包括包围(或围绕)第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的每个的第一开口OP1以及与第一开口OP1间隔开并定位在非发射区域NEA中的第二开口OP2。在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中，像素限定层PDL可以包括在第二方向DR2上彼此面对且第一开口OP1置于其间的第一边缘ED1(例如，第一侧表面)和第二边缘ED2(例如，第二侧表面)。此外，像素限定层PDL可以在非发射区域NEA中包括在第二方向DR2上彼此面对且第二开口OP2置于其间的第三边缘ED3(例如，第一侧表面)和第四边缘ED4(例如，第二侧表面)。

在实施例中，第二开口OP2可以在第一方向DR1上遍及第一子像素SPX1的非发射区域NEA、第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA形成。例如，第二开口OP2可以在第一方向DR1上从第一子像素SPX1的非发射区域NEA延伸到第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA。

驱动电压线DVL、过孔层(参照图7的“VIA”)的第一过孔VIH1和导电图案层CP可以定位在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的非发射区域NEA中。

驱动电压线DVL可以是在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中公共地形成的组件。第一驱动电源ELVDD的电压或第二驱动电源ELVSS的电压可以施加到驱动电压线DVL。在实施例中，驱动电压线DVL可以包括在第二方向DR2上彼此面对的第七边缘ED7(例如，第一侧表面)和第八边缘ED8(例如，第二侧表面)。在平面图中，驱动电压线DVL的第七边缘ED7可以定位为与像素限定层PDL的第三边缘ED3相邻。在平面图中，驱动电压线DVL的第八边缘ED8可以定位为与过孔层VIA的第六边缘ED6相邻。

在实施例中，驱动电压线DVL的第七边缘ED7可以通过第一过孔VIH1暴露。驱动电压线DVL的第八边缘ED8可以被过孔层VIA覆盖而不被暴露。

第一过孔VIH1可以是穿过过孔层VIA的通孔，并且可以使例如作为定位在过孔层VIA下方的组件的驱动电压线DVL的第七边缘ED7暴露，而不使驱动电压线DVL的第八边缘ED8暴露。第一过孔VIH1可以在第一方向DR1上遍及第一子像素SPX1的非发射区域NEA、第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA形成。例如，第一过孔VIH1可以在第一方向DR1上从第一子像素SPX1的非发射区域NEA延伸到第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA。过孔层VIA可以包括在第二方向DR2上彼此面对且第一过孔VIH1置于其间的第五边缘ED5(或第一侧表面)和第六边缘ED6(或第二侧表面)。

导电图案层CP可以定位在通过第一过孔VIH1暴露的驱动电压线DVL上，并且可以接触驱动电压线DVL并连接(例如，电连接)到驱动电压线DVL。在实施例中，导电图案层CP可以在第一方向DR1上遍及第一子像素SPX1的非发射区域NEA、第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA形成。导电图案层CP可以是防止暴露的驱动电压线DVL被在形成第一-第一电极LE1、第一-第二电极LE2和第一-第三电极LE3的工艺期间使用的蚀刻剂损坏的保护组件。

导电图案层CP可以在其中第一过孔VIH1和第二开口OP2彼此叠置的叠置区域OVA中暴露于外部。由于第一过孔VIH1、第二开口OP2和导电图案层CP中的每者可以遍及第一子像素SPX1的非发射区域NEA、第二子像素SPX2的非发射区域NEA和第三子像素SPX3的非发射区域NEA形成，因此导电图案层CP的通过叠置区域OVA暴露的部分的表面积(或尺寸)可以增大。

在实施例中，像素限定层PDL的第一开口OP1、过孔层VIA的第一过孔VIH1和像素限定层PDL的第二开口OP2可以在一方向(例如，第二方向DR2)上设置(例如，顺序地布置)。第一开口OP1和第一过孔VIH1可以彼此间隔开。第一过孔VIH1和第二开口OP2可以彼此叠置(例如，部分地叠置)。

像素限定层PDL的第二边缘ED2和过孔层VIA的第五边缘ED5可以在第二方向DR2上彼此间隔开第三距离d3。第五边缘ED5和像素限定层PDL的第三边缘ED3可以在第二方向DR2上彼此间隔开第一距离d1。第三边缘ED3和过孔层VIA的第六边缘ED6可以在第二方向DR2上彼此间隔开第四距离d4。第六边缘ED6和像素限定层PDL的第四边缘ED4可以在第二方向DR2上彼此间隔开第二距离d2。

在其中第二开口OP2和第一过孔VIH1彼此叠置的叠置区域OVA中，像素限定层PDL的第三边缘ED3和驱动电压线DVL的第七边缘ED7可以彼此间隔开第五距离d5，并且驱动电压线DVL的第七边缘ED7和过孔层VIA的第六边缘ED6可以彼此间隔开第六距离d6。

在其中第二开口OP2和第一过孔VIH1彼此叠置的叠置区域OVA中，导电图案层CP可以暴露于外部，并且可以接触定位在像素限定层PDL上方的第二电极(参照图7的“UE”)并连接(例如，电连接)到第二电极UE。

第二电极UE可以由具有相对小的厚度的透明导电材料制成，并且可以具有高电阻。导电图案层CP的在其中第二开口OP2和第一过孔VIH1彼此叠置的叠置区域OVA中暴露于外部的部分的表面积(或尺寸)可以增大，连接(例如，电连接)到导电图案层CP以形成双层结构的第二电极UE的线电阻可以减小。

此外，由于第二电极UE通过导电图案层CP连接(例如，电连接)到驱动电压线DVL，因此第二电极UE的电阻可以减小。因此，第二电极UE与驱动电压线DVL之间的电接触特性可以增强。

在根据实施例的显示装置中，过孔层的过孔和像素限定层的开口可以在非发射区域中彼此叠置(例如，部分地叠置)。因此，在将定位在像素限定层上方的电极图案层连接(例如，电连接)到定位在过孔层下方的驱动电压线的接触件(contactor)中，过孔层和像素限定层可以形成平滑轮廓(或者过孔和开口形成平缓的倾斜度)，使得过孔层和像素限定层的轮廓对接触件中的电极图案层的影响可以最小化，从而可以防止电极图案断开。

例如，根据实施例的显示装置可以具有改善的可靠性。

此外，在根据实施例的显示装置中，可以进一步增大每个像素的发射区域的表面积，使得可以增强显示装置的光输出效率。

公开的效果不受前述内容的限制，并且这里预期其它各种效果。

虽然上面已经描述了各种示例性实施例，但是本领域技术人员将理解的是，在不脱离公开的范围的情况下，各种修改、添加和替换是可能的。

在总结详细描述时，本领域技术人员将理解的是，在基本不脱离公开的原理和精神和范围的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。