电子设备及其制造方法

相关申请的交叉引用

本申请要求于2020年3月3日提交的申请号为10-2020-0026550的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本专利文件涉及半导体器件，其在电子设备或系统中的应用以及制造该半导体器件的方法。

背景技术

近来，随着电器设备趋于小型化、低功耗、高性能、多功能等趋势，在本领域中能够在诸如计算机、便携式通信设备等的各种电器设备中储存信息的半导体器件已有要求，并因此已对所述半导体器件进行了研究。此类半导体器件可以利用根据所施加的电压或电流在不同电阻状态之间切换的特性来储存数据。例如，所述半导体器件包括RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。

发明内容

本专利文件中公开的技术包括各种实施例，其涉及能够便于制造并确保可靠性和操作特性的电子设备，并且涉及其制造方法。

在一个实施例中，一种电子设备包括半导体存储器，该半导体存储器包括：多个第一线，其在第一方向上延伸；多个第二线，其在所述第一线上方，所述第二线在与所述第一方向交叉的第二方向上延伸；多个存储单元，其在垂直于第一方向和第二方向的第三方向上设置在所述第一线与所述第二线之间的所述第一线和所述第二线之间的交叉区域处；以及散热体，其在相对于所述第一方向和所述第二方向的对角线方向上位于彼此相邻的两个存储单元之间。

在另一实施例中，一种用于制造包括半导体存储器的电子设备的方法，该方法包括：在衬底上方形成在第一方向上延伸的多个层叠结构，所述层叠结构中每一个均包括第一线和初始存储单元；在所述层叠结构的在与第一方向交叉的第二方向上的两个侧壁上形成第一覆盖层；形成第二覆盖层，该第二覆盖层将形成在两个层叠结构在第二方向上彼此面对的侧壁上的第一覆盖层之间的空间的上部封闭；在所述层叠结构、所述第一覆盖层和所述第二覆盖层上方形成导电层；在所述导电层上方形成在第二方向上延伸的多个掩模图案；使用所述掩模图案作为蚀刻阻挡层来蚀刻所述导电层、所述层叠结构、所述第一覆盖层和所述第二覆盖层，以形成第二线、存储单元、第一覆盖层图案和第二覆盖层图案，其中，在第一方向上的两个相邻存储单元之间的宽度小于在第一方向上的所述第二覆盖层图案之间的宽度；以及在所述第二覆盖层图案之间的空间中形成散热体。

在附图、说明书和权利要求书中更详细地描述了这些和其他方面、实施例以及相关的优点。

附图说明

图1A至图8D是示出根据本公开的实施例的半导体存储器及其制造方法的图。

图9A至图10D是示出根据本公开的另一实施例的半导体存储器及其制造方法的图。

图11是实施了基于所公开的技术的存储电路的微处理器的配置图。

图12是实施了基于所公开的技术的存储电路的处理器的配置图。

图13是实施了基于所公开的技术的存储电路的系统的配置图。

图14是实施了基于所公开的技术的存储电路的存储系统的配置图。

具体实施方式

下面参考附图详细描述所公开技术的各种示例和实施例。

附图可能不一定是按比例绘制的，并且在某些情况下，可能已夸大了附图中至少一些结构的比例，以便清楚地示出所描述的示例或实施例的某些特征。在附图或说明书中示出特定的示例具有多层结构中的两个或多个层时，所示出的这些的层的相对位置关系或布置这些层的顺序反映了所描述或示出的示例的特定实施例和示例，并且不同的相对位置关系或布置这些层的顺序是可能的。另外，所描述或示出的多层结构的示例可以不反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“上方”或在衬底“上”或“上方”时，第一层可以直接在第二层或衬底上，但是也可以表示这样的结构，其中在第一层与第二层或衬底之间可以存在一个或更多个其他中间层。

在描述实施例之前，将简要描述可以应用实施例的存储器件。

所述实施例可以应用于其中存储单元被布置在彼此交叉的下线与上线之间的交叉处的存储器件。

这里，存储单元在存储器件的操作期间可能需要热量或产生热量。例如，存储单元可以包括相变材料。作为参考，相变材料可以因根据流过其中的电流所产生的焦耳热而在非晶态与晶态之间切换。当相变材料处于非晶态时，相变材料可以处于相对高的电阻状态，而当相变材料处于晶态时，相变材料可以处于相对低的电阻状态。可以利用相变材料的电阻差将数据储存在存储单元中。

然而，这种在存储单元中产生的热量可能被传递到存储单元的周围，并引起热干扰，所述热干扰影响与该存储单元相邻的存储单元的相变材料，使得相邻的存储单元的电阻状态可能会改变。即，由于热干扰，在存储器件的操作中可能发生错误，因此，存储器件的可靠性可能变差。

在下文中，将提出一种能够在存储器件的操作期间通过减少彼此相邻的存储单元之间的热传递来解决上述问题的存储器件及其制造方法。

图1A至图8D是示出根据本公开的实施例的半导体存储器及其制造方法的图。必要时，示出在特定高度处的平面图和沿平面图的预定线截取的剖视图。具体地，图1A、图2A、图3A、图4A、图5A、图6A、图7A和图8A是俯视的半导体存储器的平面图。图1B、图2B和图3B分别是沿图1A、图2A和图3A的线A1-A1’截取的剖视图。图4B和图4C分别是沿图4A的线A2-A2’和A3-A3’截取的剖视图。图5B和图5C分别为沿图5A的线A2-A2’和A3-A3’截取的剖视图，而图5D是在存储单元的上表面的高度处的平面图。图6B和图6C分别为沿图6A的线A2-A2’和A3-A3’截取的剖视图，而图6D是在存储单元的上表面的高度处的平面图。图7B和图7C分别为沿图7A的线A2-A2’和A3-A3’截取的剖视图，而图7D是在存储单元的上表面的高度处的平面图。图8B和图8C分别为沿图8A的线A2-A2’和A3-A3’截取的剖视图，而图8D是在存储单元的上表面的高度处的平面图。图5E和图5F是用于说明在图4A至图4C与图5A至图5D之间的中间工艺的剖视图。

首先，将参考附图描述制造方法。

参考图1A和图1B，可以提供衬底100。衬底100可以包括诸如硅的半导体材料。另外，可以在衬底100中形成所需的下部结构(未示出)。例如，可以在衬底100中形成构成集成电路的晶体管。

随后，可以在衬底100上方形成以下结构：其中层叠有第一线110和初始存储单元120。在下文中，所述其中层叠有第一线110和初始存储单元120的结构将被称为层叠结构110和120。层叠结构110和120可以具有线的形状，其在第一方向上延伸，例如，与线A1-A1’交叉的方向。多个层叠结构110和120可以被布置成在与第一方向交叉的第二方向(例如，与线A1-A1’平行的方向)上彼此间隔开。第一方向和第二方向垂直于第三方向，第一线110和初始存储单元120在该第三方向上层叠在衬底100上方。在该实施例中，示出了两个层叠结构110和120，但是布置在第二方向上的层叠结构110和120的数量可以进行各种修改。

层叠结构110和120可以通过以下方式形成：顺序地在衬底100上方形成用于第一线110的导电层以及用于初始存储单元120的一个和更多个材料层，并且使用在第一方向上延伸的线状掩模图案(未示出)来蚀刻该导电层和材料层。因此，第一线110和初始存储单元120可以在平面图中彼此重叠并且可以在第三方向上彼此对齐。

第一线110可以包括导电材料，例如，金属诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)或钽(Ta)，金属氮化物诸如氮化钛(TiN)或氮化钽(TaN)，或它们的组合。第一线110可以用作字线或位线。

初始存储单元120可以包括各种材料并且可以具有各种层结构中的任何一种，只要它能够根据施加到在下面要描述的第一线110和第二线的电压或电流来储存数据即可。在本实施例中，初始存储单元120可以利用在不同电阻状态之间切换的可变电阻特性来储存数据。在一个实施例中，初始存储单元120可以包括下电极层121、选择元件层123、中间电极层125、可变电阻层127和上电极层129。

下电极层121和上电极层129可以位于初始存储单元120的两端处，例如分别在第三方向上的底部和顶部处，并将初始存储单元120的操作所需的电压传输到初始存储单元120的其它层。中间电极层125可以将选择元件层123和可变电阻层127电连接，同时在物理上将二者分隔开。下电极层121、中间电极层125和上电极层129中的一个或更多个可以包括导电材料，例如，金属诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)或钽(Ta)，金属氮化物诸如氮化钛(TiN)或氮化钽(TaN)，或它们的组合。备选地，下电极层121、中间电极层125和上电极层129中的一个或更多个可以包括碳电极层。

选择元件层123可以防止在存储单元之间发生电流泄漏。初始存储单元120可以在随后的工艺中被图案化以转变成岛状存储单元，并且岛状存储单元可以位于第一线110和第二线之间的交叉处。在此，当存储单元共享第一线110或第二线时，在存储单元之间可能通过共享线发生电流泄漏。因此，选择元件层123可以起到阻止这种电流泄漏的作用。为此，选择元件层123可以具有开关特性，该开关特性用于在所施加的电压的数值小于预定阈值时阻断或几乎不允许电流在其中流动，并且在所施加的电压的数值等于或高于预定阈值时允许其中流动的电流急剧增加。该阈值可以被称为阈值电压，并且选择元件层123可以基于阈值电压而实现导通状态或断开状态。

选择元件层123可以包括：二极管，OTS(双向阈值开关)材料诸如硫属化物材料，MIEC(混合离子电子导电)材料诸如含有金属的硫属化物材料，MIT(金属绝缘体转变)材料诸如NbO

可变电阻层127可以是储存数据的初始存储单元120的一部分。为此，可变电阻层127可以具有可变电阻特性，其根据所施加的电压或电流在不同的电阻状态之间切换。可变电阻层127可以具有单层结构或多层结构，该结构包括用于RRAM、PRAM、MRAM或FRAM等的材料中的至少一种。例如，可变电阻层127可以包括：金属氧化物诸如钙钛矿基氧化物或过渡金属氧化物，相变材料诸如基于硫属化物的材料，铁磁材料，或铁电材料等。例如，当可变电阻层127包括相变材料时，可变电阻层127的电阻状态可能由于热量而改变。

在该实施例中，初始存储单元120包括被顺序地层叠的下电极层121、选择元件层123、中间电极层125、可变电阻层127和上电极层129。然而，实施例不限于此。在另一实施例中，除了可变电阻层127之外，所述层121、123、125和129中的至少一个可以被省略。备选地，它们的层叠顺序可以改变。例如，可变电阻层127和选择元件层123的位置可以颠倒。备选地地，除了所述层121、123、125、127和129之外，初始存储单元120中还可以包括一个或更多个其他的层(未示出)。

随后，可以在其上形成有层叠结构110和120的衬底100上方形成第一覆盖层130。换言之，可以沿着包括有在衬底100上方形成的层叠结构110和120的所得结构的轮廓来形成第一覆盖层130。

第一覆盖层130可以使用膜和/或具有优异的台阶覆盖特性的工艺来形成。例如，第一覆盖层130可以通过ALD(原子层沉积)方法形成。因此，可以沿着层叠结构110和120的侧表面(或侧壁)和上表面形成第一覆盖层130。此外，第一覆盖层130可以具有薄的厚度，使得其不完全填充层叠结构110和120之间的空间。

第一覆盖层130可以在随后的工艺中保护初始存储单元120。第一覆盖层130可以包括绝缘材料，并且可以具有单层结构或多层结构。例如，第一覆盖层130可以包括氧化硅、氮化硅、绝缘金属氧化物、绝缘金属氮化物或它们的组合。

参考图2A和图2B，可以在图1A和图1B的所得结构上方形成第二覆盖层140。

第二覆盖层140可以使用膜和/或具有差的台阶覆盖特性的工艺来形成。例如，第二覆盖层140可以通过使用HDP(高密度等离子体)的沉积方法形成。因此，第二覆盖层140可以被形成为仅在层叠结构110和120的上部上方是厚的。换言之，第二覆盖层140可以仅形成在层叠结构110和120的上表面以及层叠结构110和120的上部的侧壁的上方。第二覆盖层140可以具有悬垂部(overhang)，该悬垂部的侧面比初始存储单元120的侧壁上的第一覆盖层130在第二方向上更多地朝向层叠结构110和120之间的空间突出。第二覆盖层140的形成在两个相邻的层叠结构110和120上方的悬垂部可以彼此接触(参见P1)，以封闭两个相邻的层叠结构110和120之间的空间。结果，可以形成由第一覆盖层130和第二覆盖层140围绕的第一气隙AG1。第一气隙AG1的侧表面(或侧壁)和下表面可以由沿着衬底100的上表面以及彼此面对的两个相邻的层叠结构110和120的侧表面形成的第一覆盖层130来限定，并且第一气隙AG1的上表面可以由第二覆盖层140来限定。为了便于描述，在图2A的平面图中，第一气隙AG1由粗虚线表示。第一气隙AG1可以沿着第一方向延伸，类似于图1A和图1B中所描述的两个相邻的层叠结构110和120之间的空间。

第二覆盖层140可以包括绝缘材料。例如，第二覆盖层140可以包括氧化硅、氮化硅、绝缘金属氧化物、绝缘金属氮化物或它们的组合。第二覆盖层140可以由与第一覆盖层130不同的材料形成。

参考图3A和图3B，可以执行平坦化工艺诸如化学机械抛光(CMP)工艺，直到暴露出初始存储单元120的上表面(例如，上电极层129的上表面)。结果，可以去除初始存储单元120的上表面上的第一覆盖层130和第二覆盖层140，从而在两个相邻的层叠结构110和120之间形成第一覆盖层图案130A和第二覆盖层图案140A。

第一覆盖层图案130A可以沿着彼此面对的两个相邻的层叠结构110和120的侧表面以及两个相邻的层叠结构110和120之间的衬底100的上表面而形成。第二覆盖层图案140A可以具有线的形状，其在第一方向上延伸同时封闭两个相邻的层叠结构110和120之间的空间。第一覆盖层图案130A的上表面和第二覆盖层图案140A的上表面可以与初始存储单元120的上表面一起形成平坦的表面。即，第一覆盖层图案130A的上表面和第二覆盖层图案140A的上表面可以与上电极层129的上表面齐平。

在所述平坦化工艺期间，可以保留第二覆盖层图案140A下方的第一气隙AG1。

参考图4A至图4C，可以在图3A至图3B的所得结构上方(即，在由第一覆盖层图案130A的上表面、第二覆盖层图案140A的上表面和初始存储单元120的上表面形成的平坦表面上方)形成用于形成第二线的导电层150。导电层150包括导电材料，例如，金属诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)或钽(Ta)，金属氮化物诸如氮化钛(TiN)或氮化钽(TaN)，或它们的组合。

导电层150可以具有平板形状，其覆盖图3A和图3B的全部所得结构。因此，导电层150可以包括：第一部分，其位于初始存储单元120和第一覆盖层图案130A的上表面上；和第二部分，其位于第二覆盖层图案140A上。

随后，可以在导电层150上方形成掩模图案160，其用于导电层150和初始存储单元120的图案化。掩模图案160可以具有在第二方向上延伸的线形状。

参考图5A至图5D，可以使用掩模图案160作为蚀刻阻挡层来蚀刻导电层150和初始存储单元120。结果，可以形成第二线150A和存储单元120A。第二线150A可以在第二方向上延伸。虽然图5A示出了两个第二线150A，但是可以将多个第二线150A布置成在第一方向上彼此间隔开。存储单元120A可以在第三方向上设置在第一线110与第二线150A之间并且在第一线110和第二线150A的交叉处。可以通过蚀刻工艺去除在蚀刻工艺中使用的掩模图案160。

存储单元120A可以包括下部电极121A、选择元件图案123A、中间电极125A、可变电阻图案127A和上部电极129A的层叠结构。存储单元120A可以具有岛的形状。存储单元120A的在第一方向上彼此面对的两个侧壁可以与第二线150A对齐，并且存储单元120A的在第二方向上彼此面对的两个侧壁可以与第一线110对齐。当第一线110用作字线时，第二线150A可以用作位线。相反，当第一线110用作位线时，第二线150A可以用作字线。图5A示出了在第一方向上彼此间隔开的两个第二线150A以及在第一方向和第二方向上以矩阵形式布置的2×2个存储单元120A。然而，第二线150A的数量和存储单元120A的数量可以进行不同地修改。

在蚀刻工艺期间，也可以蚀刻第一覆盖层图案130A和第二覆盖层图案140A的暴露在两个第二线150A之间的部分。经蚀刻的第一覆盖层图案130A和经蚀刻的第二覆盖层图案140A将分别被称为最终的第一覆盖层图案130B和最终的第二覆盖层图案140B。最终的第一覆盖层图案130B可以仅位于存储单元120A的在第二方向上彼此面对的两个侧壁中的每一个上。最终的第二覆盖层图案140B可以位于在第二方向上的两个相邻的存储单元120A之间的最终的第一覆盖层图案130B的上部之上。

同时，第二线150A与存储单元120A及最终的第一覆盖层图案130B相重叠的部分将被称为第一部分150A1，而第二线150A与最终的第二覆盖层图案140B相重叠的另一部分将被称为第二部分150A2。在第一方向上的两个存储单元120A之间和/或第一部分150A1之间的距离将被称为第一距离D1，并且在第一方向上的最终的第二覆盖层图案140B之间和/或第二部分150A2之间的距离将被称为第二距离D2。在此，第二距离D2可以大于第一距离D1。下面将参考图5E至图5F描述其原因。

可以通过各向异性蚀刻和各向同性蚀刻的组合来执行蚀刻导电层150和初始存储单元120的工艺。在各向异性蚀刻期间，诸如聚合物的副产物可能重新沉积在已被蚀刻的物体的侧表面上。执行各向同性蚀刻以去除副产物并形成具有垂直轮廓的图案。然而，在蚀刻工艺期间，在A2-A2’线上要蚀刻的物体是导电层150和初始存储单元120，而在A3-A3’线上要蚀刻的物体是导电层150和第二覆盖层图案140A。第二覆盖层图案140A是封闭两个相邻的初始存储单元120之间的空间的元件，因此第二覆盖层图案140A可以具有比两个相邻的初始存储单元120小得多的厚度。因此，在蚀刻初始存储单元120的工艺中间，第二覆盖层图案140A可以在初始存储单元120被充分蚀刻之前被完全蚀刻，因此可以暴露出第二覆盖层图案140A下方的第一气隙AG1。在图5E和图5F的左侧示出了在第二覆盖层图案140A刚好被完全蚀刻之后的状态。此时，经蚀刻的第二覆盖层图案140A之间和其上的经蚀刻的导电层150之间的间隙，以及初始存储单元120的经蚀刻的部分之间和其上的经蚀刻的导电层150之间的间隙可以基本相同(参见D1)。然而，当进一步蚀刻初始存储单元120的其余部分时，可以比照初始存储单元120而进一步执行对经蚀刻的第二覆盖层图案140A和其上的经蚀刻的导电层150的侧表面的各向同性蚀刻。这是因为不会再有材料重新沉积在经蚀刻的第二覆盖层图案140A的侧表面和其上的经蚀刻的导电层150的侧表面上。即，如图5E和图5F的右侧所示，可以基本保持初始存储单元120的经蚀刻的部分之间的间隙和其上的经蚀刻的导电层150之间的间隙(参见D1)。另一方面，可以通过各向同性蚀刻来进一步蚀刻经蚀刻的第二覆盖层图案140A和其上的经蚀刻的导电层150的侧部(参见虚线)。因此，可以增大经蚀刻的第二覆盖层图案140A之间的间隙和其上的经蚀刻的导电层150之间的间隙。结果，如图图5A至图5D所示，第一距离D1和第二距离D2可以彼此不同。

参考图6A至图6D，可以在图5A至图5D的所得结构上方形成第三覆盖层170。

可以使用膜和/或具有优异的台阶覆盖特性的工艺来形成第三覆盖层170。例如，第三覆盖层170可以通过ALD方法形成。因此，第三覆盖层170可以沿着层叠结构120A和150A(其中存储单元120A和第二线150A在第三方向上层叠)的侧表面和上表面形成，并且可以沿着层叠结构140B和150A(其中最终的第二覆盖层图案140B和第二线150A在第三方向上层叠)的侧表面和上表面形成。第三覆盖层170可以被形成为具有小的厚度而不能完全填充在第一方向上的两个相邻的层叠结构120A和150A之间的空间以及两个相邻的层叠结构140B和150A之间的空间。另外，尽管未示出，但是第三覆盖层170可以进一步形成在在工艺中暴露出的最终的第一覆盖层图案130B的上表面和/或第一线110的上表面上。

尽管未示出，但是第三覆盖层170可以被形成在存储单元120A的在第一方向上的两个侧壁上。第三覆盖层170可以通过与最终的第一覆盖层图案130B一起包围存储单元120A的整个侧壁而在随后的工艺中保护存储单元120A。第三覆盖层170可以包括绝缘材料，并且可以具有单层结构或多层结构。例如，第三覆盖层170可以包括氧化硅、氮化硅、绝缘金属氧化物、绝缘金属氮化物或它们的组合。第三覆盖层170可以由与最终的第一覆盖层图案130B相同的材料形成。

随后，可以在形成有第三覆盖层170的所得结构上方形成第四覆盖层180。

第四覆盖层180可以使用膜和/或具有较差的台阶覆盖特性的工艺来形成。例如，可以通过使用HDP的沉积方法来形成第四覆盖层180。因此，第四覆盖层180可以被形成为仅在层叠结构120A和150A的上部上方是厚的。即，第四覆盖层180可以仅形成在层叠结构120A和150A的上表面以及层叠结构120A和150A的上部的侧壁上方。而且，第四覆盖层180可以被形成为覆盖层叠结构140B和150A的上表面以及部分或全部的侧壁。第四覆盖层180可以具有悬垂部，该悬垂部的侧面在第一方向上比在两个相邻的层叠结构120A和150A的侧壁上形成的第三覆盖层170更多地朝向两个相邻的层叠结构120A和150A之间的空间突出。在第一方向上的两个相邻的层叠结构120A和150A的侧壁上的第四覆盖层180的悬垂部可以彼此接触(参见P2)以封闭在第一方向上的两个相邻的层叠结构120A和150A之间的空间。另外，第四覆盖层180可以具有悬垂部，该悬垂部的侧面在第一方向上比在两个相邻的层叠结构140B和150A的侧壁上形成的第三覆盖层170更多地朝向两个相邻的层叠结构140B和150A之间的空间突出。然而，如图5A至图5D所示，由于两个相邻的层叠结构140B和150A之间的距离(参见D2)大于两个相邻的层叠结构120A和150A之间的距离(参见D1)，所以第四覆盖层180的在两个相邻的层叠结构140B和150A的侧壁上的悬垂部可以彼此不接触。因此，可以在第四覆盖层180中形成开口E1。

作为该工艺的结果，可以形成第二气隙AG2。第二气隙AG2可以在第一方向上被在两个相邻的层叠结构120A和150A之间的第三覆盖层170和第四覆盖层180围绕。更具体地，在第一方向上的两个相邻的层叠结构120A和150A之间，第二气隙AG2的侧表面和下表面可以由沿着第一线110的上表面和在第一方向上的两个相邻的层叠结构120A和150A的侧表面形成的第三覆盖层170来限定，并且第二气隙AG2的上表面可以由第四覆盖层180来限定。第二气隙AG2可以具有线的形状，其在第一方向上的两个相邻的层叠结构120A和150A之间在第二方向上延伸。因此，第二气隙AG2可以在第一方向上在两个相邻的层叠结构140B和150A之间的区域中连接到该第一气隙AG1。即，第一气隙AG1和第二气隙AG2的交叉区域可以形成在在第一方向上的两个相邻的层叠结构140B和150A之间的区域中。结果，在平面图中，第一气隙AG1和第二气隙AG2可以在以2×2矩阵布置的四个存储单元120A之间整体上具有十字形。第一气隙AG1和第二气隙AG2的交叉区域可以与第四覆盖层180的开口E1相重叠，因此可以未被第四覆盖层180封闭。开口E1可以位于以2×2矩阵布置的四个存储单元120A之间的中央处，并且可以位于第四覆盖层180内。

第四覆盖层180可以包括绝缘材料。例如，第四覆盖层180可以包括氧化硅、氮化硅、绝缘金属氧化物、绝缘金属氮化物或它们的组合。第四覆盖层180可以由与最终的第二覆盖层图案140B相同的材料形成。

参考图7A至图7D，可以执行平坦化工艺如CMP工艺，直到暴露出第二线150A的上表面。结果，可以去除第二线150A的上表面上的第三覆盖层170和第四覆盖层180，以形成第三覆盖层图案170A和第四覆盖层图案180A。

第三覆盖层图案170A可以沿着两个相邻的层叠结构120A和150A在第一方向上的侧表面以及在第一方向上的两个相邻的层叠结构120A和150A之间的第一线110的上表面形成。另外，第三覆盖层图案170A可以沿着两个相邻的层叠结构140B和150A的在第一方向上的侧表面形成。第四覆盖层图案180A可以封闭在第一方向上的每两个相邻的层叠结构120A和150A之间的空间，并且具有在第二方向上延伸的线的形状。第四覆盖层图案180A可以具有开口E1，而不封闭在第一方向上的两个相邻的层叠结构140B和150A之间的空间的上部。第三覆盖层图案170A的上表面和第四覆盖层图案180A的上表面可以与第二线150A的上表面一起形成平坦的表面。即，第三覆盖层图案170A的上表面和第四覆盖层图案180A的上表面可以与第二线150A的上表面齐平。

在平坦化工艺期间，第四覆盖层图案180A下方的第二气隙AG2可以与第一气隙AG1一起被保留。

参考图8A至图8D，可以通过将具有高导热率的材料通过开口E1注入到第一气隙AG1和第二气隙AG2中来形成散热体190。

散热体190可以吸收从存储单元120A、特别是从可变电阻图案127A产生的热量，以减少或阻断从存储单元120A到其相邻的存储单元120A的热传递。散热体190可以包括具有高导热率的金属，诸如银、铜、铅、锡、镁、锌、铁、金、铝、铱、钼、镍、铂、铍、镉、钴、钛或钨等。散热体190可以包括具有高导热率的金属化合物，诸如氮化钛或氮化钨等。散热图案(未示出)可以连接至散热体190以将由散热体190吸收的热量释放到外部。

注入到开口E1中以形成散热体190的材料可以是可流动的材料。在这种情况下，可以在随后的工艺中进一步执行使所述可流动材料固化(curing)的工艺。此时，通过将可流动材料的黏度调节到相对较高，可以防止可流动材料过多地流入第一气隙AG1和第二气隙AG2。因此，散热体190可以被形成为在第一气隙AG1与第二气隙AG2的交叉区域中具有柱状形状。在一个实施例中，散热体190的侧表面基本垂直于衬底100的上表面。然而，在另一实施例中，散热体190可以具有倾斜的侧表面，使得散热体190的宽度在平面图中可以在第三方向上从顶部向底部增大。倾斜的侧表面的斜率可以取决于可流动材料的黏度。在平面图中，散热体190的平面面积(flat area)可以大于开口E1的平面面积，并且还可以等于或大于第一气隙AG1与第二气隙AG2的交叉区域的平面面积。散热体190可以位于以2×2矩阵布置的四个存储单元120A中的中央处。

因此，可以如图8A至图8D所示来制造所述存储器件。

再次参考图8A至图8D，本实施例的存储器件可以包括：多个第一线110，其形成在衬底100上方并且在第一方向上延伸；多个第二线150A，其形成在第一线110上方并且在第二方向上延伸；和多个存储单元120A，其在第三方向上形成在第一线110与第二线150A之间的第一线110和第二线150A的交叉区域中。

这里，具有柱状形状的散热体190可以位于以2×2矩阵布置的四个存储单元120A中的中央处。即，散热体190可以在相对于第一方向和第二方向的对角线方向上位于两个相邻的存储单元120A之间。从存储单元120A中产生的热量可以沿朝向散热体190的方向(即，在相对于第一方向和第二方向的对角线方向上)移动。因为散热体190具有高导热率，所以热量朝着散热体190移动。因此，可以显著减少或防止由于存储单元120A之间的热传递引起的热干扰。

在第一方向上延伸的第一气隙AG1可以设置在在第二方向上布置的两个相邻的存储单元120A之间，并且在第二方向上延伸的第二气隙AG2可以设置在在第一方向上布置的两个相邻的存储单元120A之间。由于第一气隙AG1和第二气隙AG2填充有热导率低的空气，所以可以减少或阻止在第一方向和第二方向上布置的存储单元120A之间的热传递。特别地，如上所述，由于热量被集中到散热体190，所以可以进一步减少或阻止在第一方向和第二方向上的热传递。

散热体190可以设置在第一气隙AG1与第二气隙AG2的每一个交叉区域中。因此，存储单元120A的在第二方向上的两个侧表面或侧壁都可以在被最终的第一覆盖层图案130B保护的同时与散热体190电绝缘，并且存储单元120A的在第一方向上的两个侧表面或侧壁都可以在被第三覆盖层图案170A保护的同时与散热体190电绝缘。

在第二方向上布置的两个相邻的存储单元120A之间的第一气隙AG1的上部可以被附接到最终的第一覆盖层图案130B的上部的最终的第二覆盖层图案140B封闭。而且，在第一方向上布置的两个相邻的存储单元120A之间的第二气隙AG2的上部可以被附接到第三覆盖层图案170A的上部的第四覆盖层图案180A封闭。然而，第一气隙AG1和第二气隙AG2的交叉区域可以通过形成在第四覆盖层图案180A中的开口E1而开放。在第二线150A形成之后形成的第四覆盖层图案180A的上表面可以在第三方向上相比于在初始存储单元120形成之后形成的最终的第二覆盖层图案140B的上表面处于更高的位置处。

如图8A和图8C所示，散热体190的最上部分可以被第四覆盖层图案180A围绕。如图8C和图8D所示，除了散热体190的最上部分之外，散热体190的下部的至少一部分可以被第一气隙AG1和第二气隙AG2围绕。

如上所述制造的存储器件可以获得以下效果。

首先，通过在沿着第一方向和第二方向以2×2矩阵布置的存储单元的中央布置散热体，可以将从存储单元产生的热量集中到散热体，从而减少在存储单元之间的热传递。此外，通过在第一方向和第二方向上在存储单元之间设置气隙，可以进一步减少在第一方向和第二方向上的存储单元之间的热传递。结果，由于可以减少或防止存储器件的热干扰，因此可以确保存储器件的操作特性，并且存储器件的可靠性可得以提高。

此外，通过在形成散热体和气隙的工艺期间执行利用绝缘材料的台阶覆盖特性的工艺而无需附加额外的掩模和蚀刻工艺，存储器件的制造工艺得以简化。

图9A至图10D是示出根据本公开的另一实施例的半导体存储器及其制造方法的图。图9A是平面图，图9B和图9C分别是沿着图9A的线A2-A2’和A3-A3’截取的剖视图，并且图9D是在存储单元的上表面的高度处的平面图。图10A是平面图，图10B和图10C分别是沿着图10A的线A2-A2’和A3-A3’截取的剖视图，并且图10D是在存储单元的上表面的高度处的平面图。将主要描述参考图1A至图8D描述的实施例与图9A至图10D所示的本实施例之间的差异。

首先，通过执行上述实施例的图1A至图5D的工艺，可以获得与图5A至图5D所示的结构相同的结构。

随后，参考图9A至图9D，第三覆盖层270可以被形成为具有一定的厚度，使得第三覆盖层270完全填充在第一方向上相邻的层叠结构120A和150A之间的空间，而未完全填充在第一方向上相邻的层叠结构140B和150A之间的空间。

第三覆盖层270可以通过以下工艺来形成：利用膜和/或具有优异的台阶覆盖特性的工艺在图5A至图5D的所得结构上沉积绝缘材料，并且执行平坦化工艺，直到暴露出第二线150A的上表面。可以执行沉积工艺直到在第一方向上的相邻的层叠结构120A和150A之间的空间完全被绝缘材料填充并且在第一方向上的相邻的层叠结构140B和150A之间的空间的至少一部分被保留。如上所述，由于在第一方向上的相邻的层叠结构120A和150A之间的距离D1小于在第一方向上的相邻的层叠结构140B和150A之间的距离D2，因此在利用膜和/或具有优异的台阶覆盖特性的工艺的绝缘材料的沉积工艺期间，可以首先用绝缘材料填充第一方向上相邻的层叠结构120A和150A之间的空间。当在第一方向上相邻的层叠结构120A和150A之间的空间被绝缘材料填充而停止沉积时，可以获得如图9A至9D所示的结构。由在第一方向上相邻的层叠结构140B和150A之间的第三覆盖层270限定的空间将被称为开口E2。

参考图10A至图10D，可以通过经由开口E2注入具有高导热率的材料来形成散热体290。

因此，可以如图10A至图10D所示来制造所述存储器件。

再次参考图10A至图10D，本实施例的存储器件可以包括：多个第一线110，其形成在衬底100上方并且在第一方向上延伸；多个第二线150A，其形成在第一线110上方并且在第二方向上延伸；和多个存储单元120A，其在第三方向上形成在第一线110与第二线150A之间的第一线110和第二线150A的交叉区域中。

这里，具有柱状的形状的散热体290可以位于以2×2矩阵布置的四个存储单元120之间的中央。

在第一方向上延伸的第一气隙AG1可以设置在在第二方向上布置的两个相邻的存储单元120A之间。另一方面，第三覆盖层270而不是气隙，可以填充在第一方向上布置的两个相邻的存储单元120A之间的空间。为了使在第一方向上的存储单元120A之间的热传递程度与在第二方向上的存储单元120A之间的热传递程度相等或接近，可以用具有小于或等于空气的热导率的绝缘材料来形成第三覆盖层270。例如，可以用低k材料来形成第三覆盖层270。

存储单元120A在第二方向上的两个侧表面或侧壁可以在被最终的第一覆盖层图案130B保护的同时与散热体290电绝缘，并且存储单元120A的在第一方向上的两个侧表面或侧壁可以在被第三覆盖层270保护的同时与散热体290电绝缘。

散热体290的最上部分可以被第三覆盖层270围绕。除了散热体290的最上部分之外，散热体290的下部的至少一部分可以在第一方向上面向气隙AG1，并且可以在第二方向上面向第三覆盖层270。

基于已公开的技术所制造的以上和其他存储电路或半导体存储器件可以应用在各种设备或系统中。图11至图14提供了包括本文公开的存储器件的一些设备或系统。

图11是实施了基于所公开的技术的存储电路的微处理器的配置图。

参考图11，微处理器1000可以执行用于控制和调整从各种外部设备接收数据、处理该数据并将处理结果输出到外部设备的一系列处理的任务。微处理器1000可以包括存储单元1010、运算单元1020和控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)等。

存储单元1010是在微处理器1000中储存数据的组件，如处理器寄存器或寄存器等。存储单元1010可以包括各种寄存器，诸如数据寄存器、地址寄存器和浮点寄存器等。存储单元1010可以执行以下功能：临时储存要被运算单元1020执行运算的数据、执行所述运算的结果数据以及用于执行所述运算的数据被储存的地址。

存储单元1010可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，存储单元1010可以包括：多个第一线，其在第一方向上延伸；多个第二线，其在所述第一线上方，所述第二线在与第一方向交叉的第二方向上延伸；多个存储单元，其在垂直于第一方向和第二方向的第三方向上设置在所述第一线与所述第二线之间所述第一线与所述第二线的交叉区域处；和散热体，其在相对于第一方向和第二方向的对角线方向上位于彼此相邻的两个存储单元之间。这样，可以提高存储单元1010的可靠性和操作特性，并且可以有利于其制造工艺。结果，可以改善微处理器1000的操作特性。

运算单元1020可以根据控制单元1030对命令进行解码的结果来执行四则算术运算或逻辑运算。运算单元1020可以包括至少一个算术逻辑单元(ALU)等。

控制单元1030可以从存储单元1010、运算单元1020和微处理器1000的外部设备接收信号，执行对于来自所接收的信号的命令的提取、解码，控制微处理器1000的信号的输入和输出，并且执行以程序表示的处理。

根据该实施例的微处理器1000还可以包括高速缓冲存储单元1040，其可以临时储存要从除存储单元1010之外的外部设备输入的数据或要输出到外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、运算单元1020和控制单元1030交换数据。

图12是实施了基于所公开的技术的存储电路的处理器的配置图。

参考图12，处理器1100可以通过包括除上述图11的微处理器1000以外的各种功能来提高性能并实现多功能。处理器1100可以包括：用作微处理器的核心单元1110，临时储存数据的高速缓冲存储单元1120，以及用于在内部与外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。

该实施例的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部分，并且可以包括存储单元1111、运算单元1112和控制单元1113。存储单元1111、运算单元1112和控制单元1113可以与图11所示的存储单元1010、运算单元1020和控制单元1030实质相同。

高速缓冲存储单元1120是临时地储存数据的部分，从而补偿在高速操作的核心单元1110与低速操作的外部设备之间的数据处理速度的差异。高速缓冲存储单元1120可以包括一级储存部分1121和二级储存部分1122。此外，在需要高储存容量的情况下，高速缓冲存储单元1120可以包括三级储存部分1123。必要时，高速缓冲存储单元1120可以包括更多数目的储存部分。即，可以根据设计改变高速缓冲存储单元1120中所包括的储存部分的数量。一级储存部分1121、二级储存部分1122和三级储存部分1123储存和区分数据的速度可以相同或不同。在各个储存部分1121、1122和1123的速度不同的情况下，一级储存部分1121的速度可以是最快的。高速缓冲存储单元1120的一级储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个储存部分可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，高速缓冲存储单元1120可以包括：多个第一线，其在第一方向上延伸；多个第二线，其在所述第一线上方，所述第二线在与第一方向交叉的第二方向上延伸；多个存储单元，其在垂直于第一方向和第二方向的第三方向上设置在所述第一线与所述第二线之间所述第一线与所述第二线的交叉区域处；和散热体，其在相对于第一方向和第二方向的对角线方向上位于彼此相邻的两个存储单元之间。如此以来，在高速缓冲存储单元1120中，可靠性和操作特性可以改善，并且制造工艺可以简化。结果，处理器1100的操作特性得以改善。

尽管在该实施例中示出了一级储存部分1121、二级储存部分1122和三级储存部分1123全部都被配置在高速缓冲存储单元1120的内部，但是，高速缓冲存储单元1120的一级储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个可以被配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度的差异。

总线接口1130是这样的部件，其连接核心单元1110、高速缓冲存储单元1120和外部设备，并允许有效地传输数据。

根据本实施方式的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110与高速缓冲存储单元1120可以直接连接或者通过总线接口1130连接。多个核心单元1110可以以与上述核心单元1110的配置相同的方式来配置。每个核心单元1110中的储存部分可以被配置通过总线接口1130与在核心单元1110外部的储存部分共享。

根据该实施例的处理器1100还可以包括：嵌入式存储单元1140，其储存数据；通信模块单元1150，其能够以有线或无线方式向外部设备发送数据和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理过的数据或从外部输入设备输入的数据，并将处理后的数据输出到外部接口设备等。此外，处理器1100可以包括多个模块和器件。在这种情况下，所述多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储单元1120以及与彼此交换数据。

嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器相似的功能的存储器等中的一种或多种。非易失性存储器可以包括ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)以及与上面提到的存储器具有类似功能的存储器中的一种或者多种。

通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块，或可以包括这两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)以及诸如通过传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组访问(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)以及诸如无需传输线即可发送和接收数据的各种设备等。

存储器控制单元1160管理和处理在处理器1100与根据不同通信标准进行操作的外部储存设备之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如设备其可以控制IDE(集成设备电子器件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡等。

媒体处理单元1170可以处理在处理器1100中处理过的数据或从外部接口设备以图像、语音和其他的形式输入的数据，并将数据输出到外部接口设备。媒体处理单元1170可以包括以下一种或更多种：图形处理单元(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)以及高清晰度多媒体接口(HDMI)控制器等。

图13是实施了基于所公开的技术的存储电路的系统的配置图。

参考图13，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等，以执行针对数据的一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230和接口设备1240等。该实施方式的系统1200可以是使用处理器操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统和智能电视等。

处理器1210可以对输入的命令进行解码，处理针对系统1200中所储存的数据的操作、比较等，并且可以控制这些操作。处理器1210可以与上述微处理器1000或上述处理器1100实质相同。

主存储器件1220是这样的储存器：其能够在程序被执行时临时储存、调用和执行来自辅助存储器件1230的程序代码或数据，并且即使在切断电源时也能够保存所存储的内容。辅助存储器件1230是用于储存程序代码或数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230能够储存更大量的数据。主存储器件1220或辅助存储器件1230可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，主存储器件1220或辅助存储器件1230可以包括：多个第一线，其在第一方向上延伸；多个第二线，其在所述第一线上方，所述第二线在与第一方向交叉的第二方向上延伸；多个存储单元，其在垂直于第一方向和第二方向的第三方向上设置在所述第一线与所述第二线之间所述第一线与所述第二线的交叉区域处；和散热体，其在相对于第一方向和第二方向的对角线方向上位于彼此相邻的两个存储单元之间。如此以来，在主存储器件1220或辅助存储器件1230中，可靠性和操作特性可以改善，并且其制造工艺可以简化。结果，系统1200的操作特性得以改善。

另外，除了上述半导体器件以外或者在不包括上述半导体器件的情况下，主存储器件1220或辅助存储器件1230还可以包括存储系统(参见图14的附图标记1300)。

接口设备1240可以执行在本实施例的系统1200与外部设备之间的命令和数据交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)、通信设备或它们的组合。该通信设备可以与上述图12的通信模块单元1150基本相同。

图14是实施了基于所公开的技术的存储电路的存储系统的配置图。

参考图14，存储系统1300可以包括：存储器1310，其作为用于储存数据的组件具有非易失性特性；控制器1320，其控制存储器1310；接口1330，其用于与外部设备连接；以及缓冲存储器1340，其用于临时储存数据以在接口1330与存储器1310之间有效地传输数据。存储系统1300可以简单地表示用于储存数据的存储器，并且也可以表示一种用于长期保存所储存的数据的数据储存设备。存储系统1300可以是诸如固态盘(SSD)之类的盘类型，或者可以是卡类型，诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)或紧凑型闪存(CF)卡等。

存储器1310或缓冲存储器1340可以包括根据所述实施例的上述半导体器件中的一种或更多种。例如，存储器1310或缓冲存储器1340可以包括：多个第一线，其在第一方向上延伸；多个第二条线，其在所述第一线上方，所述第二线在与第一方向交叉的第二方向上延伸；多个存储单元，其在垂直于第一方向和第二方向的第三方向上设置在所述第一线与所述第二线之间所述第一线与所述第二线的交叉区域处；和散热体，其在相对于第一方向和第二方向的对角线方向上位于彼此相邻的两个存储单元之间。由此，在存储器1310或缓冲存储器1340中，可靠性和操作特性可以改善，并且制造工艺可以简化。结果，存储系统1300的操作特性得以改善。

存储器1310或缓冲存储器1340除了上述半导体器件之外或在不包括上述半导体器件的情况下，还可以包括诸如非易失性存储器和易失性存储器之类的各种存储器中的一种或更多种。

控制器1320可以控制存储器1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，该处理器1321用于执行以下操作：处理从存储系统1300的外部通过接口1330输入的命令，等。

接口1330执行存储系统1300与外部设备之间的命令和数据的交换。在存储系统1300是卡类型或盘类型的情况下，接口1330可以与在具有卡类型或盘类型的设备中使用的接口兼容，或者可以与在类似上述设备的设备中使用的接口兼容。接口1330可以与彼此具有不同类型的一个或更多个接口兼容。

基于本文件中公开的存储器件的上述图11至图14的电子设备或系统的示例中的特征可以实施在在各种设备、系统或应用中。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本或便携式计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机以及具有无线通信能力的手表或其他可穿戴设备等。

尽管该专利文件包含许多细节，但是这些细节不应被解释为对任何发明范围或可要求保护的范围的限制，而是对特定发明的特定实施例的特定的特征的描述。在本专利文件中在不同的实施例的背景中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的背景中描述的各种特征也可以分别在多个实施例中或以任何合适的子组合来实施。而且，尽管以上可以将特征描述为以某些组合起作用并且甚至最初是这样要求保护的，但是在某些情况下可以从所要求保护的组合中删除该组合的一个或更多个特征，并且所要求保护的组合可以针对子组合或子组合的变体。

类似地，尽管操作在附图中以特定的顺序描绘，但是这不应理解为为了得到期望的结果，要求这些操作应以所示的特定顺序或以连续的顺序来执行或者应执行所有示出的操作。此外，在该专利文件中描述的实施例中的各种系统组件的分隔不应被理解为在所有实施例中都需要这种分隔。

仅描述了一些实施例和示例。可以基于该专利文件中描述和说明的内容来作出其他实施例、增强和变型。