仿真方法、装置、电源线拓扑网络、测试电路及存储介质

技术领域

本申请涉及集成电路技术领域，尤其涉及一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质。

背景技术

目前，在集成电路设计中，集成电路设计的设计流程包括电路设计及前仿真、版图设计和后仿真等流程。其中，电路设计具体是依据电路功能完成电路的设计，前仿真具体是进行电路功能的仿真，包括功耗、电流、电压、温度、输入输出特性等参数的仿真。前仿真不考虑电路中金属线走线产生的寄生电容电阻的影响，在版图设计完成后，再提取寄生电容电阻，并将提取的寄生电容电阻添加到电路中进行后仿真和电路设计验证优化，如果验证失败，则调整版图设计直至验证通过确定出最终的版图。

上述仿真过程中，一方面需要反复验证，另一方面由于包括寄生电容电阻的版图后仿真的网表规模非常大，仿真时间长，导致仿真速度很慢。

发明内容

本申请提供一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质，以提高仿真速度和仿真精度。

第一方面，本申请提供一种仿真方法，包括：

根据电源线版图生成电源线拓扑网络，所述电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，所述寄生元件位于两个电源子节点之间；

确定与所述电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，所述电源输入节点为所述每个电路模块中的电源子节点中的一个；

根据所述每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

可选的，所述根据电源线版图生成电源线拓扑网络，包括：

将所述第一层金属线与所述第二层金属线的交叉点确定为所述电源子节点；

在每两个所述电源子节点之间设置所述寄生元件，所述寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容，其中，所述第一寄生电阻的第一端连接第一电源子节点，所述第一寄生电阻的第二端连接所述第二寄生电阻的第一端和所述寄生电容的第一端；所述第二寄生电阻的第二端连接第二电源子节点；所述寄生电容的第二端连接接地端；

根据所述第一层金属线、所述第二层金属线、所述电源子节点和所述寄生元件，得到所述电源线拓扑网络。

可选的，所述第一寄生电阻和所述第二寄生电阻的阻值均为R/2，所述寄生电容的电容值为C；

所述R和所述C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，所述L为所述电源子节点之间金属线的长度，所述W为所述电源子节点之间金属线的宽度，所述Rsh为金属的方块阻值，所述Cu为单位面积的电容值。

可选的，所述确定与所述电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，包括：

根据所述电源线拓扑网络以预设电源电压进行第一次仿真，得到与所述电源线拓扑网络对应的电路中每个电路模块的电流；

根据所述电源子节点之间的寄生元件以及所述每个电路模块的电流，进行电路仿真，得到所述每个电路模块的电源输入节点的电压波形；

根据所述每个电路模块的电源输入节点的电压波形确定所述每个电路模块的电源输入节点的最小电压。

可选的，所述根据所述电源子节点之间的寄生元件以及所述每个电路模块的电流，进行电路仿真，得到所述每个电路模块的电源输入节点的电压波形，包括：

根据所述每个电路模块的电流为所述每个电路模块设置电流源，得到测试电路；

根据所述电源子节点之间的寄生元件以及所述每个电路模块的电流，对所述测试电路进行电路仿真，得到所述每个电路模块的电源输入节点的电压波形。

可选的，所述根据所述每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真，包括：

将所述每个电路模块的电源输入节点的最小电压加入到所述每个电路模块的电源输入节点，得到嵌入最小电压电路；

根据集成电路后仿真电路网表对所述嵌入最小电压的电路进行时序仿真。

第二方面，本申请提供一种仿真装置，包括：存储器和处理器；

所述存储器用于存储所述处理器的可执行指令；

其中，所述处理器被配置为：

根据电源线版图生成电源线拓扑网络，所述电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，所述寄生元件位于两个电源子节点之间；

确定与所述电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，所述电源输入节点为每个电路模块中的电源子节点中的一个；

根据所述每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

第三方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现第一方面和第一方面各可能的实施方式中任一所述的方法。

第四方面，本申请提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现第一方面和第一方面各可能的实施方式中任一所述的方法。

第五方面，本申请提供一种电源线拓扑网络，包括：

横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，所述寄生元件位于两个所述电源子节点之间；

其中，所述第一层金属线与所述第二层金属线的交叉点为所述电源子节点。

可选的，所述寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容；

其中，所述第一寄生电阻的第一端连接第一电源子节点，所述第一寄生电阻的第二端连接所述第二寄生电阻的第一端和所述寄生电容的第一端；

所述第二寄生电阻的第二端连接第二电源子节点；

所述寄生电容的第二端连接接地端。

可选的，所述第一寄生电阻和所述第二寄生电阻的阻值均为R/2，所述寄生电容的电容值为C；

所述R和所述C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，所述L为所述电源子节点之间金属线的长度，所述W为所述电源子节点之间金属线的宽度，所述Rsh为金属的方块阻值，所述Cu为单位面积的电容值。

第六方面，本申请提供一种测试电路，包括至少一个电流源和如第五方面和第五方面各可能的实施方式中任一所述的电源线拓扑网络；

其中，每个所述电流源的输入电流为与所述电源线拓扑网络对应的电路中每个电路模块的电流；

所述电流源的数量和与所述电源线拓扑网络对应的电路中包括的电路模块的数量相同。

可选的，每个所述电流源的第一端连接所述每个电路模块的电源输入节点，每个所述电流源的第二端连接接地端，所述电源输入节点为所述每个电路模块中的电源子节点中的一个。

可选的，与所述电源线拓扑网络对应的电路中每个电路模块的电流根据所述电源线拓扑网络以预设电源电压进行第一次仿真得到。

本申请提供的仿真方法、装置、电源线拓扑网络、测试电路及存储介质，通过先根据电源线版图生成电源线拓扑网络，接着确定出与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，最后根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真，其中的集成电路后仿真电路网表是不包括寄生电容电阻的版图后仿真的网表，即仿真时间与不包括电源寄生效应的前仿真时间近似相同，因此可以快速得到后仿真结果，提高了仿真速度，且时序仿真考虑了每个电路模块的电源输入节点的最小电压，最小电压与理想的电源电压之差为电源线电压降，因此可以通过正常的时序仿真来评估电源线电压降对集成电路时序参数的影响，可以提高仿真精度，从而实现了仿真精度和仿真速度的折中。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种仿真方法的流程示意图；

图2为一种电源线版图的示意图；

图3为根据图2所示的电源线版图生成的一种电源线拓扑网络的示意图；

图4为根据图2所示的电源线版图生成的一种电源线拓扑网络的示意图；

图5为与图3所示电源线拓扑网络对应的电路包括的电路模块示意图；

图6为本申请实施例提供的一种仿真方法的流程示意图；

图7为与图4对应的测试电路结构示意图；

图8为本申请实施例提供的一种仿真方法的流程示意图；

图9为将所述每个电路模块的电源输入节点的最小电压加入到所述每个电路模块的电源输入节点得到的电路结构示意图；

图10为本申请实施例提供的一种仿真装置的结构示意图；

图11为本申请实施例提供的一种仿真装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

现有的集成电路设计流程中，在后仿真中，如果包括电源线版图寄生电容电阻的后仿真的网表规模非常大，这样导致仿真时间非常长，无法满足实际项目需求。而如果后仿真网表中不包括电源线寄生元件，这样将无法正确评估电源版图寄生对电路时序特性的影响，从而降低仿真精度。为解决这一问题，本申请提供一种仿真方法、装置、电源线拓扑网络、测试电路及存储介质，本申请提供的仿真方法中，通过先根据电源线版图生成电源线拓扑网络，接着确定出与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，最后根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真，其中的集成电路后仿真电路网表是不包括寄生电容电阻的版图后仿真的网表，即仿真时间与不包括电源寄生效应的前仿真时间近似相同，因此可以快速得到后仿真结果，提高了仿真速度，且时序仿真考虑了每个电路模块的电源输入节点的最小电压，最小电压与理想的电源电压之差为电源线电压降，因此可以通过正常的时序仿真来评估电源线电压降(业界术语是IR-Drop)对集成电路时序参数的影响，可以提高仿真精度，其中的时序参数例如包括时延等时序参数，从而实现了仿真精度和仿真速度的折中。

本申请提供的仿真方法，可应用于版图设计前，版图设计中，电源线版图中电源线电压降会对集成电路的时序参数产生影响，本申请提供的仿真方法通过根据电源线版图生成电源线拓扑网络，确定出与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，即确定出电源线电压降，根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真，可以通过仿真结果来评估电源线电压降对集成电路时序参数的影响，可对集成电路设计提供指导意见。当版图设计完成后，提取整个电路的寄生电阻和寄生电容，并进行后仿真，根据后仿真结果可再次检查时序的结果，为版图设计提供最终的指导意见，因此，可以降低版图设计的误差，降低集成电路设计的开发周期和开发成本。

下面通过具体实施例，对本申请提供的仿真方法、装置、电源线拓扑网络、测试电路及存储介质的具体流程/具体结构进行详细说明。

图1为本申请实施例提供的一种仿真方法的流程示意图，本实施例的仿真方法的执行主体可以为仿真装置或仿真设备，可应用于版图设计之前，如图1所示，本实施例的仿真方法可以包括：

S101、根据电源线版图生成电源线拓扑网络，电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，寄生元件位于两个电源子节点之间。

具体地，图2为一种电源线版图的示意图，如图2所示，该电源线版图由四条第一层金属线M1和三条第二层金属线M2组成，第一层金属线M1可以位于第二层金属线M2之上或之下，每条第一层金属线M1和每条第二层金属线有交叉点。

根据电源线版图生成电源线拓扑网络，以图2所示的电源线版图为例，图3为根据图2所示的电源线版图生成的一种电源线拓扑网络的示意图，如图3所示，电源线拓扑网络包括横向排布的多条第一层金属线M1、纵向排布的多条第二层金属线M2、电源子节点(VDD11-VDD31)和寄生元件Q，其中，电源线版图中第一层金属线与第二层金属线的交叉点即为电源子节点，寄生元件位于两个电源子节点之间，每两个电源子节点之间均有一个寄生元件。

其中，根据电源线版图生成电源线拓扑网络，作为一种可实施的方式，具体可以为：

S1011、将第一层金属线与第二层金属线的交叉点确定为电源子节点。

S1012、在每两个电源子节点之间设置寄生元件，寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容。其中，第一寄生电阻的第一端连接第一电源子节点，第一寄生电阻的第二端连接第二寄生电阻的第一端和寄生电容的第一端；第二寄生电阻的第二端连接第二电源子节点；寄生电容的第二端连接接地端。

S1013、根据第一层金属线、第二层金属线、电源子节点和寄生元件，得到电源线拓扑网络。

以图2所示的电源线版图为例，图4为根据图2所示的电源线版图生成的一种电源线拓扑网络的示意图，如图4所示，在每两个电源子节点之间设置寄生元件Q，寄生元件Q包括第一寄生电阻R1、第二寄生电阻R2和寄生电容C1，以电源子节点VDD31和电源子节点VDD32之间的寄生元件为例，第一寄生电阻R1的第一端连接第一电源子节点VDD31，第一寄生电阻R1的第二端连接第二寄生电阻R2的第一端和寄生电容C1的第一端，第二寄生电阻R2的第二端连接第二电源子节点VDD32，寄生电容C1的第二端连接接地端。

其中，第一寄生电阻R1和第二寄生电阻R2的阻值均为R/2，寄生电容的电容值为C，R和C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，L为电源子节点之间金属线的长度，W为电源子节点之间金属线的宽度，Rsh为金属的方块阻值，Cu为单位面积的电容值。

可以理解的是，不同的电源子节点之间的金属线的长度和宽度均不同，在生成电源线拓扑网络进行后续的仿真时，可以根据经验值设置电源子节点之间的金属线的初始长度和初始宽度，得到初始电源线拓扑网络，接着根据初始电源线拓扑网络通过S102和S103进行时序仿真，根据仿真结果可以调整初始电源线拓扑网络中每两个电源子节点之间的金属线的长度和宽度，得到调整后的电源线拓扑网络，再根据调整后的电源线拓扑网络通过S102和S103进行时序仿真，直到通过仿真确定出电源线电压降对集成电路时序参数的影响较小的电源线拓扑网络。每两个电源子节点之间的金属线的长度和宽度具体的调整规则本申请实施例不做限制。

S102、确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，电源输入节点为每个电路模块中的电源子节点中的一个。

具体地，以图3或图4所示的电源线拓扑网络为例，图5为与图3所示电源线拓扑网络对应的电路包括的电路模块示意图，如图5所示，与图3所示电源线拓扑网络对应的电路包括6个电路模块(X1-X6)，每个电路模块的电源输入节点为图5中所示的VDD，可以看出，每个电路模块的电源输入节点为每个电路模块中的电源子节点中的一个。

其中，确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，以图5所示电路模块为例，即就是确定电路模块X1-X6中每个电路模块的电源输入节点VDD的最小电压。

S103、根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

其中，集成电路后仿真电路网表为不包括寄生电容电阻的版图后仿真的网表，经S103得到的仿真结果为考虑到最大电压降影响的时序分析结果。

本实施例提供的仿真方法，通过先根据电源线版图生成电源线拓扑网络，接着确定出与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，最后根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真，其中的集成电路后仿真电路网表是不包括寄生电容电阻的版图后仿真的网表，即仿真时间与不包括电源寄生效应的前仿真时间近似相同，因此可以快速得到后仿真结果，提高了仿真速度，且时序仿真考虑了每个电路模块的电源输入节点的最小电压，最小电压与理想的电源电压之差为电源线电压降，因此可以通过正常的时序仿真来评估电源线电压降对集成电路时序参数的影响，可以提高仿真精度，从而实现了仿真精度和仿真速度的折中。

图6为本申请实施例提供的一种仿真方法的流程示意图，如图6所示，本实施例的仿真方法在图5所示方法的基础上，可选的，上述S102可以通过如下步骤实现：

S1021、根据电源线拓扑网络以预设电源电压进行第一次仿真，得到与电源线拓扑网络对应的电路中每个电路模块的电流。

具体地，以图5所示的6个电路模块为例，根据图4所示的电源线拓扑网络以预设电源电压进行第一次仿真，得到6个电路模块的电流如下表一所示：

表一6个电路模块的电流

其中，电流In(t)，n＝1,2，…，6为一个随时间变化的曲线。

S1022、根据电源子节点之间的寄生元件以及每个电路模块的电流，进行电路仿真，得到每个电路模块的电源输入节点的电压波形。

作为一种可实施的方式，上述S1022具体可以包括：

首先，根据每个电路模块的电流为每个电路模块设置电流源，得到测试电路。

具体地，可以是为电源线拓扑网络设置电流源，每个电路模块设置一个电流源，电流源的数量和与电源线拓扑网络对应的电路中包括的电路模块的数量相同，所设置的每个电流源的输入电流为每个电路模块的电流In(t)，得到测试电路。

以图4所示的电源线拓扑网络为例，图7为与图4对应的测试电路结构示意图，本实施例的测试电路也称为电压降(IR Drop)测试电路，如图7所示，每个电流源P的第一端连接每个电路模块的电源输入节点，每个电流源P的第二端连接接地端，以电路模块X1为例，电流源P的第一端连接电路模块X1的电源输入节点VDD31，电流源P的第二端连接接地端。

接着，根据电源子节点之间的寄生元件以及每个电路模块的电流，对测试电路进行电路仿真，得到每个电路模块的电源输入节点的电压波形。

具体来说，得到测试电路后，对测试电路进行电路仿真，得到每个电路模块的电源输入节点的电压波形。以图7所示的测试电路为例，针对测试电路中的每一电路模块，如以电路模块X1为例，根据电路模块X1的电流In(t)和电路模块X1中的电源子节点VDD31和电源子节点VDD32之间的寄生元件Q，进行电路仿真，具体可以通过仿真电路模拟器(Simulationprogram with integrated circuit emphasis，Spice)进行仿真，得到电路模块X1的电源输入节点VDD31的电压波形VDD31(t)，这里是以一个电路模块X1为例进行说明。可以理解的是，对测试电路进行仿真，可以得到6个电路模块的电源输入节点的电压波形VDD31(t)～VDD24(t)。

S1023、根据每个电路模块的电源输入节点的电压波形确定每个电路模块的电源输入节点的最小电压。

具体来说，电压波形是随时间变化的电压值的波形图，根据电压波形可以找出每个电压波形的最小电压值，即为每个电路模块的电源输入节点的最小电压，为某一时刻的电压，下表二中记为VDDn min。表二中为图7所示的测试电路中每个模块对应的电流In(t)、每个电路模块的电源输入节点的电压波形VDDn(t)和每个电路模块的电源输入节点的最小电压VDDn min的对应关系。

表二

本实施例提供的仿真方法，通过根据电源线拓扑网络以预设电源电压进行第一次仿真，得到与电源线拓扑网络对应的电路中每个电路模块的电流，根据电源子节点之间的寄生元件以及每个电路模块的电流，进行电路仿真，得到每个电路模块的电源输入节点的电压波形，根据每个电路模块的电源输入节点的电压波形确定每个电路模块的电源输入节点的最小电压，从而，确定出了与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压。

图8为本申请实施例提供的一种仿真方法的流程示意图，如图8所示，本实施例的仿真方法在图6所示方法的基础上，可选的，上述S103可以通过如下步骤实现：

S1031、将每个电路模块的电源输入节点的最小电压加入到每个电路模块的电源输入节点，得到嵌入最小电压的电路。

具体地，图9为将每个电路模块的电源输入节点的最小电压加入到每个电路模块的电源输入节点得到的电路结构示意图。

S1032、根据集成电路后仿真电路网表对嵌入最小电压的电路进行时序仿真。

具体地，根据集成电路后仿真电路网表对嵌入最小电压的电路进行时序仿真，得到的仿真结果即为考虑了最大电压降影响的时序分析结果。通过本实施例的仿真方法，在不增加仿真时间的基础上，准确评估了电源线电压降对集成电路时序参数的影响，所有结果均基于Spice和版图后仿真网表，保证了仿真精度，从而实现了仿真精度和仿真速度的折中。

图10为本申请实施例提供的一种仿真装置的结构示意图，如图10所示，本实施例的仿真装置可以包括：生成模块11、确定模块12和仿真模块13，其中，生成模块11用于根据电源线版图生成电源线拓扑网络，电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，寄生元件位于两个电源子节点之间。

确定模块12用于确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，电源输入节点为每个电路模块中的电源子节点中的一个。

仿真模块13用于根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

进一步地，生成模块11用于：将第一层金属线与第二层金属线的交叉点确定为电源子节点；

在每两个电源子节点之间设置寄生元件，寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容，其中，第一寄生电阻的第一端连接第一电源子节点，第一寄生电阻的第二端连接第二寄生电阻的第一端和寄生电容的第一端；第二寄生电阻的第二端连接第二电源子节点；寄生电容的第二端连接接地端；

根据第一层金属线、第二层金属线、电源子节点和寄生元件，得到电源线拓扑网络。

进一步地，第一寄生电阻和第二寄生电阻的阻值均为R/2，寄生电容的电容值为C；

R和C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，L为电源子节点之间金属线的长度，W为电源子节点之间金属线的宽度，Rsh为金属的方块阻值，Cu为单位面积的电容值。

进一步地，确定模块12用于：

根据电源线拓扑网络以预设电源电压进行第一次仿真，得到与电源线拓扑网络对应的电路中每个电路模块的电流；

根据电源子节点之间的寄生元件以及每个电路模块的电流，进行电路仿真，得到每个电路模块的电源输入节点的电压波形；

根据每个电路模块的电源输入节点的电压波形确定每个电路模块的电源输入节点的最小电压。

进一步地，确定模块12用于：根据每个电路模块的电流为每个电路模块设置电流源，得到测试电路；

根据电源子节点之间的寄生元件以及每个电路模块的电流，对测试电路进行电路仿真，得到每个电路模块的电源输入节点的电压波形。

进一步地，仿真模块13用于将每个电路模块的电源输入节点的最小电压加入到每个电路模块的电源输入节点，得到嵌入最小电压电路；

根据集成电路后仿真电路网表对嵌入最小电压的电路进行时序仿真。

本申请实施例提供的装置，可执行上述方法实施例，其具体实现原理和技术效果，可参见上述方法实施例，本实施例此处不再赘述。

图11为本申请实施例提供的一种仿真装置的结构示意图，如图11所示，本实施例的仿真装置可以包括：存储器101和处理器102，

其中，存储器101用于存储处理器102的可执行指令；

其中，处理器102被配置为：

根据电源线版图生成电源线拓扑网络，电源线拓扑网络包括横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，寄生元件位于两个电源子节点之间；

确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，电源输入节点为每个电路模块中的电源子节点中的一个；

根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

可选地，存储器101既可以是独立的，也可以跟处理器102集成在一起。

当存储器101是独立于处理器102之外的器件时，本实施例的仿真装置还可以包括：

总线103，用于连接存储器101和处理器102。

可选地，本实施例还包括：通信接口104，该通信接口104可以通过总线103与处理器102连接。

该装置可以用于执行上述方法实施例中的各个步骤和/或流程。

本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当其在计算机上运行时，使得计算机执行如上述实施例的方法。

本申请实施例还提供一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时实现上述实施例的方法。

本申请实施例还提供一种电源线拓扑网络和测试电路，下面结合图3、图4和图7进行说明。

本申请实施例提供一种电源线拓扑网络，包括：横向排布的多条第一层金属线、纵向排布的多条第二层金属线、电源子节点和寄生元件，寄生元件位于两个电源子节点之间，其中，第一层金属线与第二层金属线的交叉点为电源子节点。

以图3所示的电源线拓扑网络为例，如图3所示，该电源线拓扑网络包括横向排布的多条第一层金属线M1、纵向排布的多条第二层金属线M2、电源子节点(VDD11-VDD31)和寄生元件Q，其中，第一层金属线M1与第二层金属线M2的交叉点即为电源子节点，寄生元件位于两个电源子节点之间，每两个电源子节点之间均有一个寄生元件。

可选的，寄生元件包括第一寄生电阻、第二寄生电阻和寄生电容，其中，第一寄生电阻的第一端连接第一电源子节点，第一寄生电阻的第二端连接第二寄生电阻的第一端和寄生电容的第一端，第二寄生电阻的第二端连接第二电源子节点，寄生电容的第二端连接接地端。

以图4所示的电源线拓扑网络为例，如图4所示，寄生元件Q包括第一寄生电阻R1、第二寄生电阻R2和寄生电容C1，以电源子节点VDD31和电源子节点VDD32之间的寄生元件Q为例，第一寄生电阻R1的第一端连接第一电源子节点VDD31，第一寄生电阻R1的第二端连接第二寄生电阻R2的第一端和寄生电容C1的第一端，第二寄生电阻R2的第二端连接第二电源子节点VDD32，寄生电容C1的第二端连接接地端。

可选的，第一寄生电阻和第二寄生电阻的阻值均为R/2，寄生电容的电容值为C；

R和C通过如下公式确定：

R＝Rsh*L/W；

C＝Cu*L*W；

其中，L为电源子节点之间金属线的长度，W为电源子节点之间金属线的宽度，Rsh为金属的方块阻值，Cu为单位面积的电容值。

需要说明的是，图3和图4所示的电源线拓扑网络只是示例，实际设计中第一层金属线M1和第二层金属线M2的条数可以任意设置。

本实施例提供的电源线拓扑网络，可以用于实现上述仿真方法，例如可以直接对电源线拓扑网络通过使用图1所示的仿真方法中S102-S103进行仿真，可以快速得到后仿真结果，提高了仿真速度，且时序仿真考虑了每个电路模块的电源输入节点的最小电压，最小电压与理想的电源电压之差为电源线电压降，因此可以通过正常的时序仿真来评估电源线电压降对集成电路时序参数的影响，可以提高仿真精度，从而实现了仿真精度和仿真速度的折中。

本申请实施例还提供一种测试电路，包括至少一个电流源和上述实施例中的电源线拓扑网络，如图3或图4所示的电源线拓扑网络，该测试电路中，每个电流源的输入电流为与电源线拓扑网络对应的电路中每个电路模块的电流，电流源的数量和与电源线拓扑网络对应的电路中包括的电路模块的数量相同。

进一步地，每个电流源的第一端连接每个电路模块的电源输入节点，每个电流源的第二端连接接地端，电源输入节点为每个电路模块中的电源子节点中的一个。

其中，可选的，与电源线拓扑网络对应的电路中每个电路模块的电流根据电源线拓扑网络以预设电源电压进行第一次仿真得到。

以图7所示的测试电路为例，图7所示的测试电路中，共有6个电流源，电流源的数量和电路模块的数量6相同，每个电流源P的第一端连接每个电路模块的电源输入节点，每个电流源P的第二端连接接地端，以电路模块X1为例，电流源P的第一端连接电路模块X1的电源输入节点VDD31，电流源P的第二端连接接地端。

本实施例提供的测试电路，可以用于上述仿真方法中如何确定与电源线拓扑网络对应的电路中每个电路模块的电源输入节点的最小电压，通过测试电路可直接进行电路仿真，得到每个电路模块的电源输入节点的电压波形，根据每个电路模块的电源输入节点的电压波形可以确定每个电路模块的电源输入节点的最小电压，从而可根据每个电路模块的电源输入节点的最小电压和集成电路后仿真电路网表进行时序仿真。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。