包括嵌入式半导体管芯的半导体器件及其制造方法

技术领域

本公开一般地涉及半导体器件，特别地涉及半导体功率器件。本公开特别地涉及包括设置在基于引线框架的管芯载体上的嵌入式半导体管芯的半导体器件，以及用于制造这种半导体器件的方法。

背景技术

芯片嵌入是一种解决方案，其中有源或无源部件定位在印刷电路板的至少两层之间。当前，其通常用于低电压信号处理系统，首先试图将嵌入应用于具有<100V的低电压电源电路，但对于高电压，预期与高电场有关的特殊挑战。这样做的动机是多方面的，例如，增加的功率密度、极低的寄生电感、更好的EMI屏蔽、以及还有高可靠性和高功率循环鲁棒性。而且，芯片嵌入通常采用化学镀的电互连，特别地采用电镀的电互连，其优于其他类型的电互连。

一种用于制造芯片嵌入式高电压半导体器件的解决方案是在引线框架上放置管芯、在引线框架上单一化管芯、并且之后嵌入此组件。嵌入技术的一个风险是器件与所使用的载体材料的相互作用，其中一个主要机制是电压和所产生的电场。这在最坏的情况下可能导致例如由铜迁移导致的组件破坏。另一个威胁是在管芯上的暴露的铜金属化。在嵌入工艺中必须特殊处理铜金属化的氧化。在放置部件之后，通过过孔完成到外层的连接。尤其是从过孔到管芯金属化的通道是断裂的关键点。另外，存在嵌入包封材料和制造工艺与高电压器件和所得电场组合的强相互作用，导致包封材料的化学降解(例如，五极管，可逆漂移)、来自包封材料的离子导致的器件的电压漂移、器件的腐蚀。嵌入材料还对湿度敏感，并且不能保证被覆盖的芯片的密度，这加速了刚才描述的负面影响。为了防止包围层的分层，使用引线框架中的空腔，之后在其中放置管芯。按照这种方法，对于每个管芯，必须完成专用的空腔。

发明内容

本公开的第一方面涉及一种半导体器件，该半导体器件包括管芯载体；设置在管芯载体上的半导体管芯，该半导体管芯包括在其主面上的一个或多个接触焊盘；至少部分地覆盖半导体管芯和管芯载体的主面的至少一部分的包封剂；以及覆盖包封剂的绝缘层；以及一个或多个电互连，一个或多个电互连中的每一个与半导体管芯的接触焊盘中的一个连接并且延伸穿过包封剂。

本公开的第二方面涉及一种用于制造半导体器件的方法，该方法包括：提供管芯载体，在管芯载体的主面上设置半导体管芯，该半导体管芯包括在其主面上的一个或多个接触焊盘，将包封剂至少部分地施加到半导体管芯和管芯载体的主面的至少一部分，将绝缘层施加到包封剂，以及通过将开口形成到包封剂和绝缘层中并且将导电材料填充到开口中来制造电互连。

本公开的第三方面涉及一种用于制造半导体器件的方法，该方法包括：提供管芯载体，在管芯载体的主面上设置半导体管芯，该半导体管芯包括在其主面上的一个或多个接触焊盘，在半导体管芯的一个或多个接触焊盘上设置第一电互连，将包封剂至少部分地施加到半导体管芯和管芯载体的主面的至少一部分，将绝缘层施加到包封剂，以及通过将开口形成到绝缘层中并且将导电材料填充到开口中来制造第二电互连。

附图说明

附图被包括以提供对实施例的进一步理解，并且被并入本说明书中且构成本说明书的一部分。附图示出了实施例，并且与描述一起用于解释实施例的原理。其他实施例和实施例的许多预期优点将容易理解，因为通过参考以下具体实施方式，它们变得更好理解。

附图的元件未必相对于彼此成比例。类似附图标记指定对应的类似部分。

图1包括图1A至图1D，并且示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示，其中，管芯载体包括平面上表面，并且半导体管芯设置在该平面上表面上，并且包封剂设置在半导体管芯和管芯载体的平面上表面的仅一部分上(A)；以及用于制造半导体器件的几个第一步骤(B至D)。

图2包括图2A至图2D，并且示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示，其中，管芯载体包括平面上表面，并且半导体管芯设置在该平面上表面上，并且包封剂设置在半导体管芯上和管芯载体的完整平面上表面上和侧面上(A)；以及用于制造半导体模块的几个第一步骤(B至D)。

图3包括图3A至图3D，并且示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示，其中，管芯载体包括凹陷区域，并且半导体管芯设置在该凹陷区域中，并且包封剂设置在半导体管芯上的凹陷区域中，并且在包封剂中形成多个电穿过连接(A)；以及用于制造半导体模块的几个第一步骤(B至D)。

图4包括图4A至图4D，并且示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示，其中，管芯载体包括凹陷区域，并且半导体管芯设置在该凹陷区域中，并且提供伸出穿过包封剂的大面积电互连(A)；以及用于制造半导体模块的几个第一步骤(B至D)。

图5示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示，其中，提供两种类型的电互连，其中，一种类型的电互连伸出穿过包封剂，并且另一种类型的电互连伸出穿过绝缘层。

图6示出了用于制造半导体器件的示例性方法的流程图，其中，在施加包封剂和绝缘层之后制造电互连。

图7示出了用于制造半导体器件的示例性方法的流程图，其中，在施加包封剂和绝缘层之前制造电互连。

具体实施方式

在以下具体实施方式中，参考形成其一部分的附图，并且在附图中通过说明的方式示出了其中可以实践本公开的具体实施例。在这方面，参考所描述(一个或多个)附图的取向使用方向性术语，例如“顶部”、“底部”、“前”、“后”、“首”、“尾”等。因为实施例的部件可以以多个不同的取向来定位，所以方向性术语用于说明的目的，而绝非进行限制。应当理解，在不脱离本公开范围的情况下，可以利用其他实施例并且可以进行结构或逻辑的改变。因此，以下具体实施方式不应以限制性意义来理解，并且本公开的范围仅由所附权利要求限定。

应当理解，本文描述的各个示例性实施例的特征可以彼此组合，除非另外具体指出。

如本说明书所采用的，术语“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”并不意味着元件或层必须直接接触在一起；可以分别在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间提供居间的元件或层。然而，根据本公开，上述术语可以可选地还具有元件或层直接接触在一起的具体含义，即，在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间未分别提供居间的元件或层。

此外，关于形成在或位于表面“之上”的部分、元件、或材料层所使用的词语“之上”在本文中可以用于意指部分、元件、或材料层“间接地位于”(例如，放置、形成、沉积等)所暗示的表面“上”，其中，一个或多个附加的部分、元件、或层布置在所暗示的表面与部分、元件、或材料层之间。然而，关于形成在或位于表面“之上”的部分、元件、或材料层所使用的词语“之上”可选地还具有如下具体含义：部分、元件、或材料层“直接地位于”(例如，放置、形成、沉积等)所暗示的表面“上”，例如，与所暗示的表面直接接触。

图1包括图1A至图1D，并且示出了示例性半导体器件的示意性截面侧视图表示(A)，以及用于制造半导体器件的几个第一步骤(B至D)。

图1A示出了半导体器件10，其包括基于引线框架的管芯载体11、设置在管芯载体11的第一上主面上的半导体管芯12、包括在其主面上的一个或多个接触焊盘12A(未示出)的半导体管芯12、覆盖半导体管芯12和管芯载体11的主面的一部分的包封剂13。半导体器件10还包括覆盖包封剂13以及管芯载体11的第一上主面的一部分和第二下主面的绝缘层14，以及多个电互连15，多个电互连15中的每一个的下端与半导体管芯12的接触焊盘中的一个连接并且延伸穿过包封剂13和绝缘层14。在电互连15的上端处，电互连与金属迹线连接，金属迹线提供在设置在绝缘层14顶部上的金属化层16上。管芯载体11也通过电互连15与金属迹线16A中的一个连接。或者，管芯载体11可以被经由绝缘层14的背侧部分伸出的电互连接触。

配置图1中所示的半导体器件的实施例，使得管芯载体11设置在PCB 17的开口部分内，并且绝缘层14在管芯载体11的上主面上并且在管芯载体11的侧面上覆盖包封剂13并且还伸出穿过管芯载体11的侧面与PCB 17 的侧面之间的空间，到管芯载体11和PCB 17的背侧。电互连15不仅延伸穿过包封剂13，而且还穿过设置在包封剂13的上表面上的绝缘层14的一部分。如图1A所示，还可以存在仅延伸穿过绝缘层14的电互连15，特别是将管芯载体与金属迹线16A中的一个连接的电互连。

根据图1的半导体器件的实施例，包封剂13包括树脂、环氧树脂、聚酰亚胺和硅树脂的一种或多种。包封剂13可以包含如填充物颗粒的填充物材料，通过填充物材料提高热导率。如果包封剂13应被激光结构化，则优选使用相当小的填充物颗粒，例如，从10μm至50μm直径范围的填充物颗粒，使得也可以激光结构化具有小直径的过孔。特别地，可以根据半导体管芯12的性质，特别地根据半导体管芯12的电压范围，来选择包封剂13 的材料类型。因此，通过选择具有足够隔离性质的适当包封剂材料，可以采用具有高于100V电压的半导体管芯。所施加的包封剂的聚集状态可以是小球、粒状物、粉末、液体或薄片的任何一种。

根据根据第一方面的半导体器件的实施例，包封剂13完全地覆盖半导体管芯12的上主面和侧面，如图1A的实施例中所示。

根据根据第一方面的半导体器件的另一实施例，包封剂13仅部分地覆盖半导体管芯12的上主面。特别地，出于边缘终止和避免高电场的原因，包封剂13可能仅在边缘区域中和可能的侧面中而不在上表面的中心区域中覆盖半导体管芯12的上表面。中心区域可以替代地由绝缘层14填充，例如，由绝缘层14层压。此外，在这样的实施例中，可以通过分配、浇注、或者甚至底部填充分配来将包封剂13施加到边缘区域。此外，应当注意，该实施例也可以应用在结合图2A、图3A、图4A和图5示出和解释的其他实施例中。

根据图1的半导体器件的实施例，通过焊接(特别地通过扩散焊接或烧结)或者通过使用胶(特别地使用如银胶的导电胶)将半导体管芯12连接到管芯载体。

根据图1的半导体器件的实施例，半导体管芯12可以是垂直晶体管管芯、MOSFET管芯、IGBT管芯、SiC-MOS管芯、Cool-MOS管芯、S-FET 管芯、栅极驱动器管芯、控制器、或被配置成将半导体器件连接到外部实体的连接管芯中的一个或多个。连接管芯可以是例如WiFi模块或USB接口。

根据图1的半导体器件的实施例，半导体管芯12是宽带隙半导体管芯、 SiC管芯、或GaN管芯中的一个或多个。

根据图1的半导体器件的实施例，两个或更多个半导体管芯设置在管芯载体11上。例如，第一半导体管芯可以是晶体管管芯，特别地是上述晶体管管芯中的一个，并且第二半导体管芯可以是另一晶体管管芯或者二极管管芯。晶体管管芯可以充当开关，并且两个开关可以串联或者并联连接。

根据图1的半导体器件的实施例，绝缘层14可以以不同的聚集状态来施加，例如，作为以液体形式、作为小球、作为粒状物或者作为任何种类的塑料材料的层压材料。此外，绝缘层14可以由导热材料制成，以允许特别地到底部有效散热。特别地，绝缘层14的材料可以包括如环氧树脂的树脂，并且更具体地，包括填充有导热颗粒的材料，导热颗粒例如由AlO、 BNi、AlNi、SiN、金刚石制成或者是任何其他导热颗粒。而且，绝缘层14 的顶层和底层可以具有不同的热导率。特别地，底层可以具有较高的热导率，因为到顶部的散热已经通过电互连实现。因此，顶层可以具有低量甚至零量的填充物颗粒。

根据半导体器件10的实施例，可以通过如下制造电互连15：激光钻孔通孔到包封剂13中并且可能还到绝缘层14中，使得通孔向下到达半导体管芯12的接触焊盘12A，并且此后将例如铜的导电材料填充到通孔中。在 IGBT管芯12的情况下，在上表面上的接触焊盘12A可以包括源极或发射极焊盘和栅极焊盘。源极焊盘可以被分割成多个子焊盘，并且电互连15可以与这些子焊盘连接。

配置图1A中所示的实施例，使得管芯载体11包括平面上表面，并且半导体管芯12设置在平面上表面上，并且使得包封剂13仅覆盖管芯载体 11的主面的一部分。

根据半导体器件10的实施例，管芯载体11的厚度可以在从300μm至 3mm的范围中，其中，该范围的下限也可以是400μm或500μm，并且该范围的上限也可以是2.5mm或2mm。

根据半导体器件10的实施例，管芯载体11可以是引线框架的一部分、直接铜接合(DCB)、活性金属钎焊(AMB)或隔离金属衬底(IMS)中的一个。

图1B至图1D示出了制造半导体器件10的第一步骤。图1B示出了从上方到引线框架上的透视图，引线框架包含互连在框架结构内的多个管芯载体11。半导体管芯12将被设置到管芯载体11中的每一个上并且通过例如扩散焊接连接到管芯载体11的上主面。图1C示出了引线框架的左上部分的放大图。在本实施例中，半导体管芯12是IBGT管芯，每个管芯在其上主面上包括大面积源极或发射极焊盘和小面积栅极焊盘形式的接触焊盘 12A。在图1C中可以看出，源极焊盘可以被分割成多个子焊盘。IGBT管芯12还包括在管芯载体11的背表面上的漏极焊盘或集电极焊盘，IGBT管芯12通过漏极焊盘或集电极焊盘与管芯载体11的上表面连接。此后，包封剂13被单独地施加到IGBT管芯12中的每一个上。图1D示出了在施加单独的包封剂13之后，与图1C相同的组件视图。

可以通过例如传递模塑或压缩模塑或通过层压来沉积包封剂13。

图2包括图2A至图2D，并且示出了示例性半导体器件的示意性截面侧视图表示(A)，以及用于制造半导体模块的几个第一步骤(B至D)。

图2A示出了半导体器件20，其包括基于引线框架的管芯载体21、设置在管芯载体21的第一上主面上的半导体管芯22、包括在其主面上的一个或多个接触焊盘的半导体管芯22、覆盖半导体管芯22、管芯载体21的第一上主面和侧面的包封剂23。半导体器件20还包括覆盖包封剂23的绝缘层24以及多个电互连25，多个电互连25中的每一个与半导体管芯22的接触焊盘中的一个连接并且延伸穿过包封剂23。

半导体器件20与图1的半导体器件10的不同之处在于，包封剂23被覆盖到完整的上主面上，并且也覆盖在管芯载体21的侧面上，并且连接管芯载体21与层26的金属迹线中的一个的电互连25延伸穿过包封剂23和绝缘层24两者。因此，绝缘层24仅在管芯载体21的第二下主面上覆盖管芯载体21。

图2B至图2D示出了制造半导体器件20的第一步骤。图2B示出了从上方到引线框架上的透视图，引线框架包含互连在框架结构内的多个管芯载体21。半导体管芯22将被设置到管芯载体21中的每一个上并且通过例如扩散焊接连接到管芯载体11的上主面。如图2B所示，与图1B至图1D 所示的方法相反，在本实施例中，将包封剂23施加到完整结构，使得包封剂23不仅覆盖半导体器件的整个上表面，而且流入到框架结构的半导体器件之间的中间空间中，由此还覆盖管芯载体21的侧面。图2C和图2D在从下方的透视图(2C)中和从上方的透视图(2D)中示出了单一化的半导体器件，其中，可以看出，包封剂23甚至被覆盖到管芯载体21的下主面的小边缘部分上。

半导体器件20的管芯载体21、半导体管芯22、接触焊盘22A、包封剂23、绝缘层24、电互连25和金属化层26或者可以具有与半导体器件10 的管芯载体11、半导体管芯12、接触焊盘12A、包封剂13、绝缘层14、电互连15、金属化层16相同的性质。

图3包括图3A至图3D，并且示出了示例性半导体器件的示意性截面侧视图表示(A)，以及用于制造半导体模块的几个第一步骤(B至D)。

图3A示出了半导体器件30，其包括基于引线框架的管芯载体31(管芯载体31包括在其第一上主面中的凹陷区域31A)、设置在凹陷区域31A 中的半导体管芯32、包括在其主面上的一个或多个接触焊盘的半导体管芯 32、覆盖半导体管芯32以及凹陷区域31A的底面和侧面的包封剂33。半导体器件30还包括覆盖第一上主面、包封剂33的上表面以及管芯载体31 的侧面和第二下主面的绝缘层34，以及多个电互连35，多个电互连35中的每一个与半导体管芯32的接触焊盘32A中的一个连接并且延伸穿过包封剂33。

如图3A的实施例所示，包封剂33可以被填充到凹陷区域31A中，使得其上表面与管芯载体31的上表面共面。

根据图3的半导体器件的实施例，凹陷区域31A的深度可以在从0.2mm 至2mm的范围中，其中，该范围的下限也可以是0.3mm、0.4mm或0.5mm，该范围的上限也可以是1.9mm、1.8mm、1.7mm、1.6mm或1.5mm，并且标准值可以是1.27mm、1mm、0.8mm、500μm和300μm。

半导体器件30的管芯载体31、半导体管芯32、接触焊盘32A、包封剂33、绝缘层34、电互连35和金属化层36或者可以具有与半导体器件10 的管芯载体11、半导体管芯12、包封剂13、绝缘层14、电互连15、和金属化层16相同的性质。

图3B至图3D示出了制造半导体器件30的第一步骤。图3B示出了从上方到引线框架上的透视图，引线框架包含互连在框架结构内的多个管芯载体31，管芯载体31中的每一个包括凹陷区域31A。半导体管芯12将被插入到管芯载体31的凹陷区域31A中的每一个中并且通过例如扩散焊接连接到凹陷区域31A的底面。图3C示出了在填充包封剂33到凹陷区域31A中之后，引线框架的左上部分的放大图。图3D示出了包封剂33被部分地除去的组件的透视图。

图4包括图4A至图4D，并且示出了示例性半导体器件的示意性截面侧视图表示(A)，以及用于制造半导体模块的几个第一步骤(B至D)。

图4A示出了半导体器件40，其包括基于引线框架的管芯载体41(管芯载体41包括在其第一上主面中的凹陷区域41A)、设置在凹陷区域41A 中的半导体管芯42、包括在其主面上的一个或多个接触焊盘42A(未示出) 的半导体管芯42、覆盖半导体管芯42以及凹陷区域41A的底面和侧面的包封剂43。半导体器件40还包括覆盖包封剂43的上表面、管芯载体41的第一上主面、侧面和第二下主面的绝缘层44，以及第一电互连45，第一电互连45中的每一个与半导体管芯42的接触焊盘42A中的一个连接并且延伸穿过包封剂43。

半导体器件40与图3的半导体器件30的不同之处在于，以不同方式形成第一电互连45。更具体地，以金属材料的大量连续块的形式将第一电互连45施加到半导体管芯42的接触焊盘42A。这可以以不同方式完成。一种方式是将金属块预先制造为例如铜块，并且然后可以通过例如使用如银胶的胶粘合而将块整体施加到接触焊盘42A。制造第一电互连45的另一种方式是采用气体动力冷喷涂或冷喷涂方法，其中，在超音速射流中将固体金属粉末加速到高达大约1200m/s的速度。在与衬底碰撞期间，颗粒经历塑性变形，并且粘合到表面。为了实现均匀的厚度，可以沿着衬底扫描喷涂喷嘴。制造第一电互连45的另一种方式是在沉积包封剂和绝缘层之前，将垂直金属导线施加到接触焊盘。特别地，垂直导线可以延伸穿过绝缘层的上表面。

半导体器件40与图3的半导体器件30的进一步不同之处在于，第一电互连45仅延伸穿过包封剂43而不穿过绝缘层44。相反，在第一电互连 45的顶部上提供第二电互连47。可以例如通过如下制造这些第二电互连47： (特别地通过激光)钻孔通孔到绝缘层44中，并且然后用导电材料(特别地用铜)填充通孔。第二电互连47然后可以与金属化层46的特定导电迹线连接。

第一电互连45的厚度可以在从200μm至600μm的范围中，其中，下限也可以是250μm或300μm，并且上限也可以是550μm或500μm。

在以上述方式制造第一电互连45之后，将包封剂43填充到凹陷区域 41A中。之后，特别地如果第一电互连45的上表面不与包封剂43的上表面共面，则可以去除第一电互连45的上部突出部分。可以通过例如研磨或激光来执行第一电互连45的这些上部部分的去除工艺。

根据半导体器件30或40的实施例，两个或更多个凹陷区域被设置在管芯载体上，其中，可以在凹陷区域中布置相似或不同的半导体管芯。在不同的半导体管芯的情况下，根据关于例如半导体管芯的电压范围的不同要求，也可以采用不同的包封剂用于嵌入半导体管芯。

图4B至图4D示出了制造半导体器件40的第一步骤。图4B示出了从上方到单一管芯载体41的透视图，管芯载体41包括凹陷区域41A。半导体管芯42将被插入到管芯载体41的凹陷区域41A中并且通过例如扩散焊接连接到凹陷区域41A的底面。图4C示出了通过例如上述方法中的一个将第一电互连45放置到半导体管芯42的接触焊盘42A上之后的透视图。可以施加第一电互连45，使得其上表面与管芯载体41的上表面共面。图4D 示出了在填充包封剂43到凹陷区域41A中之后的透视图。可以填充包封剂 43到凹陷区域41A中，使得其上表面与管芯载体41的上表面共面，并且第一电互连45的上表面暴露于外部。

半导体器件40的管芯载体41、半导体管芯42、接触焊盘42A、包封剂43、绝缘层44、第一电互连45和金属化层46或者可以具有与半导体器件10的管芯载体11、半导体管芯12、接触焊盘12A、包封剂13、绝缘层 14、电互连15和金属化层16相同的性质。

图5示出了根据第一方面的示例性半导体器件的示意性截面侧视图表示。

图5示出了半导体器件50，其包括基于引线框架的管芯载体51、设置在管芯载体51的第一上主面上的半导体管芯52、包括在其主面上的一个或多个接触焊盘的半导体管芯52、覆盖半导体管芯52和管芯载体51的主面的至少一部分的包封剂53。半导体器件50还包括覆盖包封剂53以及管芯载体51的第一上主面的一部分和第二下主面的绝缘层54，以及多个第一电互连55，多个第一电互连55中的每一个的下端与半导体管芯52的接触焊盘中的一个连接并且延伸穿过包封剂53。半导体器件50还包括多个第二电互连57，多个第二电互连57中的每一个的下端与第一电互连55中的一个连接。在第二电互连57的上端处，第二电互连57与金属迹线56连接。管芯载体51也通过第二电互连57与金属迹线56中的一个连接。这里再次地，或者，管芯载体51可以被经由绝缘层54的背侧部分伸出的电互连接触。

应当提及的是，可以通过如下制造第一电互连55和第二电互连57：通过激光结构化形成过孔到包封剂53和绝缘层54中，随后通过电沉积、或化学镀、或溅射或印刷金属(特别地是铜)到过孔中。此外，电互连55和 57不需要布置在彼此上方。如图5的实施例中所示，在它们与再分布层之间可以存在横向位移，再分布层包括将电互连55和57的端部彼此横向连接的金属线。

半导体器件50的管芯载体51、半导体管芯52、包封剂53、绝缘层54、电互连55和金属化层56或者可以具有与半导体器件10的管芯载体11、半导体管芯12、接触焊盘12A、包封剂13、绝缘层14、电互连15和金属化层16相同的性质。

本公开的一个很大的优点在于，在所有上述实施例中，可以通过化学镀(特别地通过电镀或电镀覆)或溅射或印刷，来制造电互连或电互连的至少一部分。已知以这种方式形成的互连优于所有其他类型的电接触。因此，可以制造高可靠性和鲁棒性的半导体器件。

图6示出了用于制造半导体器件的示例性方法的流程图，在该方法中，在施加包封剂和绝缘层之后制造电互连。

图6的方法60包括提供管芯载体(61)，在管芯载体的主面上设置半导体管芯，该半导体管芯包括在其主面上的一个或多个接触焊盘(62)，将包封剂至少部分地施加到半导体管芯和管芯载体的主面的至少一部分上 (63)，将绝缘层施加到包封剂(64)，以及通过将开口形成到包封剂和绝缘层中并且将导电材料填充到开口中来制造电互连(65)。

用图6的方法60，例如，可以制造如图1至图3所示的半导体器件。在如图3所示的半导体器件30的情况下，提供包括凹陷区域31A的管芯载体31。

图7示出了用于制造半导体器件的示例性方法的流程图，在该方法中，在施加包封剂和绝缘层之前制造电互连。

图7的方法70包括提供管芯载体(71)，在管芯载体的主面上设置半导体管芯，该半导体管芯包括在其主面上的一个或多个接触焊盘(72)，在半导体管芯的一个或多个接触焊盘上沉积第一电互连(73)，将包封剂至少部分地施加到半导体管芯和管芯载体的主面的至少一部分(74)，将绝缘层施加到包封剂(75)，以及通过将开口形成到绝缘层中并且将导电材料填充到开口中来制造第二电互连(76)。

用图7的方法70，例如，可以制造如图4所示的半导体器件。在如图 4所示的半导体器件40情况下，提供包括凹陷区域41A的管芯载体41。用附图标记45示出第一电互连，并且用附图标记47示出第二电互连。

根据方法60和70的实施例，通过激光钻孔将开口形成到包封剂和绝缘层两者中(方法60)或者仅到绝缘层中(方法70)。

根据方法70的实施例，通过以下中的一种方式来制造所述电互连：预先制造金属块或导线，并且然后将块或导线施加到所述一个或多个接触焊盘；或者通过冷喷涂。

根据方法60和70的实施例，可以测试半导体管芯的功能性。特别地，可以在施加包封剂和绝缘层之前测试半导体管芯。然而，也可以在施加包封剂和绝缘层之后对其进行测试，特别是在电互连延伸穿过绝缘层的上表面的情况下。

可以通过添加上面结合根据第一方面的半导体器件描述的方面或特征来形成方法60的其他实施例。

另外，虽然本公开的实施例的特定特征或方面可能已经关于若干实施方式中的仅一个实施方式而公开，但是这样的特征或方面可以与其他实施方式的一个或多个其他特征或方面组合，如对于任何给定或特定应用可能是期望的和有利的。此外，就在具体实施方式或权利要求中使用术语“包括”、“具有”、“带有”或其其他变型而言，这些术语旨在以类似于术语“包括”的方式为包括性的。此外，应当理解，本公开的实施例可以在分立电路、部分集成电路、或完全集成电路或编程装置中实施。此外，术语“示例性”仅作为示例，而不是最佳或最优的。还应当理解，为了简单和便于理解，本文中描绘的特征和/或元件以相对于彼此的特定尺寸示出，并且实际尺寸可以与本文中示出的尺寸基本上不同。

尽管本文已经示出和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本公开的范围的情况下，各种替代和/或等同实施可以取代示出和描述的具体实施例。本申请旨在覆盖本文讨论的具体实施例的任何修改或变化。因此，本公开仅由权利要求及其等同物限定。