半导体器件和其形成方法

技术领域

本发明实施例是有关于一种半导体器件以及其形成方法。

背景技术

半导体器件用于众多电子器件中，例如移动电话、膝上型计算机、桌上型计算机、平板计算机、手表、游戏系统，以及各种其它工业、商业以及消费型电子产品。半导体器件通常包括多个半导体部分和形成于半导体部分内部的多个布线部分。

发明内容

本发明实施例提供一种半导体器件，包含衬底、第一介电层、氮化硅波导、半导体波导以及第二介电层。所述氮化硅波导位于所述衬底之上的所述第一介电层中。所述半导体波导位于所述第一介电层之上的所述第二介电层中，其中包括所述氮化硅波导的所述第一介电层位于包括所述半导体波导的所述第二介电层与所述衬底之间。

本发明实施例提供一种用于形成半导体器件的方法包含以下步骤：在半导体层之上形成第一介电层；在所述第一介电层之上形成氮化硅波导；在所述氮化硅波导之上形成第二介电层；在所述第二介电层之上形成衬底；进行反转操作以使得所述衬底是所述半导体器件的最底部层；以及去除所述半导体层之上的一个或多个层以暴露所述半导体层。

本发明实施例提供一种用于形成半导体器件的方法包含以下步骤：在第一衬底之上形成第一介电层；在所述第一介电层之上形成氮化硅波导；在所述氮化硅波导之上形成第二介电层；在所述第二介电层之上形成复合结构，其中所述复合结构包括半导体层和所述半导体层之上的一个或多个层；以及去除所述一个或多个层以暴露所述半导体层。

附图说明

结合附图阅读以下具体实施方式会最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1到图15示出根据一些实施例的半导体器件的制造方法中的各个阶段的横截面视图。

图16到图29示出根据一些实施例的半导体器件的制造方法中的各个阶段的横截面视图。

附图标号说明

100、1600：半导体器件；

102、1602：第一衬底；

104、1604：第一介电层；

106、2002：半导体层；

108：层；

110、112、204、304、1606、1704、1912、2010：厚度；

202、1902：第二介电层；

302、1702：氮化硅层；

402、1802：氮化硅波导；

404、406、806、808、1804、1806、2206、2208：长度；

502、2004：第三介电层；

504、805、818、1904、2205、2218：顶部表面；

506、906、1906、2306：第一侧壁；

508、908、1908、2308：第二侧壁；

510、904、1910、2304：底部表面；

602、2006：第二衬底；

802、2202：半导体波导；

804、2204：调制器结构；

810、1402、2210、2802：沟槽；

812、2212：第一部分；

814、2214：第二部分；

816、1504、2216、2904：距离；

902、2302：第四介电层；

1002、2402：第五介电层；

1102、2502：第一开口；

1202、2602：第一导电结构；

1302、2702：第六介电层；

1502、2902：第二导电结构；

2008：复合结构。

具体实施方式

以下公开提供用于实施所提供主题的不同特征的若干不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征之上或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复附图标号或字母。这一重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例或配置之间的关系。

另外，为易于描述，本文中可使用诸如“在……之下(beneath)”、“在……下方(below)”、“下部(lower)”、“在……上方(above)”、“上部(upper)”以及类似物的空间相对术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所示出的定向以外，空间相对术语意欲涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解译。

本公开一些实施例涉及一种半导体器件。根据一些实施例，半导体器件包括氮化硅波导(silicon nitride waveguide)和半导体波导(semiconductor waveguide)。在一些实施例中，氮化硅波导位于诸如半导体晶片的衬底之上的第一介电层中。在一些实施例中，半导体波导位于第一介电层之上的第二介电层中。在一些实施例中，半导体器件包括第二介电层中的调制器结构(modulator structure)。在一些实施例中，将电信号从调制器结构之上的导电结构传输到调制器结构。在一些实施例中，导电结构通过通孔连接到调制器结构。在一些实施例中，通过调制器结构将电信号转换成光信号。在一些实施例中，光信号经由半导体波导或氮化硅波导中的至少一个传播。根据一些实施例，相较于具有位在调制器结构和半导体波导之上的氮化硅波导的一些半导体器件，所述半导体器件在导电结构与调制器结构之间具有减小的距离。根据一些实施例，具有减小的距离的半导体器件提供电信号之减小的信号损耗量、减小的噪声引入量等；例如，相较于对应于导电结构与调制器结构之间的减小的距离的通孔，所述信号丢失、噪声引入则更可能通过更长的通孔而出现等。

在一些实施例中，在形成半导体波导、形成调制器结构或形成衬底中的至少一个之前，半导体器件的氮化硅波导是已形成或已退火中的至少一个种。在一些实施例中，对氮化硅波导进行退火是减少或去除(中的至少一个)在氮化硅波导中的氢。在一些实施例中，氮化硅波导中的氢的去除或氢的减少中的至少一个提供经由氮化硅波导传播的信号(例如光信号)的更低传播损耗。

在一些实施例中，半导体器件包括配置成传输具有约1,500纳米与约1,600纳米之间(例如约1,550纳米)的波长的光信号的光子(photonic)器件，例如硅基光子集成电路(integrated circuit；IC)。在一些实施例中，在形成半导体波导、形成调制器结构或形成衬底中的至少一个之前对氮化硅波导进行退火工艺实现以下中的至少一个：提供经由氮化硅波导传播的光信号的降低的传播损耗、使得半导体器件能够传播具有约1,500纳米与约1,600纳米之间的波长的光信号，或防止退火工艺影响半导体波导、调制器结构或衬底中的至少一个，所述影响例如使半导体波导、调制器结构或衬底中的至少一个中的掺杂剂(dopant)、熔化材料(melting material)等活化、迁移等中的至少一个。

图1到图15是根据一些实施例示出半导体器件100的制造方法中的各个阶段的横截面视图。在一些实施例中，半导体器件100包括通信器件，例如收发器(transceiver)。根据一些实施例，半导体器件100包括光子器件，例如硅基光子IC。在一些实施例中，半导体器件100配置成用于光通信或光信号的传播中的至少一个。半导体器件100的其它结构和配置包括在本公开的范围内。

图1示出根据一些实施例的半导体器件100。在一些实施例中，半导体器件100包括半导体层106和一个或多个层108。在一些实施例中，半导体层106上覆于一个或多个层108。在一些实施例中，半导体层106与一个或多个层108的最上部表面直接接触。在一些实施例中，半导体层106包括半导体材料或其它合适的材料中的至少一种。根据一些实施例，半导体层106包括硅，例如单晶硅、具有<100>结晶方向(crystallographic orientation)的晶体硅(crystalline silicon)、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，半导体层106具有约2,000埃与约4,000埃之间的厚度110。厚度110的其它值也在本公开的范围内。

在一些实施例中，一个或多个层108包括第一衬底102、第一介电层104或其它不同层中的至少一个。第一衬底102包括外延层、绝缘体上有硅(silicon-on-insulator；SOI)结构、晶片或从晶片形成的管芯中的至少一个。第一衬底102的其它结构和配置包括在本公开的范围内。第一衬底102包括硅、锗、碳化物、砷化物、镓、砷、磷化物、铟、锑化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合适的材料中的至少一种。根据一些实施例，第一衬底102包括单晶硅、具有<100>结晶方向的晶体硅、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，第一衬底102包括至少一个掺杂区。

根据一些实施例，第一介电层104形成于第一衬底102之上。在一些实施例中，第一介电层104上覆于第一衬底102。在一些实施例中，第一介电层104与第一衬底102的顶部表面直接接触。在一些实施例中，第一介电层104包括硅、氮化物、诸如SiO

在一些实施例中，半导体层106形成于第一介电层104之上。在一些实施例中，半导体层106上覆于第一介电层104。在一些实施例中，半导体层106与第一介电层104的顶部表面直接接触。半导体层106通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。

图2根据一些实施例示出形成于半导体层106之上的第二介电层202。在一些实施例中，第二介电层202上覆于半导体层106。在一些实施例中，第二介电层202与半导体层106的顶部表面直接接触。在一些实施例中，第二介电层202包括硅、氮化物、诸如SiO

图3根据一些实施例示出形成于第二介电层202之上的氮化硅层302。在一些实施例中，氮化硅层302上覆于第二介电层202。在一些实施例中，氮化硅层302与第二介电层202的顶部表面直接接触。在一些实施例中，氮化硅层302包括Si

在一些实施例中，氮化硅层302包括氢。在一些实施例中，氢中的至少一些因用于形成氮化硅层302的形成工艺的一个或多个化学反应而形成于氮化硅层302中。在一些实施例中，形成工艺的一个或多个化学反应包括以下化学反应中的至少一个：3SiH

在一些实施例中，在第一退火工艺中对氮化硅层302进行退火以减少或去除(中的至少一个)氮化硅层302的氢。在一些实施例中，第一退火工艺包括在至少1,000℃的温度或至少1,100℃的温度下对氮化硅层302进行退火。用于进行第一退火工艺的其它温度也在本公开的范围内。在一些实施例中，第一退火工艺包括对氮化硅层302进行退火至少40分钟的持续时间或至少60分钟的持续时间。用于进行第一退火工艺的其它持续时间也在本公开的范围内。在一些实施例中，在氮化硅层302是半导体器件100的一部分的条件下，第一退火工艺包括对氮化硅层302、第二介电层202、半导体层106或一个或多个层108中的至少一个(例如第一介电层104或第一衬底102中的至少一个)进行退火。用于对氮化硅层302进行退火的其它工艺、技术以及参数也包括在本公开的范围内。

图4根据一些实施例示出形成于第二介电层202之上的一个或多个氮化硅波导402。在一些实施例中，一个或多个氮化硅波导402彼此不同以具有不同的长度、深度、厚度、宽度、材料组合物等中的至少一个。在一些实施例中，一个或多个氮化硅波导402未彼此不同以不具有不同的长度、深度、厚度、宽度、材料组合物等中的至少一个。尽管描绘三个氮化硅波导402，但任何数目个氮化硅波导402是可预期的。

在一些实施例中，使氮化硅层302图案化以形成一个或多个氮化硅波导402。在一些实施例中，使用光刻胶(未绘示)来使氮化硅层302图案化以形成一个或多个氮化硅波导402。在一些实施例中，光刻胶形成于氮化硅层302之上。光刻胶通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。光刻胶包括光敏材料，其中光刻胶的性质(例如溶解度)受光的影响。光刻胶是负性光刻胶或正性光刻胶。就负性光刻胶来说，负性光刻胶在受光源照射后的区域变为不溶的(insoluble)，使得在随后的显影阶段期间将溶剂施加于负性光刻胶来去除负性光刻胶的非照射区。因此，形成于负性光刻胶中的图案是光源与负性光刻胶之间的模板(例如掩模)的不透明区域所限定图案的相反。在正性光刻胶中，正性光刻胶的照射区变为可溶的且在显影期间经由施加溶剂来去除。因此，形成于正性光刻胶中的图案是光源与正性光刻胶之间的模板(例如掩模)的不透明区的正面图像。根据一些实施例，一种或多种蚀刻剂具有选择性，使得以一种或多种蚀刻剂去除或刻蚀掉暴露或未由光刻胶覆盖的一个或多个层之刻蚀速率大于以所述一种或多种蚀刻剂去除或刻蚀掉光刻胶之刻蚀速率。在一些实施例中，一个或多个层包括氮化硅层302。在一些实施例中，光刻胶中的一个开口允许一种或多种蚀刻剂在光刻胶下方的一个或多个层中形成对应的一个开口，且由此将光刻胶中的图案转印到光刻胶下方的一个或多个层。在一些实施例中，在图案转印之后例如通过化学机械平坦化(chemical mechanical planarization；CMP)、刻蚀或其它合适的技术中的至少一种来去除光刻胶。根据一些实施例，使用氟化氢(HF)、稀释HF、例如氯化氢(HCl)的氯化合物、硫化氢(H

根据一些实施例，用来去除氮化硅层302的部分以暴露第二介电层202的部分和形成一个或多个氮化硅波导402的刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

在一些实施例中，氮化硅波导402的顶部表面的长度404约等于氮化硅波导402的侧壁的长度406。在一些实施例中，氮化硅波导402的顶部表面的长度404不同于氮化硅波导402的侧壁的长度406。在一些实施例中，氮化硅波导402的顶部表面的长度404在约4,000埃与约10,000埃之间。氮化硅波导402的顶部表面的长度404的其它值也在本公开的范围内。在一些实施例中，氮化硅波导402的侧壁的长度406在约4,000埃与约10,000埃之间。氮化硅波导402的侧壁的长度406的其它值也在本公开的范围内。

在一些实施例中，在第二退火工艺中对一个或多个氮化硅波导402进行退火。在一些实施例中，除进行第一退火工艺以对氮化硅层302进行退火之外，或作为替代方案，进行第二退火工艺以对一个或多个氮化硅波导402进行退火。在一些实施例中，第二退火工艺包括对一个或多个氮化硅波导402进行退火以减少或去除(中的至少一个)一个或多个氮化硅波导402中的氢。在一些实施例中，第二退火工艺包括在至少1,000℃的温度或至少1,100℃的温度下对一个或多个氮化硅波导402进行退火。用于进行第二退火工艺的其它温度也在本公开的范围内。在一些实施例中，第二退火工艺包括对一个或多个氮化硅波导402进行退火至少40分钟的持续时间或至少60分钟的持续时间。用于进行第二退火工艺的其它持续时间也在本公开的范围内。在一些实施例中，在一个或多个氮化硅波导402是半导体器件100的一部分的条件下，第二退火工艺包括对一个或多个氮化硅波导402、第二介电层202、半导体层106或一个或多个层108中的至少一个(例如第一介电层104或第一衬底102中的至少一个)进行退火。用于对一个或多个氮化硅波导402进行退火的其它工艺、技术以及参数也包括在本公开的范围内。

在一些实施例中，一个或多个氮化硅波导402中的氢的去除或氢的减少中的至少一个提供经由氮化硅波导402传播的信号(例如光信号)的降低的传播损耗。在一些实施例中，传播损耗对应于每单位距离信号的损耗，例如路径损耗。在一些实施例中，光信号具有约1,500纳米与约1,600纳米之间的波长。在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个使得例如具有约1,500纳米与约1,600纳米之间的波长的光信号的传播损耗每厘米降低至少约3分贝(decibels)。传播损耗的其它降低和光信号的其它波长也包括在本公开的范围内。在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个使得例如具有约1,500纳米与约1,600纳米之间的波长的光信号的传播损耗从在未进行第一退火工艺或第二退火工艺中的至少一个的情况下每厘米约5分贝的传播损耗降低到每厘米约2分贝的传播损耗。传播损耗的其它降低和光信号的其它波长也包括在本公开的范围内。在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个使传播损耗降低到大约1/10，使得在未进行第一退火工艺或第二退火工艺中的至少一个的情况下的传播损耗大于大约10倍。

图5根据一些实施例示出形成于一个或多个氮化硅波导402或第二介电层202中的至少一个之上的第三介电层502。在一些实施例中，第三介电层502上覆于一个或多个氮化硅波导402或第二介电层202中的至少一个。在一些实施例中，第三介电层502与第二介电层202的顶部表面直接接触。在一些实施例中，第三介电层502不同于第二介电层202，例如具有不同的材料组合物，使得在第三介电层502与第二介电层202之间限定一界面(interface)。在一些实施例中，第三介电层502不具有不同于第二介电层202的材料组合物。在一些实施例中，第三介电层502包括硅、氮化物、诸如SiO

在一些实施例中，第三介电层502与一个或多个氮化硅波导402的一个或多个顶部表面直接接触。在一些实施例中，第三介电层502与一个或多个氮化硅波导402的侧壁直接接触。在一些实施例中，氮化硅波导402的底部表面510是与第二介电层202直接接触或相邻中的至少一个。在一些实施例中，氮化硅波导402的第一侧壁506是与第三介电层502的侧壁直接接触或相邻中的至少一个。在一些实施例中，氮化硅波导402的第二侧壁508是与第三介电层502的侧壁直接接触或相邻的至少一个。在一些实施例中，氮化硅波导402的顶部表面504是与第三介电层502直接接触或相邻中的至少一个。在存在两个或大于两个氮化硅波导402的一些实施例中，第三介电层502的一部分使第一个氮化硅波导402与第二个氮化硅波导402分隔。第三介电层502的其它结构和配置也包括在本公开的范围内。

在一些实施例中，第三介电层502的顶部表面是例如通过CMP、刻蚀或其它合适的技术中的至少一种来平滑化或平坦化中的至少一个。根据一些实施例，例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除第三介电层502的一部分。根据一些实施例，当去除第三介电层502的一部分时，使第三介电层502的顶部表面是实质上平面的。用于形成第三介电层502的其它工艺和技术也包括在本公开的范围内。

图6根据一些实施例示出形成于第三介电层502之上的第二衬底602。在一些实施例中，第二衬底602上覆于第三介电层502。在一些实施例中，第二衬底602与第三介电层502的顶部表面直接接触。第二衬底602包括外延层、SOI结构、晶片或从晶片形成的管芯中的至少一个。第二衬底602的其它结构和配置也包括在本公开的范围内。第二衬底602包括硅、锗、碳化物、砷化物、镓、砷、磷化物、铟、锑化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合适的材料中的至少一种。根据一些实施例，第二衬底602包括单晶硅、具有<100>结晶方向的晶体硅、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，第二衬底602包括至少一个掺杂区。

在一些实施例中，第二衬底602例如通过黏着剂、一个或多个接合层、接合工艺或其它合适的技术中的至少一种来与第三介电层502接合。在第二衬底602使用一个或多个接合层来与第三介电层502接合的一些实施例中，所述一个或多个接合层位于第二衬底602与第三介电层502之间。用于形成第二衬底602的其它工艺和技术也包括在本公开的范围内。

图7根据一些实施例示出一个或多个层108的去除。在一些实施例中，进行反转操作(inversion operation)以使得第二衬底602是半导体器件100的最底部层，且使得一个或多个层108(例如第一衬底102、第一介电层104或不同层中的至少一个)位于半导体层106之上。在一些实施例中，在进行反转操作之后，例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除一个或多个层108。去除一个或多个层108以暴露出半导体层106。

图8根据一些实施例示出形成于第二介电层202之上的半导体波导802。在一些实施例中，半导体波导802上覆于氮化硅波导402。尽管描绘一个半导体波导802，但任何数目个半导体波导802是可预期的。在一些实施例中，调制器结构804形成于第二介电层202之上。在一些实施例中，调制器结构804通过离子金属等离子(ion metal plasma；IMP)工艺或另一合适的技术中的至少一种来形成。

在一些实施例中，使半导体层106图案化以形成半导体波导802或调制器结构804中的至少一个。在一些实施例中，在图案化之前或在图案化之后(中的至少一个)，半导体层106经处理，例如使特征、元件等选择性地形成于其中、使掺杂剂选择性地注入在其中等。在一些实施例中，半导体层106在前述第一退火工艺或第二退火工艺中的至少一个之前经处理。在一些实施例中，使半导体层106图案化以暴露出第二介电层202的顶部表面，以便暴露第二介电层202的顶部表面的第一部分812或第二介电层202的顶部表面的第二部分814中的至少一个。在一些实施例中，第二介电层202的顶部表面的第一部分812和第二介电层202的顶部表面的第二部分814从半导体波导802横向地偏移。在一些实施例中，使半导体层106图案化以形成限定在调制器结构804中的一个或多个沟槽810。

在一些实施例中，使用光刻胶(未绘示)来使半导体层106图案化以形成半导体波导802或调制器结构804中的至少一个。在一些实施例中，光刻胶形成于半导体层106之上。光刻胶通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。光刻胶包括光敏材料，其中光刻胶的性质(例如溶解度)受光的影响。光刻胶是负性光刻胶或正性光刻胶。

根据一些实施例，一种或多种蚀刻剂具有选择性，使得以一种或多种蚀刻剂去除或刻蚀掉暴露或未由光刻胶覆盖的一个或多个层之刻蚀速率大于以所述一种或多种蚀刻剂去除或刻蚀掉光刻胶之刻蚀速率。在一些实施例中，一个或多个层包括半导体层106。在一些实施例中，光刻胶中的一个开口允许一种或多种蚀刻剂在光刻胶下方的一个或多个层中形成对应的一个开口和/或一个沟槽，且由此将光刻胶中的图案转印到光刻胶下方的一个或多个层。在一些实施例中，在图案转印之后例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除光刻胶。根据一些实施例，使用HF、稀释HF、诸如HCl的氯化合物、H

根据一些实施例，用来去除半导体层106的部分以暴露第二介电层202的部分、形成半导体波导802、形成一个或多个沟槽810或形成调制器结构804(中的至少一个)的刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

在一些实施例中，半导体波导802的顶部表面818的长度806约等于半导体波导802的侧壁的长度808。在一些实施例中，半导体波导802的顶部表面818的长度806不同于半导体波导802的侧壁的长度808。在一些实施例中，半导体波导802的顶部表面818的长度806在约2,000埃与约4,000埃之间。半导体波导802的顶部表面818的长度806的其它值也在本公开的范围内。在一些实施例中，半导体波导802的侧壁的长度808在约2,000埃与约4,000埃之间。半导体波导802的侧壁的长度808的其它值也在本公开的范围内。在一些实施例中，半导体波导802与位在半导体波导802之下的氮化硅波导402之间的距离816在约1,000埃与约5,000埃之间。半导体波导802与氮化硅波导402之间的距离816的其它值也在本公开的范围内。

图9根据一些实施例示出形成于半导体波导802、调制器结构804或第二介电层202中的至少一个之上的第四介电层902。在一些实施例中，第四介电层902上覆于半导体波导802、调制器结构804或第二介电层202中的至少一个。在一些实施例中，第四介电层902与第二介电层202的顶部表面的一个或多个部分(例如第二介电层202的顶部表面的第一部分812和第二介电层202的顶部表面的第二部分814)直接接触。在一些实施例中，第四介电层902不同于第二介电层202，例如具有不同的材料组合物，使得在第四介电层902与第二介电层202之间限定一界面。在一些实施例中，第四介电层902不具有不同于第二介电层202的材料组合物。在一些实施例中，第四介电层902包括硅、氮化物、诸如SiO

在一些实施例中，第四介电层902与半导体波导802的顶部表面818或调制器结构804的顶部表面805中的至少一个直接接触。根据一些实施例，第四介电层902的顶部表面与半导体波导802的顶部表面818实质上共面(substantially coplanar)。根据一些实施例，第四介电层902的顶部表面与调制器结构804的顶部表面805实质上共面。在一些实施例中，第四介电层902与半导体波导802的侧壁或调制器结构804的侧壁中的至少一个直接接触。在一些实施例中，半导体波导802的底部表面904是与第二介电层202直接接触或相邻中的至少一个。在一些实施例中，调制器结构804的底部表面是与第二介电层202直接接触或相邻中的至少一个。在一些实施例中，半导体波导802的第一侧壁906是与第四介电层902的侧壁直接接触或相邻中的至少一个。在一些实施例中，半导体波导802的第二侧壁908是与第四介电层902的侧壁直接接触或相邻中的至少一个。在一些实施例中，第四介电层902的侧壁是与调制器结构804直接接触或与调制器结构804相邻中的至少一个。在一些实施例中，第四介电层902的一部分使半导体波导802与调制器结构804分隔。在一些实施例中，第四介电层902的一部分上覆于半导体波导802的顶部表面818或调制器结构804的顶部表面805中的至少一个，或与所述顶部表面818或所述顶部表面805中的至少一个直接接触(实现其中的至少一个)。第四介电层902、半导体波导802、第二介电层202以及调制器结构804的其它结构和配置也包括在本公开的范围内。

图10根据一些实施例示出形成于第四介电层902之上的第五介电层1002。在一些实施例中，第五介电层1002上覆于第四介电层902。在一些实施例中，第五介电层1002与第四介电层902的顶部表面直接接触。在一些实施例中，第五介电层1002不同于第四介电层902，例如具有不同的材料组合物，使得在第五介电层1002与第四介电层902之间限定一界面。在一些实施例中，第五介电层1002包括硅、氮化物、诸如SiO

图11根据一些实施例示出形成于第五介电层1002或第四介电层902中的至少一个中的一个或多个第一开口1102。在一些实施例中，一个或多个第一开口1102暴露调制器结构804的顶部表面805。在一些实施例中，去除第五介电层1002的一部分以形成一个或多个第一开口1102中的开口。在第四介电层902的一部分上覆于调制器结构804的顶部表面805或与所述顶部表面805直接接触(中的至少一个)的一些实施例中，去除第四介电层902的一部分以形成一个或多个第一开口1102中的开口。一个或多个第一开口1102的其它结构和配置也包括在本公开的范围内。

在一些实施例中，使用光刻胶(未绘示)来使第五介电层1002或第四介电层902中的至少一个图案化以形成一个或多个第一开口1102。在一些实施例中，光刻胶形成于第五介电层1002之上。光刻胶通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。光刻胶包括光敏材料，其中光刻胶的性质(例如溶解度)受光的影响。光刻胶是负性光刻胶或正性光刻胶。

根据一些实施例，一种或多种蚀刻剂具有选择性，使得以一种或多种蚀刻剂去除或刻蚀掉暴露或未由光刻胶覆盖的一个或多个层之刻蚀速率大于以所述一种或多种蚀刻剂去除或刻蚀掉光刻胶。在一些实施例中，一个或多个层包括第五介电层1002或第四介电层902中的至少一个。在一些实施例中，光刻胶中的一个开口允许一种或多种蚀刻剂在光刻胶下方的一个或多个层中形成对应的一个开口，例如一个或多个第一开口1102中的一个开口，且由此将光刻胶中的图案转印到光刻胶下方的一个或多个层。在一些实施例中，在图案转印之后例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除光刻胶。根据一些实施例，使用HF、稀释HF、诸如HCl的氯化合物、H

根据一些实施例，用来形成一个或多个第一开口1102的刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

图12根据一些实施例示出形成于第五介电层1002或第四介电层902中的至少一个中的第一开口1102中的至少一个中的一个或多个第一导电结构1202。在一些实施例中，一个或多个第一导电结构1202上覆于调制器结构804。在一些实施例中，一个或多个第一导电结构1202与调制器结构804直接接触。根据一些实施例，一个或多个第一导电结构1202包括例如金属材料(例如铜)或其它合适的材料的导电材料。一个或多个第一导电结构1202通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。尽管描绘一个或多个第一导电结构1202中的两个导电结构，但一个或多个第一导电结构1202中的任何数目个导电结构是可预期的。

图13根据一些实施例示出形成于第五介电层1002之上的第六介电层1302。在一些实施例中，第六介电层1302上覆于第五介电层1002。在一些实施例中，第六介电层1302与第五介电层1002的顶部表面直接接触。在一些实施例中，第六介电层1302不同于第五介电层1002，例如具有不同的材料组合物，使得在第六介电层1302与第五介电层1002之间限定一界面。在一些实施例中，第六介电层1302不具有不同于第五介电层1002的材料组合物。在一些实施例中，第六介电层1302包括硅、氮化物、诸如SiO

图14根据一些实施例示出形成于第六介电层1302中的一个或多个沟槽1402。在一些实施例中，一个或多个沟槽1402暴露一个或多个第一导电结构1202。在一些实施例中，去除第六介电层1302的一部分以形成一个或多个沟槽1402中的沟槽。一个或多个沟槽1402的其它结构和配置也包括在本公开的范围内。

在一些实施例中，使用光刻胶(未绘示)使第六介电层1302图案化以形成一个或多个沟槽1402。在一些实施例中，光刻胶形成于第六介电层1302之上。光刻胶通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。光刻胶包括光敏材料，其中光刻胶的性质(例如溶解度)受光的影响。光刻胶是负性光刻胶或正性光刻胶。

根据一些实施例，一种或多种蚀刻剂具有选择性，使得以一种或多种蚀刻剂去除或刻蚀掉暴露或未由光刻胶覆盖的一个或多个层之刻蚀速率大于以所述一种或多种蚀刻剂去除或刻蚀掉光刻胶之刻蚀速率。在一些实施例中，一个或多个层包括第六介电层1302。在一些实施例中，光刻胶中的一个开口允许一种或多种蚀刻剂在光刻胶下方的一个或多个层中形成对应的一个开口，例如一个沟槽1402，且由此将光刻胶中的图案转印到光刻胶下方的一个或多个层。在一些实施例中，在图案转印之后例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除光刻胶。根据一些实施例，使用HF、稀释HF、诸如HCl的氯化合物、H

根据一些实施例，用来形成一个或多个沟槽1402的刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

图15根据一些实施例示出形成于第六介电层1302中的多个沟槽1402中的至少一个中的一个或多个第二导电结构1502。在一些实施例中，一个或多个第二导电结构1502上覆于一个或多个第一导电结构1202或调制器结构804中的至少一个。在一些实施例中，一个或多个第二导电结构1502与一个或多个第一导电结构1202直接接触。根据一些实施例，一个或多个第二导电结构1502包括例如金属材料(例如铜)或其它合适的材料的导电材料。一个或多个第二导电结构1502通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。尽管描绘一个或多个第二导电结构1502中的两个导电结构，但一个或多个第二导电结构1502中的任何数目个导电结构是可预期的。

根据一些实施例，一个或多个第一导电结构1202和一个或多个第二导电结构1502通过双重镶嵌工艺来形成。第五介电层1002形成于第四介电层902之上。第六介电层1302形成于第五介电层1002之上。一个或多个开口形成于第六介电层1302、第五介电层1002或第四介电层902中的至少一个中。一个或多个开口暴露出调制器结构804的顶部表面。一个或多个沟槽形成于第六介电层1302中。在一些实施例中，一个或多个沟槽中的沟槽比一个或多个开口中的开口更宽。沟槽通过去除与一个或多个开口中的开口相邻或上覆于所述开口的第六介电层1302的一部分来形成于第六介电层1302中。一个或多个第一导电结构1202和一个或多个第二导电结构1502例如通过在一个或多个开口和一个或多个沟槽中沉积导电材料来形成于一个或多个开口和一个或多个沟槽中。一个或多个第一导电结构1202和一个或多个第二导电结构1502通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。在一些实施例中，一个或多个第一导电结构1202中的至少一些与形成一个或多个第二导电结构1502中的至少一些以相同的工艺同时形成或在形成一个或多个第二导电结构1502中的至少一些的所述工艺期间同时形成。在一些实施例中，一个或多个第一导电结构1202中的至少一些不与形成一个或多个第二导电结构1502中的至少一些以相同的工艺同时形成或不在形成一个或多个第二导电结构1502中的至少一些的所述工艺期间同时形成。在一些实施例中，一个或多个第一导电结构1202中的至少一些具有与一个或多个第二导电结构1502中的至少一些相同的材料组合物。在一些实施例中，一个或多个第一导电结构1202中的至少一些不具有与一个或多个第二导电结构1502中的至少一些相同的材料组合物。用于形成一个或多个第一导电结构1202和一个或多个第二导电结构1502的其它工艺和技术也包括在本公开的范围内。

在一些实施例中，一个或多个第一导电结构1202是一个或多个通孔。一个或多个第一导电结构1202的其它结构和配置也包括在本公开的范围内。在一些实施例中，一个或多个第二导电结构1502是一个或多个金属接触件、一个或多个金属垫或一个或多个金属端子中的至少一个。一个或多个第二导电结构1502的其它结构和配置也包括在本公开的范围内。在一些实施例中，一个或多个第二导电结构1502连接到半导体器件100的各种掺杂特征(doped features)、电路系统(circuitry)、输入/输出(input/output)等中的至少一个。

在一些实施例中，经由一个或多个第二导电结构1502中的导电结构和一个或多个第一导电结构1202中的对应导电结构将电信号传输到调制器结构804。用于将电信号传输到调制器结构804的其它结构、配置以及技术也包括在本公开的范围内。在一些实施例中，例如通过调制器结构804或半导体波导802中的至少一个来将电信号转换成光信号。在一些实施例中，光信号经由半导体波导802或位在半导体波导802之下的氮化硅波导402中的至少一个传播。

在一些实施例中，光信号经由半导体波导802中的至少一些传播。在一些实施例中，半导体波导802由具有折射率小于半导体波导802之折射率的材料包围，所述材料例如是第五介电层1002、第四介电层902或第二介电层202中的至少一个的部分。用于经由半导体波导802传播光信号的其它结构、配置以及技术包括在本公开的范围内。在例如第五介电层1002、第四介电层902或第二介电层202中的至少一个包括SiO

在一些实施例中，光信号从半导体波导802传送到氮化硅波导402。根据一些实施例，半导体波导802在光信号传播的方向上减小尺寸或逐渐变窄。在一些实施例中，由于光信号到达半导体波导802的小于阈值大小的一部分，所以光信号通过穿过第二介电层202来从半导体波导802传送到氮化硅波导402。用于将光信号从半导体波导802传送到氮化硅波导402的其它结构、配置以及技术也包括在本公开的范围内。在一些实施例中，光信号经由氮化硅波导402中的至少一些传播。在一些实施例中，氮化硅波导402由具有折射率小于氮化硅波导402之折射率的材料包围，所述材料例如是第三介电层502或第二介电层202中的至少一个的部分。用于经由氮化硅波导402传播光信号的其它结构、配置以及技术包括在本公开的范围内。在例如第三介电层502或第二介电层202中的至少一个包括SiO

在一些实施例中，相较于具有位于调制器结构之上的氮化硅波导的一些半导体器件，由于调制器结构804位于一个或多个氮化硅波导402与一个或多个第二导电结构1502之间的第四介电层902中，所以第二导电结构1502与调制器结构804之间的距离1504减小。在一些实施例中，形成半导体器件100，使得位于一个或多个氮化硅波导402与一个或多个第二导电结构1502之间的第四介电层902中的调制器结构804提供将距离1504从在具有位于调制器结构之上的氮化硅波导的半导体器件中的约9,000埃减小到约3,100埃。距离1504的其它值也在本公开的范围内。减小的距离1504提供以减小的信号损耗量将电信号从第二导电结构1502传输到调制器结构804。

在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个提供改善例如具有约1,500纳米与约1,600纳米之间的波长的光信号经由氮化硅波导402的传播。光信号的其它波长也包括在本公开的范围内。在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个使得半导体器件100能够经由氮化硅波导402传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。在一些实施例中，具有在未进行第一退火工艺或第二退火工艺的情况下形成的氮化硅波导的一些半导体器件限于传播具有小于约1,400纳米的波长的信号，例如具有约1,310纳米的波长的信号。

在一些实施例中，对半导体器件进行退火工艺可能导致影响半导体器件的组件或电路系统中的至少一个。在形成第二衬底602、调制器结构804或半导体波导802中的至少一个之前形成一个或多个氮化硅波导402或对一个或多个氮化硅波导402进行退火中的至少一个提供在不影响第二衬底602、调制器结构804或半导体波导802中的至少一个的情况下对一个或多个氮化硅波导402进行退火，所述影响例如使第二衬底602、调制器结构804或半导体波导802中的至少一个中的掺杂剂、熔化材料等活化、迁移等中的至少一个。在一些实施例中，在形成第二衬底602、调制器结构804或半导体波导802中的至少一个之前形成一个或多个氮化硅波导402或对一个或多个氮化硅波导402进行退火中的至少一个使得半导体器件100能够经由氮化硅波导402传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。在一些实施例中，在形成第二衬底602、调制器结构804或半导体波导802中的至少一个之前形成一个或多个氮化硅波导402或对一个或多个氮化硅波导402进行退火中的至少一个提供半导体器件100经由氮化硅波导402以减小的传播损耗传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。

图16到图29是根据一些实施例示出半导体器件1600的制造方法中的各个阶段的横截面视图。在一些实施例中，半导体器件1600包括通信器件，例如收发器。根据一些实施例，半导体器件1600包括光子装置，例如硅基光子IC。在一些实施例中，半导体器件1600配置成用于光通信，例如光信号的传输。半导体器件1600的其它结构和配置包括在本公开的范围内。

图16示出根据一些实施例的半导体器件1600。在一些实施例中，半导体器件1600包括第一衬底1602和第一介电层1604。第一衬底1602包括外延层、SOI结构、晶片或从晶片形成的管芯中的至少一个。第一衬底1602的其它结构和配置在本公开的范围内。第一衬底1602包括硅、锗、碳化物、砷化物、镓、砷、磷化物、铟、锑化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合适的材料中的至少一种。根据一些实施例，第一衬底1602包括单晶硅、具有<100>结晶方向的晶体硅、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，第一衬底1602包括至少一个掺杂区。

根据一些实施例，第一介电层1604形成于第一衬底1602之上。在一些实施例中，第一介电层1604上覆于第一衬底1602。在一些实施例中，第一介电层1604与第一衬底1602的顶部表面直接接触。在一些实施例中，第一介电层1604包括硅、氮化物、诸如SiO

图17根据一些实施例示出形成于第一介电层1604之上的氮化硅层1702。在一些实施例中，氮化硅层1702上覆于第一介电层1604。在一些实施例中，氮化硅层1702与第一介电层1604的顶部表面直接接触。在一些实施例中，氮化硅层1702包括Si

在一些实施例中，氮化硅层1702包括氢，例如于氮化硅层302中所描述。在一些实施例中，在第一退火工艺中对氮化硅层1702进行退火以减少或去除(中的至少一个)氮化硅层1702的氢。在一些实施例中，第一退火工艺包括在至少1,000℃的温度或至少1,100℃的温度下对氮化硅层1702进行退火。用于进行第一退火工艺的其它温度也在本公开的范围内。在一些实施例中，第一退火工艺包括对氮化硅层1702进行退火至少40分钟的持续时间或至少60分钟的持续时间。用于进行第一退火工艺的其它持续时间也在本公开的范围内。在一些实施例中，在氮化硅层1702是半导体器件1600的一部分的条件下，第一退火工艺包括对第一介电层1604或第一衬底1602中的至少一个进行退火。用于对氮化硅层1702进行退火的其它工艺、技术以及参数也包括在本公开的范围内。

图18根据一些实施例示出形成于第一介电层1604之上的一个或多个氮化硅波导1802。在一些实施例中，一个或多个氮化硅波导1802彼此不同以具有不同的长度、深度、厚度、宽度、材料组合物等中的至少一个。在一些实施例中，一个或多个氮化硅波导1802未彼此不同以不具有不同的长度、深度、厚度、宽度、材料组合物等中的至少一个。尽管描绘三个氮化硅波导1802，但任何数目个氮化硅波导1802是可预期的。

在一些实施例中，使氮化硅层1702图案化以形成一个或多个氮化硅波导1802。在一些实施例中，使用光刻胶(未绘示)来使氮化硅层1702图案化以形成一个或多个氮化硅波导1802。在一些实施例中，光刻胶形成于氮化硅层1702之上。光刻胶通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。光刻胶包括光敏材料，其中光刻胶的性质(例如溶解度)受光的影响。光刻胶是负性光刻胶或正性光刻胶。

根据一些实施例，一种或多种蚀刻剂具有选择性，使得以一种或多种蚀刻剂去除或刻蚀掉暴露或未由光刻胶覆盖的一个或多个层之刻蚀速率大于以所述一种或多种蚀刻剂去除或刻蚀掉光刻胶之刻蚀速率。在一些实施例中，一个或多个层包括氮化硅层1702。在一些实施例中，光刻胶中的一个开口允许一种或多种蚀刻剂在光刻胶下方的一个或多个层中形成对应的一个开口，且由此将光刻胶中的图案转印到光刻胶下方的一个或多个层。在一些实施例中，在图案转印之后例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除光刻胶。根据一些实施例，使用HF、稀释HF、诸如HCl的氯化合物、H

根据一些实施例，用来去除氮化硅层1702的部分以暴露第一介电层1604的部分和形成一个或多个氮化硅波导1802的刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

在一些实施例中，氮化硅波导1802的顶部表面的长度1804约等于氮化硅波导1802的侧壁的长度1806。在一些实施例中，氮化硅波导1802的顶部表面的长度1804不同于氮化硅波导1802的侧壁的长度1806。在一些实施例中，氮化硅波导1802的顶部表面的长度1804在约4,000埃与约10,000埃之间。氮化硅波导1802的顶部表面的长度1804的其它值也在本公开的范围内。在一些实施例中，氮化硅波导1802的侧壁的长度1806在约4,000埃与约10,000埃之间。氮化硅波导1802的侧壁的长度1806的其它值也在本公开的范围内。

在一些实施例中，在第二退火工艺中对一个或多个氮化硅波导1802进行退火。在一些实施例中，除进行第一退火工艺以对氮化硅层1702进行退火之外，或作为替代方案，进行第二退火工艺以对一个或多个氮化硅波导1802进行退火。在一些实施例中，第二退火工艺包括对一个或多个氮化硅波导1802进行退火以减少或去除(中的至少一个)一个或多个氮化硅波导1802中的氢。在一些实施例中，第二退火工艺包括在至少1,000℃的温度或至少1,100℃的温度下对一个或多个氮化硅波导1802进行退火。用于进行第二退火工艺的其它温度也在本公开的范围内。在一些实施例中，第二退火工艺包括对一个或多个氮化硅波导1802进行退火至少40分钟的持续时间或至少60分钟的持续时间。用于进行第二退火工艺的其它持续时间也在本公开的范围内。在一些实施例中，在一个或多个氮化硅波导1802是半导体器件1600的一部分的条件下，第二退火工艺包括对第一介电层1604或第一衬底1602中的至少一个进行退火。用于对一个或多个氮化硅波导1802进行退火的其它工艺、技术以及参数也包括在本公开的范围内。

在一些实施例中，一个或多个氮化硅波导1802中的氢的去除或氢的减少中的至少一个提供经由氮化硅波导1802传播的信号(例如光信号)的降低的传播损耗。在一些实施例中，所述传播损耗对应于如一个或多个氮化硅波导402所描述的传播损耗。

图19根据一些实施例示出形成于一个或多个氮化硅波导1802或第一介电层1604中的至少一个之上的第二介电层1902。在一些实施例中，第二介电层1902上覆于一个或多个氮化硅波导1802或第一介电层1604中的至少一个。在一些实施例中，第二介电层1902与第一介电层1604的顶部表面直接接触。在一些实施例中，第二介电层1902不同于第一介电层1604，例如具有不同的材料组合物，使得在第二介电层1902与第一介电层1604之间限定一界面。在一些实施例中，第二介电层1902不具有不同于第一介电层1604的材料组合物。在一些实施例中，第二介电层1902包括硅、氮化物、诸如SiO

在一些实施例中，第二介电层1902与一个或多个氮化硅波导1802的一个或多个顶部表面直接接触。在一些实施例中，第二介电层1902与一个或多个氮化硅波导1802的侧壁直接接触。在一些实施例中，氮化硅波导1802的底部表面1910是与第一介电层1604直接接触或相邻中的至少一个。在一些实施例中，氮化硅波导1802的第一侧壁1906是与第二介电层1902的侧壁直接接触或相邻中的至少一个。在一些实施例中，氮化硅波导1802的第二侧壁1908是与第二介电层1902的侧壁直接接触或相邻中的至少一个。在一些实施例中，氮化硅波导1802的顶部表面1904是与第二介电层1902直接接触或相邻中的至少一个。在存在两个或大于两个氮化硅波导1802的一些实施例中，第二介电层1902的一部分使第一个氮化硅波导1802与第二个氮化硅波导1802分隔。第二介电层1902的其它结构和配置也包括也包括在本公开的范围内。

在一些实施例中，第二介电层1902的顶部表面是例如通过CMP、刻蚀或其它合适的技术中的至少一种来平滑化或平坦化中的至少一个。根据一些实施例，例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除第二介电层1902的一部分。根据一些实施例，当去除第二介电层1902的一部分时，使第二介电层1902的顶部表面是实质上平面的。在一些实施例中，当去除第二介电层1902的一部分时，第二介电层1902的厚度1912小于5,000埃。用于形成第二介电层1902的其它工艺和技术也包括在本公开的范围内。

图20根据一些实施例示出形成于第二介电层1902之上的复合结构2008。在一些实施例中，复合结构2008上覆于第二介电层1902。在一些实施例中，复合结构2008与第二介电层1902的顶部表面直接接触。

在一些实施例中，复合结构2008例如通过黏着剂、一个或多个接合层、接合工艺或其它合适的技术中的至少一种来与第二介电层1902接合。在复合结构2008使用一个或多个接合层来与第二介电层1902接合的一些实施例中，所述一个或多个接合层位于复合结构2008与第二介电层1902之间。用于形成或接合复合结构2008中的至少一个的其它工艺和技术也包括在本公开的范围内。

在一些实施例中，复合结构2008包括半导体层2002或半导体层2002之上的一个或多个层中的至少一个。复合结构2008的其它结构和配置也包括在本公开的范围内。在一些实施例中，一个或多个层上覆于半导体层2002。在一些实施例中，一个或多个层包括第二衬底2006、第三介电层2004或其它不同层中的至少一个。

在一些实施例中，半导体层2002位于一个或多个层之下。在一些实施例中，半导体层2002与一个或多个层的最底部表面直接接触。在一些实施例中，半导体层2002上覆于第二介电层1902。在一些实施例中，半导体层2002与第二介电层1902的顶部表面直接接触。在一些实施例中，半导体层2002包括半导体材料或其它合适的材料中的至少一种。根据一些实施例，半导体层2002包括硅，例如单晶硅、具有<100>结晶方向的晶体硅、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，半导体层2002具有约2,000埃与约4,000埃之间的厚度2010。厚度2010的其它值也在本公开的范围内。

在一些实施例中，第三介电层2004上覆于半导体层2002。在一些实施例中，第三介电层2004与半导体层2002的顶部表面直接接触。在一些实施例中，第三介电层2004包括硅、氮化物、诸如SiO

在一些实施例中，第二衬底2006上覆于第三介电层2004。在一些实施例中，第二衬底2006与第三介电层2004的顶部表面直接接触。第二衬底2006包括外延层、SOI结构、晶片或从晶片形成的管芯中的至少一个。第二衬底2006的其它结构和配置也包括在本公开的范围内。第二衬底2006包括硅、锗、碳化物、砷化物、镓、砷、磷化物、铟、锑化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其它合适的材料中的至少一种。根据一些实施例，第二衬底2006包括单晶硅、具有<100>结晶方向的晶体硅、具有<110>结晶方向的晶体硅或其它合适的材料。在一些实施例中，第二衬底2006包括至少一个掺杂区。在一些实施例中，复合结构2008形成有第二衬底2006作为复合结构的底部，且接着反转成放置在第二介电层1902上，如图20中所示出。

图21示出根据一些实施例的所述一个或多个层的去除。在一些实施例中，例如通过CMP、刻蚀或其它合适的技术中的至少一种来去除所述一个或多个层。在一些实施例中，去除所述一个或多个层以暴露出半导体层2002。在一些实施例中，通过去除第二衬底2006和第三介电层2004来去除所述一个或多个层。用于以下中的至少一个的其它工艺和技术包括在本公开的范围内：去除一个或多个层或暴露半导体层2002。

图22根据一些实施例示出形成于第二介电层1902之上的半导体波导2202。在一些实施例中，半导体波导2202上覆于氮化硅波导1802。尽管描绘一个半导体波导2202，但任何数目个半导体波导2202是可预期的。在一些实施例中，调制器结构2204形成于第二介电层1902之上。在一些实施例中，调制器结构2204通过IMP工艺或另一合适的技术中的至少一种来形成。

在一些实施例中，使半导体层2002图案化以形成半导体波导2202或调制器结构2204中的至少一个。在一些实施例中，在图案化之前或在图案化之后(中的至少一个)，半导体层2002经处理，例如使特征、元件等选择性地形成于其中、使掺杂剂选择性地注入在其中等。在一些实施例中，半导体层2002在前述第一退火工艺或第二退火工艺中的至少一个之前经处理。在一些实施例中，使半导体层2002图案化以暴露出第二介电层1902的顶部表面，以便暴露第二介电层1902的顶部表面的第一部分2212或第二介电层1902的顶部表面的第二部分2214中的至少一个。在一些实施例中，第二介电层1902的顶部表面的第一部分2212和第二介电层1902的顶部表面的第二部分2214从半导体波导2202横向地偏移。在一些实施例中，使半导体层2002图案化以形成限定在调制器结构2204中的一个或多个沟槽2210。

在一些实施例中，使用光刻胶(未绘示)(例如对应于先前所描述的光刻胶的使用)来使半导体层2002图案化以形成半导体波导2202或调制器结构2204中的至少一个。根据一些实施例，用来去除半导体层2002的部分以暴露第二介电层1902的部分、形成半导体波导2202、形成一个或多个沟槽2210或形成调制器结构2204(中的至少一个)的刻蚀工艺(例如对应于先前所描述的刻蚀工艺)是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

在一些实施例中，半导体波导2202的顶部表面2218的长度2206约等于半导体波导2202的侧壁的长度2208。在一些实施例中，半导体波导2202的顶部表面2218的长度2206不同于半导体波导2202的侧壁的长度2208。在一些实施例中，半导体波导2202的顶部表面2218的长度2206在约2,000埃与约4,000埃之间。半导体波导2202的顶部表面2218的长度2206的其它值也在本公开的范围内。在一些实施例中，半导体波导2202的侧壁的长度2208在约2,000埃与约4,000埃之间。半导体波导2202的侧壁的长度2208的其它值也在本公开的范围内。在一些实施例中，半导体波导2202与位在半导体波导2202之下的氮化硅波导1802之间的距离2216在约1,000埃与约5,000埃之间。半导体波导2202与氮化硅波导1802之间的距离2216的其它值也在本公开的范围内。

图23根据一些实施例示出形成于半导体波导2202、调制器结构2204或第二介电层1902中的至少一个之上的第四介电层2302。在一些实施例中，第四介电层2302上覆于半导体波导2202、调制器结构2204或第二介电层1902中的至少一个。在一些实施例中，第四介电层2302与第二介电层1902的顶部表面的一个或多个部分(例如第二介电层1902的顶部表面的第一部分2212和第二介电层1902的顶部表面的第二部分2214)直接接触。在一些实施例中，第四介电层2302不同于第二介电层1902，例如具有不同的材料组合物，使得在第四介电层2302与第二介电层1902之间限定一界面。在一些实施例中，第四介电层2302不具有不同于第二介电层1902的材料组合物。在一些实施例中，第四介电层2302包括硅、氮化物、诸如SiO

在一些实施例中，第四介电层2302与半导体波导2202的顶部表面2218或调制器结构2204的顶部表面2205中的至少一个直接接触。根据一些实施例，第四介电层2302的顶部表面与半导体波导2202的顶部表面2218实质上共面。根据一些实施例，第四介电层2302的顶部表面与调制器结构2204的顶部表面2205实质上共面。在一些实施例中，第四介电层2302与半导体波导2202的侧壁或调制器结构2204的侧壁中的至少一个直接接触。在一些实施例中，半导体波导2202的底部表面2304是与第二介电层1902直接接触或相邻中的至少一个。在一些实施例中，调制器结构2204的底部表面是与第二介电层1902直接接触或相邻中的至少一个。在一些实施例中，半导体波导2202的第一侧壁2306是与第四介电层2302的侧壁直接接触或相邻中的至少一个。在一些实施例中，半导体波导2202的第二侧壁2308是与第四介电层2302的侧壁直接接触或相邻中的至少一个。在一些实施例中，第四介电层2302的侧壁是与调制器结构2204直接接触或与调制器结构2204相邻中的至少一个。在一些实施例中，第四介电层2302的一部分使半导体波导2202与调制器结构2204分隔。在一些实施例中，第四介电层2302的一部分上覆于半导体波导2202的顶部表面2218或调制器结构2204的顶部表面2205中的至少一个，或与所述顶部表面2218或所述顶部表面2205中的至少一个直接接触(实现其中的至少一个)。第四介电层2302、半导体波导2202、第二介电层1902以及调制器结构2204的其它结构和配置也包括在本公开的范围内。

图24根据一些实施例示出形成于第四介电层2302之上的第五介电层2402。在一些实施例中，第五介电层2402上覆于第四介电层2302。在一些实施例中，第五介电层2402与第四介电层2302的顶部表面直接接触。在一些实施例中，第五介电层2402不同于第四介电层2302，例如具有不同的材料组合物，使得在第五介电层2402与第四介电层2302之间限定一界面。在一些实施例中，第五介电层2402包括硅、氮化物、诸如SiO

图25根据一些实施例示出形成于第五介电层2402或第四介电层2302中的至少一个中的一个或多个第一开口2502。在一些实施例中，一个或多个第一开口2502暴露调制器结构2204的顶部表面2205。在一些实施例中，去除第五介电层2402的一部分以形成一个或多个第一开口2502中的开口。在第四介电层2302的一部分上覆于调制器结构2204的顶部表面2205或与所述顶部表面2205直接接触(中的至少一个)的一些实施例中，去除第四介电层2302的一部分以形成一个或多个第一开口2502中的开口。一个或多个第一开口2502的其它结构和配置也包括在本公开的范围内。

在一些实施例中，使用光刻胶(未绘示)(例如对应于先前所描述的光刻胶的使用)来使第五介电层2402或第四介电层2302中的至少一个图案化以形成一个或多个第一开口2502。根据一些实施例，用来形成一个或多个第一开口2502的刻蚀工艺(例如对应于先前所描述的刻蚀工艺)是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

图26根据一些实施例示出形成于第五介电层2402或第四介电层2302中的至少一个中的第一开口2502中的至少一个中的一个或多个第一导电结构2602。在一些实施例中，一个或多个第一导电结构2602上覆于调制器结构2204。在一些实施例中，一个或多个第一导电结构2602与调制器结构2204直接接触。根据一些实施例，一个或多个第一导电结构2602包括例如金属材料(例如铜)或其它合适的材料的导电材料。一个或多个第一导电结构2602通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。尽管描绘一个或多个第一导电结构2602中的两个导电结构，但一个或多个第一导电结构2602中的任何数目个导电结构是可预期的。

图27根据一些实施例示出形成于第五介电层2402之上的第六介电层2702。在一些实施例中，第六介电层2702上覆于第五介电层2402。在一些实施例中，第六介电层2702与第五介电层2402的顶部表面直接接触。在一些实施例中，第六介电层2702不同于第五介电层2402，例如具有不同的材料组合物，使得在第六介电层2702与第五介电层2402之间限定一界面。在一些实施例中，第六介电层2702不具有不同于第五介电层2402的材料组合物。在一些实施例中，第六介电层2702包括硅、氮化物、诸如SiO

图28根据一些实施例示出形成于第六介电层2702中的一个或多个沟槽2802。在一些实施例中，一个或多个沟槽2802暴露一个或多个第一导电结构2602。在一些实施例中，去除第六介电层2702的一部分以形成一个或多个沟槽2802中的沟槽。一个或多个沟槽2802的其它结构和配置也包括在本公开的范围内。

在一些实施例中，使用光刻胶(未绘示)(例如对应于先前所描述的光刻胶的使用)来使第六介电层2702图案化以形成一个或多个沟槽2802。根据一些实施例，用来形成一个或多个沟槽2802的刻蚀工艺(例如对应于先前所描述的刻蚀工艺)是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或另一合适的工艺中的至少一种。根据一些实施例，刻蚀工艺使用HF、稀释HF、诸如HCl的氯化合物、H

图29根据一些实施例示出形成于第六介电层2702中的多个沟槽2802中的至少一个中的一个或多个第二导电结构2902。在一些实施例中，一个或多个第二导电结构2902上覆于一个或多个第一导电结构2602或调制器结构2204中的至少一个。在一些实施例中，一个或多个第二导电结构2902与一个或多个第一导电结构2602直接接触。根据一些实施例，一个或多个第二导电结构2902包括例如金属材料(例如铜)或其它合适的材料的导电材料。一个或多个第二导电结构2902通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其它合适的技术中的至少一种来形成。尽管描绘一个或多个第二导电结构2902中的两个导电结构，但一个或多个第二导电结构2902中的任何数目个导电结构是可预期的。

根据一些实施例，一个或多个第一导电结构2602和一个或多个第二导电结构2902通过双重镶嵌工艺(例如对应于关于第一导电结构1202和第二导电结构1502所描述的双重镶嵌工艺)来形成。在一些实施例中，一个或多个第一导电结构2602中的至少一些与形成一个或多个第二导电结构2902中的至少一些以相同的工艺同时形成或在形成一个或多个第二导电结构2902中的至少一些的所述工艺期间同时形成。在一些实施例中，一个或多个第一导电结构2602中的至少一些不与形成一个或多个第二导电结构2902中的至少一些以相同的工艺同时形成或不在形成一个或多个第二导电结构2902中的至少一些的所述工艺期间同时形成。在一些实施例中，一个或多个第一导电结构2602中的至少一些具有与一个或多个第二导电结构2902中的至少一些相同的材料组合物。在一些实施例中，一个或多个第一导电结构2602中的至少一些不具有与一个或多个第二导电结构2902中的至少一些相同的材料组合物。用于形成一个或多个第一导电结构2602和一个或多个第二导电结构2902的其它工艺和技术也包括在本公开的范围内。

在一些实施例中，一个或多个第一导电结构2602是一个或多个通孔。一个或多个第一导电结构2602的其它结构和配置也包括在本公开的范围内。在一些实施例中，一个或多个第二导电结构2902是一个或多个金属接触件、一个或多个金属垫或一个或多个金属端子中的至少一个。一个或多个第二导电结构2902的其它结构和配置也包括在本公开的范围内。在一些实施例中，一个或多个第二导电结构2902连接到半导体器件1600的各种掺杂特征、电路系统、输入/输出等中的至少一个。

在一些实施例中，经由一个或多个第二导电结构2902中的导电结构和一个或多个第一导电结构2602中的对应导电结构将电信号传输到调制器结构2204。用于将电信号传输到调制器结构2204的其它结构、配置以及技术也包括在本公开的范围内。在一些实施例中，例如通过调制器结构2204或半导体波导2202中的至少一个来将电信号转换成光信号。在一些实施例中，光信号经由半导体波导2202或位在半导体波导2202之下的氮化硅波导1802中的至少一个传播。根据一些实施例，另外的进一步操作对应于关于图15所描述的操作。

在一些实施例中，相较于具有位于调制器结构之上的氮化硅波导(例如对应于关于图15所描述的氮化硅波导)的一些半导体器件，由于调制器结构2204位于一个或多个氮化硅波导1802与一个或多个第二导电结构2902之间的第四介电层2302中，所以第二导电结构2902与调制器结构2204之间的距离2904减小。减小的距离2904提供以减小的信号损耗量将电信号从第二导电结构2902传输到调制器结构2204。

在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个提供改善例如具有约1,500纳米与约1,600纳米之间的波长的光信号经由氮化硅波导1802的传播。光信号的其它波长也包括在本公开的范围内。在一些实施例中，进行第一退火工艺或第二退火工艺中的至少一个使得半导体器件1600能够经由氮化硅波导1802(例如对应于关于图15所描述的氮化硅波导)传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。

在形成调制器结构2204或半导体波导2202中的至少一个之前形成一个或多个氮化硅波导1802或对一个或多个氮化硅波导1802进行退火中的至少一个提供在不影响调制器结构2204或半导体波导2202中的至少一个的情况下对一个或多个氮化硅波导1802进行退火，所述影响例如使调制器结构2204或半导体波导2202中的至少一个中的掺杂剂、熔化材料等活化、迁移等中的至少一个。在一些实施例中，在形成调制器结构2204或半导体波导2202中的至少一个之前形成一个或多个氮化硅波导1802或对一个或多个氮化硅波导1802进行退火中的至少一个使得半导体器件1600能够经由氮化硅波导1802传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。在一些实施例中，在形成调制器结构2204或半导体波导2202中的至少一个之前形成一个或多个氮化硅波导1802或对一个或多个氮化硅波导1802进行退火中的至少一个提供半导体器件1600经由氮化硅波导1802以减小的传播损耗传播具有约1,500纳米与约1,600纳米之间的波长的光信号。光信号的其它波长也包括在本公开的范围内。

根据一些实施例，本文中所公开的一个或多个层、特征、结构、元件等中的至少一个与本文中所公开的一个或多个层、特征、结构、元件等中的另一个直接接触。根据一些实施例，例如在存在一个或多个介入、分隔等的层、特征、结构、元件等的情况下，本文中所公开的一个或多个层、特征、结构、元件等中的至少一个不与本文中所公开的一个或多个层、特征、结构、元件等中的另一个直接接触。

在一些实施例中，提供一种半导体器件。所述半导体器件包含位于衬底之上的第一介电层中的氮化硅波导。所述半导体器件包含位于所述第一介电层之上的第二介电层中的半导体波导。包含所述氮化硅波导的所述第一介电层位于包含所述半导体波导的所述第二介电层与所述衬底之间。

在一些实施例中，所述半导体器件还包括：调制器结构，位于所述第二介电层中。在一些实施例中，所述半导体器件还包括：第一导电结构，位于所述第二介电层之上的第三介电层中；以及第二导电结构，与所述第一导电结构和所述调制器结构接触。在一些实施例中，所述半导体器件还包括：第四介电层，位于所述第二介电层与所述第三介电层之间，其中所述第二导电结构穿过所述第四介电层。在一些实施例中，在所述半导体器件中，其中所述半导体波导上覆于所述氮化硅波导。在一些实施例中，所述半导体器件还包括：第三介电层，位于所述衬底与所述第一介电层之间。

在一些实施例中，提供一种用于形成半导体器件的方法。所述方法包含在半导体层之上形成第一介电层。所述方法包含在所述第一介电层之上形成氮化硅波导。所述方法包含在所述氮化硅波导之上形成第二介电层。所述方法包含在所述第二介电层之上形成衬底。所述方法包含进行反转操作以使得所述衬底是所述半导体器件的最底部层。所述方法包含去除所述半导体层之上的一个或多个层以暴露所述半导体层。

在一些实施例中，所述用于形成半导体器件的方法还包括：在形成所述氮化硅波导之后和形成所述第二介电层之前，对所述氮化硅波导进行退火。在一些实施例中，在所述用于形成半导体器件的方法中，其中形成所述氮化硅波导包括：在所述第一介电层之上形成氮化硅层；以及使所述氮化硅层图案化。在一些实施例中，所述用于形成半导体器件的方法还包括：在形成所述氮化硅层之后，对所述氮化硅层进行退火。在一些实施例中，所述用于形成半导体器件的方法还包括：在暴露所述半导体层之后，使所述半导体层图案化以形成上覆于所述氮化硅波导的半导体波导，其中使所述半导体层图案化暴露所述第一介电层的顶部表面。在一些实施例中，所述用于形成半导体器件的方法还包括：在所述第一介电层的所述顶部表面之上形成第三介电层，其中所述半导体波导的底部表面与所述第一介电层相邻，所述半导体波导的第一侧壁与所述第三介电层相邻，且所述半导体波导的第二侧壁与所述第三介电层相邻。在一些实施例中，所述用于形成半导体器件的方法还包括：在所述第三介电层之上形成第四介电层；在所述第四介电层中形成第一导电结构，其中所述第一导电结构与所述第三介电层中的调制器结构接触；在所述第四介电层之上形成第五介电层；以及在所述第五介电层中形成第二导电结构，其中所述第二导电结构与所述第一导电结构接触。

在一些实施例中，提供一种用于形成半导体器件的方法。所述方法包含在第一衬底之上形成第一介电层。所述方法包含在所述第一介电层之上形成氮化硅波导。所述方法包含在所述氮化硅波导之上形成第二介电层。所述方法包含在所述第二介电层之上形成复合结构，其中所述复合结构包含半导体层和所述半导体层之上的一个或多个层。所述方法包含去除所述一个或多个层以暴露所述半导体层。

在一些实施例中，在所述用于形成半导体器件的方法中，其中去除所述一个或多个层包括：去除第三介电层之上的第二衬底，其中所述第三介电层位于所述半导体层之上；以及去除所述第三介电层。在一些实施例中，所述用于形成半导体器件的方法还包括：在形成所述氮化硅波导之后和所述形成所述第二介电层之前，对所述氮化硅波导进行退火。在一些实施例中，在所述用于形成半导体器件的方法中，其中形成所述氮化硅波导包括：在所述第一介电层之上形成氮化硅层；以及使所述氮化硅层图案化。在一些实施例中，所述用于形成半导体器件的方法还包括：在暴露所述半导体层之后，使所述半导体层图案化以在所述氮化硅波导之上形成半导体波导，其中使所述半导体层图案化暴露所述第二介电层的顶部表面。在一些实施例中，所述用于形成半导体器件的方法还包括：在所述第二介电层的所述顶部表面之上形成第三介电层，其中半导体波导的底部表面与所述第二介电层相邻，所述半导体波导的第一侧壁与所述第三介电层相邻，且所述半导体波导的第二侧壁与所述第三介电层相邻。在一些实施例中，所述用于形成半导体器件的方法还包括：在所述第三介电层之上形成第四介电层；在所述第四介电层中形成第一导电结构，其中所述第一导电结构与所述第三介电层中的调制器结构接触；在所述第四介电层之上形成第五介电层；以及在所述第五介电层中形成第二导电结构，其中所述第二导电结构与所述第一导电结构接触。

前文概述若干实施例的特征以使本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的或实现相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这种等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。

尽管已以具体针对结构特征或方法动作的语言来描述主题，但应理解，所附权利要求书的主题不必限于上文所描述的具体特征或动作。相反，公开上文所描述的具体特征和动作作为实施权利要求中的至少一些的实例形式。

本文中提供实施例的各种操作。描述操作中的一些或所有的次序不应解释为暗示这些操作必然依赖于次序。应了解替代排序具有本说明书的益处。另外，应理解，并非所有操作都一定存在于本文中所提供的每一实施例中。此外，应理解，并非所有操作一定在一些实施例中。

应了解，本文中所描绘的层、特征、元件等以相对于彼此的特定尺寸(例如结构尺寸或定向)示出，例如，为了简单起见并易于理解，在一些实施例中，相同的实际尺寸实质上不同于本文中所示出的尺寸。另外，存在用于形成本文中所提及的层/膜层、区/区域、特征、元件等的各种技术，例如刻蚀技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术或例如化学气相沉积(CVD)的沉积技术中的至少一种。

此外，“示范性”在本文中用来意指充当实例、情形、说明等，且不一定是有利的。如本申请中所使用，“或”意欲意指包含性的“或”而不是排它性的“或”。此外，除非另外规定或从待涉及单数形式的上下文中可知，否则如本申请和所附权利要求书中所使用的“一(a/an)”通常解释为意指“一个或多个”。此外，A和B中的至少一个和/或类似物通常意指A或B，或A和B两者。此外，就使用“包含”、“具有(having/has/with)”或其变体来说，这些术语意欲以类似于术语“包括”的方式而为包含性的。此外，除非另外规定，否则“第一”、“第二”或类似物并不意欲暗示时间方面、空间方面、次序等。相反，这些术语仅用作用于特征、元件、物品等的标识符、名称等。举例来说，第一元件和第二元件通常对应于元件A和元件B，或两个不同或两个相同元件，或同一元件。

此外，尽管已相对于一个或多个实施方案绘示和描述了本公开，但本领域的其它技术人员将基于对本说明书和附图的阅读和理解来想到等效的更改和修改。本公开包括所有这些修改和更改，且仅受限于所附权利要求书的范围。尤其对于通过上述组件(例如，元件、资源等)来进行的各种功能来说，除非另有指示，否则用于描述这些组件的术语意欲对应于进行所描述组件的指定功能(例如，功能上等效的)的任何组件，即使结构上不等效于所公开的结构也是这样。此外，虽然可能已相对于若干实施方案中的仅一个公开了本公开的特定特征，但这些特征可以与其它实施方案的一个或多个其它特征组合，这可能对于任何给定或特定的应用来说是符合期望的且有利的。