一种Top Com阵列结构

技术领域

本发明属于触控面板技术领域，具体涉及一种Top Com阵列结构。

背景技术

目前非晶态金属氧化物半导体发展迅速。其中，非晶InGaZnO(IGZO)凭借其简单的制备工艺以及优异的光电学性能而成为TFT制备的理想材料，以其制备的TFT有着高迁移率、高开关比等特点，具有替代a-Si的潜力。较a-Si TFT相比，IGZO-TFT的载流子迁移率可以达到10-30cm

随着目前显示技术的飞速发展，将触摸面板功能嵌入到液晶像素中的In-cell面板技术已经广泛应用在各种智能手机和平板电脑中。这种触控面板技术主要是将触控面板和液晶面板结合为一体，使原本具有显示功能的液晶面板同时具有触控输入功能，并且其最大的优点在于能够有效减少整个显示屏幕的厚度，厚度的减薄不仅可以降低整个手机的重量，而且可以利用腾出更大的空间用于扩大电池或其它零件等等。

目前市场的设计主流以Mid-com In cell技术为主，该设计方案共需10道光罩完成阵列制程，主要是把与透明公共电极相连接的触控金属层设计在有机平坦层之上，在Array的制程方面，仅仅只是增加了VA(无机层)和CM(触控金属层)两个Layer。为简化工艺流程，现有量产也采用了9道光罩的Top-Com设计阵列结构，该方案通过SD制程同时形成TPLine和Data Line，减少CM层和VA层两道制程来简化工艺流程。为降低生产成本和提高产品效益，如何在现有设计的Top-Com结构上进一步优化制程模式成为方案改善的关键。为此，我们提出一种Top Com阵列结构，以解决上述背景技术中提到的问题。

发明内容

本发明的目的在于提供一种Top Com阵列结构，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种Top Com阵列结构，包括玻璃基板，所述玻璃基板上设有栅极GE层，所述栅极GE层上沉积有无机绝缘GI层，所述无机绝缘GI层上设有有源SE层，所述有源SE层上设有刻蚀阻挡ES层，所述刻蚀阻挡ES层上设有源漏极SD层，所述源漏极SD层上沉积出无机绝缘PV层，所述无机绝缘PV层上涂布一层有机绝缘OC层，并在有机绝缘OC层上开设出OC孔，所述无机绝缘PV层上蚀刻出PV孔，所述有机绝缘OC层上沉积有像素电极PE层，所述像素电极PE层沉积有无机CH层，所述无机CH层上沉积有公共电极BC层。

所述玻璃基板为TFT侧的素玻璃，其上依序形成TFT等有源器件。

所述栅极GE层为非透明栅极GE层，具有低电阻率，可选用铝/钼/钛/镍/铜/等导电性优良金属以及合金，此处以Mo/Al/Mo或Ti/Ai/Ti为例 ；

所述无机绝缘GI层，具有较大介电常数的绝缘层，此设计方案可选SiOx或SiNx；

所述有源SE层为TFT器件半导体层，如a-Si、MOx和LTPS等，此设计方案可选IGZO；

刻蚀阻挡ES层具有较大介电常数的绝缘层，保护沟道区域有源SE层不被源漏极SD层蚀刻气体或液体蚀刻；

源漏极SD层以Mo/Al/Mo或Ti/Ai/Ti为例 ；

所述无机绝缘PV层具有较大介电常数的绝缘层，此设计方案可选SiOx或SiNx ；

有机绝缘OC层主要为有机材料，覆盖于绝缘层，用于平坦化TFT器件表面，经曝光显影出OC孔；

像素电极PE层为透明导电ITO；

所述无机CH层具有较大介电常数的绝缘层，此设计方案可选SiOx和SiNx；

所述公共电极BC层的材料为透明导电ITO。

一种Top Com阵列结构的制造工艺，具体包括以下步骤：

S1、在衬底的玻璃基板上制造出栅极GE层；

S2、在栅极GE层上沉积无机绝缘GI层；

S3、在无机绝缘GI层上制造出有源SE层；

S4、在有源SE层上制造出刻蚀阻挡ES层；

S5、在刻蚀阻挡ES层层上制造出源漏极SD层；

S6、在源漏极SD层上沉积出无机绝缘PV层；

S7、在无机绝缘PV层上涂布一层有机绝缘OC层，并开设OC孔；

S8、采用同ES层的光罩曝光显影蚀刻出PV孔；

S9、在有机绝缘OC层上沉积出像素电极PE层；

S10、在像素电极PE层上沉积出无机CH层；

S11、在无机CH层上沉积出公共电极BC层。

与现有技术相比，本发明的有益效果是：本发明提供的一种Top Com阵列结构，本发明在基于现有的Top-Com设计原理及不改变制程工艺的情况下，通过有效使用一道Mask（即刻蚀阻挡ES层和无机绝缘PV层共光罩），使ES层干蚀刻出ES孔和PV层干蚀刻出PV孔，使原有的9道Mask减少到8道，从而达到降低生产成本、提高产品效益的目的。

附图说明

图1为本发明步骤S1的结构示意图；

图2为本发明步骤S2的结构示意图；

图3为本发明步骤S3的结构示意图；

图4为本发明步骤S4的结构示意图；

图5为本发明步骤S5的结构示意图；

图6为本发明步骤S6的结构示意图；

图7为本发明步骤S7的结构示意图；

图8为本发明步骤S8的结构示意图；

图9为本发明步骤S9的结构示意图；

图10为本发明步骤S10的结构示意图；

图11为本发明步骤S11的结构示意图；

图12为现有量产Top-com设计阵列结构示意图。

图中：1、玻璃基板；2、栅极GE层；3、无机绝缘GI层；4、有源SE层；5、刻蚀阻挡ES层；6、源漏极SD层；7、无机绝缘PV层；8、有机绝缘OC层；9、像素电极PE层；10、无机CH层；11、公共电极BC层；12、OC孔；13、PV孔。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：本发明提供了如图1-11的一种Top Com阵列结构，包括玻璃基板1，所述玻璃基板1上设有栅极GE层2，所述栅极GE层2上沉积有无机绝缘GI层3，所述无机绝缘GI层3上设有有源SE层4，所述有源SE层4上设有刻蚀阻挡ES层5，所述刻蚀阻挡ES层5上设有源漏极SD层6，所述源漏极SD层6上沉积出无机绝缘PV层7，所述无机绝缘PV层7上涂布一层有机绝缘OC层8，并在有机绝缘OC层8上开设出OC孔12，所述无机绝缘PV层7上蚀刻出PV孔13，所述有机绝缘OC层8上沉积有像素电极PE层9，所述像素电极PE层9沉积有无机CH层10，所述无机CH层10上沉积有公共电极BC层11。

所述玻璃基板1为TFT侧的素玻璃，其上依序形成TFT等有源器件。

所述栅极GE层2为非透明栅极GE层，具有低电阻率，可选用铝/钼/钛/镍/铜/等导电性优良金属以及合金，此处以Mo/Al/Mo或Ti/Ai/Ti为例 ；

所述无机绝缘GI层3，具有较大介电常数的绝缘层，此设计方案可选SiOx或SiNx；

所述有源SE层4为TFT器件半导体层，如a-Si、MOx和LTPS等，此设计方案可选IGZO；

刻蚀阻挡ES层5具有较大介电常数的绝缘层，保护沟道区域有源SE层4不被源漏极SD层6蚀刻气体或液体蚀刻；

源漏极SD层6以Mo/Al/Mo或Ti/Ai/Ti为例 ；

所述无机绝缘PV层7具有较大介电常数的绝缘层，此设计方案可选SiOx或SiNx ；

有机绝缘OC层8主要为有机材料，覆盖于绝缘层，用于平坦化TFT器件表面，经曝光显影出OC孔12；

像素电极PE层9为透明导电ITO；

所述无机CH层10具有较大介电常数的绝缘层，此设计方案可选SiOx和SiNx；

所述公共电极BC层11的材料为透明导电ITO。

一种Top Com阵列结构的制造工艺，具体包括以下步骤：

S1、在衬底的玻璃基板1上制造出栅极GE层2；

S2、在栅极GE层2上沉积无机绝缘GI层3；

S3、在无机绝缘GI层3上制造出有源SE层4；

S4、在有源SE层4上制造出刻蚀阻挡ES层5；

S5、在刻蚀阻挡ES层5层上制造出源漏极SD层6；

S6、在源漏极SD层6上沉积出无机绝缘PV层7；

S7、在无机绝缘PV层7上涂布一层有机绝缘OC层8，并开设OC孔12；

S8、采用同ES层的光罩曝光显影蚀刻出PV孔13；

S9、在有机绝缘OC层8上沉积出像素电极PE层9；

S10、在像素电极PE层9上沉积出无机CH层10；

S11、在无机CH层10上沉积出公共电极BC层11。

现有的In-Cell技术是指将触摸面板功能嵌入到液晶像素中的方法，从而实现触摸面板部件与液晶面板一体化的设计。目前市场的设计主流以Mid-com In cell技术为主，该设计方案共需10道光罩完成阵列制程，为简化工艺流程，如图12所示，现有量产也采用了9道光罩的Top-Com设计阵列结构，该方案通过SD制程同时形成TP Line和Data Line，减少CM层和VA层两道制程来简化工艺流程。

综上所述，与现有技术相比，本发明在基于现有的Top-Com设计原理及不改变制程工艺的情况下，通过有效使用一道光罩（刻蚀阻挡ES层5和无机绝缘PV层7共光罩），使ES层干蚀刻出ES孔和PV层干蚀刻出PV孔13，使现有的9道Mask Top-Com设计较主流的10道MaskMid-Com设计减少了1道Mask，本发明基于现有的Top-Com设计原理，通过刻蚀阻挡ES层5和无机绝缘PV层7共用一道Mask（即光罩），进一步减少Mask到8道，以此降低生产成本及提高产品效益。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。