半导体结构的制作方法及其结构

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体结构的制作方法及其结构。

背景技术

互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）图像传感器被用于感测光的辐射，CMOS图像传感器可利用衬底中的光电二极管(也可称之为感光区)和晶体管阵列来吸收投向衬底的辐射并且将所感测到的辐射转换为电信号。

背照式(Back Side illumination，BSI)图像传感器是图像传感器的一种类型，在低光照条件下，BSI图像传感器相较于前照式图像传感器具有更好的性能，然而，现有的BSI图像传感器的制作方法导致图像传感器的感光性能不足，因此，如何提高BSI图像传感器的感光性能成为当前急需解决的技术问题之一。

发明内容

基于此，有必要针对现有技术中的BSI图像传感器感光性能不足的问题提供一种半导体结构的制作方法及其结构。

为了实现上述目的，一方面，本申请提供了一种半导体结构的制作方法，包括：提供衬底，衬底内形成有多个间隔排列的浅沟槽隔离结构，且浅沟槽隔离结构的顶面与衬底的第一表面齐平；于衬底的第二表面上形成保护层；于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构；隔离结构外凸于保护层，且外凸于保护层的部分隔离结构为复合格栅，位于保护层及衬底内的部分隔离结构为深沟槽隔离结构；去除保护层以及部分衬底，以露出各深沟槽隔离结构；于各深沟槽隔离结构之间的衬底上形成多层功能层，各功能层的材料不同；其中，复合格栅外凸于多层功能层。

在其中一个实施例中，于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构，包括：于衬底、保护层内开设多个与浅沟槽隔离结构相对应的深沟槽；于深沟槽和保护层上依次形成多个隔离子层；去除位于保护层上的部分多个隔离子层，以形成外凸于保护层的隔离结构。

在其中一个实施例中，去除位于保护层上的部分多个隔离子层，包括：采用光刻和干刻工艺去除位于保护层上的部分多个隔离子层，以形成外凸于保护层的隔离结构；其中，外凸于保护层的部分隔离结构在预设截面的形状为梯形。

在其中一个实施例中，于深沟槽和保护层上依次形成多个隔离子层，包括：分别于深沟槽的槽壁、槽底以及保护层上形成第一子隔离层；分别于深沟槽和第一子隔离层上形成第二子隔离层；分别于深沟槽和第二子隔离层上形成第三子隔离层；其中，在深沟槽内，第二子隔离层位于第一子隔离层和第三子隔离层之间，第三子隔离层位于深沟槽的中间区域。

在其中一个实施例中，第一子隔离层包括二氧化硅层，第二子隔离层包括二氧化铪层，第三子隔离层包括氮化钛层。

在其中一个实施例中，于各深沟槽隔离结构之间的衬底上形成多层功能层，包括：于衬底背离浅沟槽隔离结构的一侧表面沉积第一材料形成第一功能层；于第一功能层上沉积第二材料形成第二功能层；于第二功能层上沉积第三材料形成第三功能层，以形成多层功能层；其中，第一材料、第二材料和第三材料不同，且分别包括第VA族元素的一种。

在其中一个实施例中，第一材料包括磷化硅，第二材料包括砷化硅，第三材料包括锑化硅。

在其中一个实施例中，半导体结构的制作方法还包括：于各复合格栅之间的多层功能层上形成滤光片。

第二方面，本申请还提供了一种半导体结构，包括：衬底、隔离结构、多层功能层；其中，衬底内形成有多个间隔排列的浅沟槽隔离结构，且浅沟槽隔离结构的顶面与衬底的第一表面齐平；隔离结构位于衬底和多层功能层内且与浅沟槽隔离结构对应设置，隔离结构外凸于多层功能层，且外凸于多层功能层的部分隔离结构为复合格栅，位于多层功能层及衬底内的部分隔离结构为深沟槽隔离结构；多层功能层位于深沟槽隔离结构之间的衬底上，各功能层的材料不同。

在其中一个实施例中，隔离结构包括多个隔离子层，其中，外凸于多层功能层的部分隔离结构在预设截面的形状为梯形。

本申请的半导体结构的制作方法及其结构具有如下意想不到的有益效果：

本申请的半导体结构的制作方法，首先提供衬底，衬底内形成有间隔排列的浅沟槽隔离结构，且浅沟槽隔离结构的顶面与衬底的第一表面齐平，多个浅沟槽隔离结构可用于在衬底内隔离出多个有源区，于衬底的第二表面形成保护层，可保护衬底不受损伤，于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构，隔离结构包括外凸于保护层的复合格栅和位于保护层及衬底内的深沟槽隔离结构，深沟槽隔离结构可以避免器件之间的电气串扰，而复合格栅可以避免光波之间的干扰，然后去除保护层及部分衬底，暴露出深沟槽隔离结构，并于深沟槽隔离结构之间的衬底上形成多层功能层，各功能层的材料不同，复合格栅外凸于多层功能层。相较于传统制作方法中通过高能离子注入形成感光区的工艺流程，本申请采用先形成隔离结构，再回刻衬底并依次沉积功能层以形成感光区的制作方法，避免了高能离子注入造成的器件损伤，从而提高了图像传感器的感光性能。

本申请的半导体结构，衬底可在工艺过程中作为制作基底，隔离结构可避免电气串扰和不同波长的光波之间的相互干扰，提升图像传感器的成像质量，多层功能层相较于传统的功能层没有缺陷且具有更好的光电转换性能，提高了图像传感器的感光性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的半导体结构的制作方法的流程图；

图2为一实施例中提供的半导体结构的制作方法中步骤S102所得结构的截面示意图；

图3为一实施例中提供的半导体结构的制作方法中步骤S104所得结构的截面示意图；

图4为一实施例中提供的半导体结构的制作方法中步骤S106所得结构的截面示意图；图4亦为一实施例中提供的半导体结构的制作方法中所得隔离结构的截面示意图；

图5为一实施例中提供的半导体结构的制作方法中步骤S108所得结构的截面示意图；

图6为一实施例中提供的半导体结构的制作方法中步骤S110所得结构的截面示意图；

图7为一实施例中提供的半导体结构的制作方法中步骤S106的流程图；

图8-图12为一实施例中提供的半导体结构的制作方法中步骤S702所得结构的截面示意图；

图13为一实施例中提供的半导体结构的制作方法中步骤S704所得结构的截面示意图；

图14为一实施例中提供的半导体结构中滤光片的截面示意图；

图15为另一实施例中提供的半导体结构的截面示意图。

附图标记说明：

1、衬底；2、浅沟槽隔离结构；3、保护层；4、硅层；5、光阻；6、硬掩膜层；7、深沟槽；8、隔离结构；81、第一子隔离层；82、第二子隔离层；83、第三子隔离层；801、复合格栅；802、深沟槽隔离结构；9、多层功能层；91、第一功能层；92、第二功能层；93、第三功能层；10、滤光片；12、刻蚀停止层；13、层间介质层；14、金属层；15、通孔。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

请参考图1，本申请提供一种半导体结构的制作方法，包括步骤S102-步骤S110。

步骤S102：提供衬底。

请参考图2，衬底1内形成有多个间隔排列的浅沟槽隔离结构2，且浅沟槽隔离结构2的顶面与衬底1的第一表面齐平。

作为示例，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。因此衬底1的类型不应限制本公开的保护范围。其中，衬底1的厚度可为2.5微米-3.5微米，例如3微米，衬底1的第一表面为衬底1与OY方向相反的表面。另外，浅沟槽隔离结构2在预设截面的形状可为图2中的梯形，浅沟槽隔离结构2的深度小于衬底1的厚度，浅沟槽隔离结构2填充的介质材料可为氧化物，以隔绝不同有源区之间的电气串扰，提高图像传感器的成像质量。

步骤S104：于衬底的第二表面上形成保护层。

请参考图3，作为示例，保护层3可包括氧化物层和高介电常数层的多层保护层，本申请对于保护层3的材料及膜层结构不做具体限制。保护层3可于形成隔离结构的过程中保护衬底1不受损伤，提高衬底1的质量，从而保证后续在衬底内制作的多层功能层及隔离结构的质量，进而优化图像传感器的质量。

作为示例，可以通过从衬底1的第二表面对衬底1进行离子注入后对所得结构进行热处理形成保护层3，对衬底1进行离子注入所采用的注入材料包括但不仅限于氧气，氧气被注入衬底1之后，以氧自由基的形式存在于衬底1内，然后对所得结构进行热处理，氧自由基与衬底1中的硅反应形成氧化硅层作为保护层3。

步骤S106：于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构。

请参考图4，隔离结构8外凸于保护层3，且外凸于保护层3的部分隔离结构为复合格栅801，位于保护层3及衬底1内的部分隔离结构为深沟槽隔离结构802。

其中，外凸于保护层3的复合格栅801用于隔离不同波长的光波，避免光波之间相互干扰，位于保护层3及衬底1内的深沟槽隔离结构802用于在衬底1内隔离出多个感光区，还可隔离不同感光区之间的电子，避免电气串扰影响成像质量。作为示例，深沟槽隔离结构802的深度与浅沟槽隔离结构2的深度之和小于衬底1的厚度。

步骤S108：去除保护层以及部分衬底，以露出各深沟槽隔离结构。

请参考图5，作为示例，可采用光刻、干法刻蚀、湿法刻蚀中的一种或多种方式去除保护层及部分衬底1，例如可采用化学机械抛光（Chemical-Mechanical Planarization，CMP）或电化学刻蚀的方式对保护层及部分衬底1进行定向去除，CMP或电化学刻蚀的方式有助于提高刻蚀精度，避免对隔离结构造成损伤，影响隔离结构的隔离性能。

步骤S110：于各深沟槽隔离结构之间的衬底上形成多层功能层，各多层功能层的材料不同；其中，复合格栅外凸于多层功能层。

请参考图6，作为示例，可采用固态扩散的方式形成多层功能层9，首先沉积一定厚度的硅层，然后于硅层上沉积第一扩散层，第一扩散层内包括目标元素，对沉积第一扩散层后的器件进行热处理，使目标元素扩散至一定厚度的硅层内，以形成功能层，重复固态扩散的形成方式可形成多层功能层9，避免采用高能离子直接注入带来的器件损伤，提高了图像传感器的感光性能。另外，本申请对于多层功能层9的层数不做具体限制，可根据实际需求采用不同层数的多层功能层9以增加光的聚焦性。

在上述实施例中，本申请通过先形成隔离结构再回刻衬底并依次沉积功能层以形成感光区的制作方法，不仅可以避免高能离子注入形成感光区造成的器件损伤，还可以避免先形成功能层再形成隔离结构对功能层造成的损伤，从而提高图像传感器的感光性能。

在一个实施例中，请参考图7，于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构，包括：步骤S702-步骤S706。

步骤S702：于衬底、保护层内开设多个与浅沟槽隔离结构相对应的深沟槽。

作为示例，请参考图8-图12，于衬底、保护层内开设多个与浅沟槽隔离结构相对应的深沟槽，可包括：于保护层3上沉积硅层4，于硅层4上形成多个在OX平行方向间隔排列的光阻5；根据光阻5对硅层4进行曝光及显影处理；于保护层3上、硅层4之间形成硬掩膜层6；去除显影后的硅层4，以形成具备第一开口的硬掩膜层6；根据硬掩膜层6刻蚀衬底1，并采用干法刻蚀去除硬掩膜层6，形成多个深沟槽7的步骤。

其中，光阻5与浅沟槽隔离结构2对应设置第一开口与浅沟槽隔离结构2相对应。

作为示例，硬掩膜层6的材料可为二氧化硅、氮化硅、氮化钛等。

步骤S704：于深沟槽和保护层上依次形成多个隔离子层。

其中，多个隔离子层可采用不同的材料以实现不同的功能，例如可以采用氮化硅或氧化硅等缓解应力，采用由金属材料构成的隔离子层隔离光波等；其中，金属材料包括但不限于氮化钛、钴、铂及钛钨中至少一种。

作为示例，可采用化学气相沉积中的原子层沉积方式沉积氧化硅，首先对深沟槽及保护层表面进行活化处理，提高反应活性，在反应腔室内引入硅源气体，例如四甲基化硅，使气体分子被吸附在深沟槽和保护层表面形成单层，去除未吸附在表面的硅源气体分子，引入氧化剂例如氧气，将吸附在表面的硅源气体分子氧化成氧化硅，然后重复进行上述操作直至膜厚满足要求。由于原子层沉积能控制到单层，因此通过原子层沉积的方式沉积多个隔离子层可以保证膜厚的精确性以及隔离子层的表面平整度，且形成的隔离子层结构致密均匀，可提高隔离子层沉积控制的精确性，优化器件的质量。

步骤S706：去除位于保护层上的部分多个隔离子层，以形成外凸于保护层的隔离结构。

在一个实施例中，请参考图13，于深沟槽和保护层上依次形成多个隔离子层，包括：分别于深沟槽的槽壁、槽底以及保护层3上形成第一子隔离层81；分别于深沟槽和第一子隔离层81上形成第二子隔离层82；分别于深沟槽和第二子隔离层82上形成第三子隔离层83的步骤。其中，在深沟槽内，第二子隔离层82位于第一子隔离层81和第三子隔离层83之间，第三子隔离层83位于深沟槽的中间区域。

作为示例，第一子隔离层81可为缓冲层，不仅可以缓冲保护层3和第二子隔离层82之间的由于晶格常数差异较大产生的应力，还可以增强相邻膜层之间的结合力，提高器件整体的结合强度，第一子隔离层81的厚度范围可为15nm-25nm，例如：18nm、20nm、22nm、23nm等；第二子隔离层82可为阻挡层，用于避免电子的非理想效应，例如减少电子电洞对的复合，厚度范围可为10nm-20nm，例如：12nm、14nm、16nm、18nm等；第三子间隔层83可为光隔离层，避免不同波长的光波对感光区造成干扰，厚度范围可为40nm-50nm，例如42nm、44nm、46nm、48nm等。

在一个实施例中，第一子隔离层包括二氧化硅层，第二子隔离层包括二氧化铪层，第三子隔离层包括氮化钛层。

在上述实施例中，采用二氧化硅层作为第一子隔离层可以缓解二氧化铪和保护层之间的应力，避免因应力导致器件损坏；采用二氧化铪层作为第二子隔离层可利用其绝缘性减弱电子和电子之间的相互作用，减少电子的非理想效应；采用氮化钛层作为第三子隔离层可阻挡光波，避免不同感光区之间的光波互相干扰，从而提高图像传感器的性能。

在一个实施例中，请继续参考图4，去除位于保护层上的部分多个隔离子层，包括：采用光刻和干刻工艺去除位于保护层3上的部分多个隔离子层，以形成外凸于保护层3的隔离结构的步骤。其中，外凸于保护层3的部分隔离结构在预设截面的形状为梯形。

作为示例，预设截面为与OY和OX所处平面平行的面，复合格栅801的梯形形状与深沟槽隔离结构802的梯形形状共底边。

作为示例，由于二氧化铪及氮化钛对光刻胶的选择性不高，因此首先采用干法刻蚀去除部分第三子隔离层83和部分第二子隔离层82，干法刻蚀至少包括反应离子刻蚀（RIE）、感应耦合等离子体刻蚀（ICP）或高浓度等离子体刻蚀（HDP）中的任意一种；例如可采用RIE进行刻蚀，使用氯气作为反应气体、氩气作为载气刻蚀第三子隔离层83，然后采用CHF

在上述实施例中，采用在预设截面上为梯形的复合格栅及深沟槽隔离结构，并使梯形共底边，可以增加复合格栅间的光通量，使更多的光波被感光区接收，增加感光区产生的电子电洞对的数量，从而提高图像传感器的分辨率，进而增加器件的感光性能及图像质量。另外，采用光刻和干法刻蚀结合的方式刻蚀部分隔离子层，在保证刻蚀图案的精确性的同时还可以提高刻蚀效率。

在一个实施例中，请继续参考图6，于各深沟槽隔离结构之间的衬底上形成多层功能层，包括：于衬底1背离浅沟槽隔离结构2的一侧表面沉积第一材料形成第一功能层91；于第一功能层91上沉积第二材料形成第二功能层92；于第二功能层92上沉积第三材料形成第三功能层93，以形成多层功能层。

其中，第一材料、第二材料和第三材料不同，且分别包括第VA族元素的一种。作为示例，第VA族元素可包括氮（N）、磷（P）、砷（As）、锑（Sb）、铋（Bi）和镆（Mc）等。

在一个实施例中，第一材料可包括磷化硅，第二材料可包括砷化硅，第三材料可包括锑化硅。

作为示例，可采用化学气相沉积的工艺依次形成第一功能层91、第二功能层92和第三功能层93。例如第一功能层91可为磷化硅，首先将反应腔室加热至350°C-400°C，例如380°C，在加热后的反应腔室中引入硅源气体和磷源气体，例如二甲基二氯硅和氯化磷，使用氢气作为载气，硅源气体和磷源气体在高温下发生反应，在衬底1表面生成磷化硅。同理，采用相似方式可依次生成第二功能层92和第三功能层93。

在上述实施例中，采用化学气相沉积的工艺直接沉积第一材料、第二材料、第三材料以形成多层功能层，避免采用高能离子注入的方式造成感光区损伤，影响感光区的感光性能，且采用直接沉积的方式相较于固态扩散的方式可提高感光区的离子或电子浓度，进而提高电子电洞对的数量，从而提高成像质量。

在一个实施例中，第一功能层的厚度范围可为500nm-600nm，例如：530nm、560nm、580nm等；第二功能层的厚度范围可为400nm-500nm，例如：420nm、440nm、460nm、480nm等；第三功能层的厚度范围可为300nm-400nm，例如：320nm、340nm、360nm、380nm等。

在上述实施例中，采用上述厚度范围的多层功能层作为感光区，可提高电子电洞对的数量，进而提高器件的光电转换性能。在其他实施例中，也可根据功能层的层数选择合适的厚度范围。

在一个实施例中，请参考图14，半导体结构的制作方法还包括：于各复合格栅之间的多层功能层上形成滤光片的步骤。

作为示例，滤光片10包括但不限于红色滤光片、黄色滤光片、蓝色滤光片等，且三种滤光片相邻排列为一像素组。其中，红色滤光片透过红色光波，黄色滤光片透过黄色光波，蓝色滤光片透过蓝色光波，复合格栅可避免不同光波之间的相互干扰，提高了像素的质量。

应该理解的是，虽然图1和图7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1和图7中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

请继续参考图6，本申请还提供了一种半导体结构，包括：衬底1、隔离结构8、多层功能层9。

其中，衬底1内形成有多个间隔排列的浅沟槽隔离结构2，且浅沟槽隔离结构2的顶面与衬底1的第一表面齐平；隔离结构8位于衬底1和多层功能层9内且与浅沟槽隔离结构2对应设置，隔离结构8外凸于多层功能层9，且外凸于多层功能层9的部分隔离结构为复合格栅，位于多层功能层9及衬底1内的部分隔离结构为深沟槽隔离结构；多层功能层9位于深沟槽隔离结构之间的衬底1上，各多层功能层9的材料不同。

在上述实施例中，衬底1可用于为器件的提供制作基底，隔离结构8可避免电气串扰和不同波长的光波之间的相互干扰，提升图像传感器的成像质量，多层功能层相较于传统的功能层具有更好的光电转换性能，提高了图像传感器的感光性能。

请继续参考图4，在一个实施例中，隔离结构包括多个隔离子层，其中，外凸于多层功能层的部分隔离结构在预设截面的形状为梯形。

具体地，隔离结构8包括第一子隔离层81、第二子隔离层82、第三子隔离层83；其中，第二子隔离层82位于第一子隔离层81和第三子隔离层83之间，第三子隔离层83位于深沟槽的中间区域。

在上述实施例中，采用在预设截面上为梯形的复合格栅801及深沟槽隔离结构802，并使梯形共底边，可以增加复合格栅间的光通量，使更多的光波被感光区接收，增加感光区产生的电子电洞对的数量，从而提高图像传感器的分辨率，进而增加器件的感光性能及图像质量。

在一个实施例中，第一子隔离层包括二氧化硅层，第二子隔离层包括二氧化铪层，第三子隔离层包括氮化钛层。

在上述实施例中，采用二氧化硅层作为第一子隔离层可以缓解二氧化铪层和保护层之间的应力，避免因应力导致器件损坏；采用二氧化铪层作为第二子隔离层可利用其绝缘性减弱电子和电子之间的相互作用，减少电子的非理想效应；采用氮化钛层作为第三子隔离层可阻挡光波，避免不同感光区之间的光波互相干扰，从而提高图像传感器的性能。

请继续参考图6，在一个实施例中，多层功能层包括：包含第一材料的第一功能层、包含第二材料的第二功能层以及包含第三材料的第三功能层；其中，第一材料、第二材料和第三材料不同，且分别包括第VA族元素的一种。

在一个实施例中，第一材料包括磷化硅，第二材料包括砷化硅，第三材料包括锑化硅。

在上述实施例中，采用VA族元素中的磷、砷、锑等材料作为功能层的材料可以提高光电转换效率，从而提高器件的感光性能。

请继续参考图14，在一个实施例中，半导体结构还包括：位于各复合格栅之间及多层功能层上的滤光片10。

在上述实施例中，通过在多层功能层上设置滤光片10，可利用不同颜色的滤光片的滤光特性使不同波长的光波被不同感光区接收，从而构成像素。

在一个实施例中，请参考图15，半导体结构还包括：刻蚀停止层12、层间介质层13、金属层14以及通孔15。

其中，刻蚀停止层12覆盖衬底1的第一表面，用于避免刻蚀通孔15时损伤衬底；层间介质层13覆盖刻蚀停止层12，用于隔离衬底1与金属层14；金属层14位于层间介质层13表面，且与通孔15对应设置；其中，通孔15位于层间介质层13及刻蚀停止层12内，用于连接金属层14及衬底1内器件。

本申请的半导体结构的制作方法及其结构具有如下意想不到的有益效果：通过提供衬底，衬底内形成有间隔排列的浅沟槽隔离结构，且浅沟槽隔离结构的顶面与衬底的第一表面齐平，多个浅沟槽隔离结构可用于在衬底内隔离出多个有源区，于衬底的第二表面形成保护层，可保护衬底不受损伤，于衬底和保护层内形成多个与浅沟槽隔离结构相对应的隔离结构，隔离结构包括外凸于保护层的复合格栅和位于保护层及衬底内的深沟槽隔离结构，深沟槽隔离结构可以避免器件之间的电气串扰，而复合格栅可以避免光波之间的干扰，然后去除保护层及部分衬底，暴露出深沟槽隔离结构，并于深沟槽隔离结构之间的衬底上形成多层功能层，各功能层的材料不同，复合格栅外凸于多层功能层。相较于传统制作方法中通过高能离子注入形成感光区的工艺流程，本申请采用先形成隔离结构，再回刻衬底并依次沉积功能层以形成感光区的制作方法，避免了高能离子注入造成的器件损伤，从而提高了图像传感器的感光性能。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。