影像感测器装置及其形成方法

技术领域

本揭示内容是关于一种影像感测器装置以及一种形成影像感测器装置的方法。

背景技术

本揭示大体上是关于半导体装置，且特定言之，是关于影像感测器装置及其形成方法。

半导体影像感测器用于感测入射的可见或不可见辐射，诸如可见光、红外光等。互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)影像感测器(CIS)及电荷耦合装置(charge-coupled device，CCD)感测器用于诸如数字静态相机、移动电话、平板电脑、护目镜等各种应用中。这些影像感测器利用像素阵列来吸收(例如感测)入射辐射，且将其转换为电信号。背照式(back side illuminated，BSI)影像感测器装置为影像感测器装置的一个实例。这些BSI影像感测器装置可操作以侦测来自其背表面的光。

发明内容

本揭示内容提供一种影像感测器装置。影像感测器装置包含半导体层、导电结构及衬垫区域。半导体层具有第一表面及第二表面，第二表面与第一表面相对。导电结构设置在第一表面上，其中介电层设置在导电结构与第一表面之间。衬垫区域包含自第一表面至第二表面延伸穿过半导体层的凹部。衬垫区域包含间隔层、氧化物层及衬垫结构。间隔层沿着凹部的多个内侧壁延伸。氧化物层内衬于间隔层上方的凹部。衬垫结构延伸穿过氧化物层及介电层以与导电结构实体接触。

本揭示内容提供一种影像感测器装置。影像感测器装置包含多个像素、装置层、多个金属化层、氧化物层、间隔层及衬垫结构。多个像素设置在半导体层的第一表面上方。装置层设置在第一表面上方。多个金属化层设置在装置层上方，其中此些金属化层中的一者包括至少一个导电结构，此些金属化层中的此者比此些金属化层的其他者更接近第一表面。氧化物层设置在半导体层的第二表面上方，第二表面与第一表面相对，氧化物层亦内衬于凹部，凹部延伸穿过半导体层。间隔层设置在凹部的多个内侧壁与氧化物层之间。衬垫结构延伸穿过氧化物层及装置层，使得衬垫结构与至少一个导电结构实体接触。

本揭示内容提供一种形成影像感测器装置的方法，包含以下操作。在半导体层的第一表面上方形成多个像素，像素配置为用以吸收来自半导体层的第二表面的辐射，半导体层的第二表面与半导体层的第一表面相对。在半导体层的第一表面上方形成装置层。在装置层上方形成金属化层。蚀刻半导体层的第二表面以形成凹部，凹部与像素横向分离。形成沿着凹部的多个内侧壁延伸的间隔层。在第二表面上方形成氧化物层，其中间隔层夹在内侧壁与氧化物层之间。蚀刻氧化物层及装置层的一部分以暴露金属化层的一部分。沉积导电材料以形成电性连接至金属化层的暴露部分的衬垫结构。

附图说明

当结合附图阅读时，根据以下详细描述可最佳地理解本揭示的各态样。应注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了论述清楚起见，各种特征的尺寸可任意增大或减小。

图1A及图1B说明根据一些实施例的用于制造影像感测器装置的实例方法的流程图；

图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14及图15说明根据一些实施例的通过图1A至图1B的方法制造的实例影像感测器装置在各个制造阶段的截面图；

图16说明根据一些实施例的在图2至图15中所说明的实例影像感测器装置的俯视图。

【符号说明】

100:方法

102:操作

104:操作

106:操作

108:操作

110:操作

112:操作

114:操作

116:操作

118:操作

120:操作

122:操作

124:操作

200:BSI影像感测器装置

202:半导体基板

202B:后表面

202F:前表面

203A:像素区域

203B:衬垫区域

204A:像素

204B:像素

204C:像素

302:隔离区域

304:隔离区域

400:装置层

402:氮化物层/蚀刻终止层

404:半导体装置

406:导电结构

408:介电层

410:金属化层

410A:金属化层

410B:金属化层

410C:金属化层

410D:金属化层

412:横向导电结构

414:介电层

416:垂直导电结构

418:介电层

420:晶片上硅

422:接合结构

504:隔离区域

506:钝化层

600:凹部

600B:底表面

600S:内侧壁

602:可图案化层

700:第一氧化物层

800:间隔层

802:蚀刻制程

900:弧式轮廓

1000:小面式轮廓

1000A:小面

1000B:小面

1100:第二氧化物层

1200:开口

1300:衬垫结构

1400:介电层

1500:开口

1602:像素阵列

1604:衬垫阵列

具体实施方式

以下揭示提供用于实施所提供的主题的不同特征的许多不同实施例或实例。以下描述组件及配置的特定实例以简化本揭露。当然，这些仅仅为实例，而并不旨在进行限制。举例而言，在以下描述中，在第二特征上方或之上形成第一特征可包括其中第一特征与第二特征直接接触地形成的实施例，且亦可包括其中在第一特征与第二特征之间形成额外特征，使得第一特征与第二特征可能不直接接触的实施例。另外，本揭示可能在各个实例中重复参考数字及/或字母。此重复是出于简单及清楚的目的，且其本身并不指示所论述的各种实施例及/或组态之间的关系。

此外，为了便于描述，本文中可使用诸如“在...之下”、“在...下方”、“下部”、“在...上方”、“上部”等的空间相对术语来描述一个元件或特征与另一(些)元件或特征的关系，如图所示。除了在图中描述的定向之外，空间相对术语亦意图涵盖装置在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或以其他定向)，且本文中使用的空间相对描述语可同样地相应地进行解释。

术语“约”及“实质上”可指示给定数目的值在该值的5％内变化(例如，该值的±1％、±2％、±3％、±4％、±5％)。

通常，背照式(back side illuminated；BSI)影像感测器装置包括其中形成有像素或辐射感测区域的半导体基板(例如，硅基板)。如本文所揭示，术语“辐射感测区域”与“像素”可互换地使用。BSI影像感测器装置可包括配置在半导体基板内的像素阵列。该像素阵列相对于形成在半导体基板的第一表面上的多层金属化层(例如，一或多个互连结构)垂直地配置。半导体基板的第一表面在本文中称为半导体基板的“前侧”或“前”表面。像素阵列延伸至半导体基板中，且用以接收来自或穿过半导体基板的与半导体基板的前表面相对的第二表面接收辐射(例如，光)。半导体基板的接收辐射的第二表面(与半导体基板的前表面相对)在本文中称为半导体基板的“背侧”或“背”表面。

半导体基板中的像素通过诸如深沟槽隔离(deep trench isolation，DTI)结构的隔离结构来电性隔离。各自的网格(grid)结构与上述隔离结构对准(且形成在半导体基板的背表面上)，其在相邻像素之间提供光学隔离。相邻的网格结构共同形成单元(cell)。另外，该等单元共同形成用以接收彩色滤光材料(color filtering material)的复合网格结构。基于以上描述，复合网格结构形成在半导体基板的背表面上。

可将彩色滤光材料设置在相邻的网格结构之间以形成彩色滤光器。可选择彩色滤光材料，使得具有所需波长的光穿过滤光材料，而具有其他波长的光由滤光材料吸收。举例而言，接收未经过滤的自然光的绿光滤光材料将允许绿光部分(约495nm至约570nm之间的波长)通过滤光器，但会吸收所有其他波长。滤光器与各自的像素对准，以将滤光后的光提供至对应的像素。

BSI感测器装置的组件(例如，像素、晶体管、电容器、记忆体结构，附接至BSI感测器装置的其他晶片，等)可经由附接至在半导体基板的背表面上形成的衬垫结构的电线连接器电耦接至外部装置(例如，外部电路)。为此，BSI感测器装置的衬垫结构自半导体基板的背表面实体延伸至半导体基板的前表面，且电连接至BSI感测器的多层金属化层。因此，提供与BSI感测器装置的电信号连接的BSI感测器装置的多层金属化层可经由衬垫结构电耦接至外部装置或电路。衬垫结构可在像素或辐射感测区域周围设置在BSI感测器装置的周边。

在现有的在BSI影像感测器装置中形成衬垫结构的技术中，通常形成至少自其半导体基板的背侧向前侧延伸的开口(或凹部)。开口的特征在于深度高达若干微米。此种深的开口经常会导致在衬垫结构上方及下方的介电层中形成一或多个孔隙。举例而言，部分由于其深的深度，可在开口的拐角处形成孔隙。孔隙会不利地促进酸或蚀刻剂穿过介电层渗透至衬垫结构或下方的互连结构，此会引起各种互连问题(例如，增大的接触电阻、增大的RC延迟、电迁移效应)。因此，制造BSI影像感测器装置的现有技术并不完全令人满意。

本揭示提供BSI影像感测器装置的各种实施例及其制造方法。如本文所揭示，BSI影像感测器装置包括至少在形成有衬垫结构的凹部的拐角周围形成的间隔层(spacerlayer)。在各种实施例中，间隔层可具有例如锥形轮廓，其特征在于下部部分宽于上部部分。通过在相对较深的凹部的拐角周围形成此种间隔层，凹部的轮廓可有效地“圆整”或以其他方式“升高”。由此，当在凹部上沉积介电层时，可避免形成孔隙，该孔隙通常在通过现有技术制造的影像感测器装置中发现。因此，当与现有的BSI影像感测器装置相比时，本揭示的BSI影像感测器装置特征可在于更可靠的衬垫结构及互连结构。

图1A及图1B共同说明根据本揭示的一或多个实施例的形成BSI影像感测器装置的方法100的流程图。应注意，方法100仅为实例，且并不旨在限制本揭示。因此，应理解，可在图1A至图1B的方法100之前、期间及之后提供额外操作，且本文仅简要描述一些其他操作。在一些实施例中，方法100的操作可与如分别在图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14及图15所示的各个制造阶段的BSI影像感测器装置的横截面图相关联，其将在下文进一步详细论述。

简言之，方法100以在半导体基板的前表面上方形成多个像素(或辐射感测区域)的操作102开始。方法100继续进行至在前表面上方形成一或多个隔离区域的操作104。方法100继续进行至在前表面上方形成装置层及一或多个金属化层的操作106。方法100继续进行至翻转半导体基板的操作108。方法100继续进行至自半导体基板的背表面形成开口的操作110。方法100继续进行至沉积第一氧化物层的操作112。方法100继续进行至使用第一氧化物层形成间隔层的操作114。方法100继续进行至沉积第二氧化物层的操作116。方法100继续进行至暴露金属化层中的一者的一部分的操作118。方法100继续进行至形成一或多个衬垫结构的操作120。方法100继续进行至在一或多个衬垫结构上方沉积介电层的操作122。方法100继续进行至暴露一或多个衬垫结构的各别部分的操作124。

如上所述，图2至图15各自以横截面图说明在图1A和图1B的方法100的各个制造阶段的BSI影像感测器装置200的一部分。为了更佳地理解本揭示的概念，简化了图2至图15。尽管附图说明BSI影像感测器装置200，但应理解，BSI影像感测器装置200可包括数个其他装置，诸如电感器、熔丝、电容器、线圈等，这些为了清楚说明起见而未在图2至图15中说明。

对应于图1A中的操作102，图2为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括在半导体基板(或半导体层)202的前表面202F上方形成的数个像素204A、204B及204C。与前表面202F相对(例如，沿着Z轴)，半导体基板202具有后表面202B，BSI影像感测器装置200用以经由该后表面接收入射辐射。

半导体基板202可包括块状半导体晶圆或绝缘体上半导体晶圆(semiconductoron insulator wafer，SOI)的顶层，其厚度大于约6μm(例如，约6.15μm，约6.30μm，约6.50μm或约6.70μm)。举例而言，半导体基板202可包括半导体材料，诸如硅、锗、化合物半导体、合金半导体、任何其他合适的半导体材料及/或其组合。另外，半导体基板202可为增强效能而应变的磊晶材料，及/或可掺杂有n型掺杂剂、p型掺杂剂或其组合。在各种实施例中，半导体基板202可包括p型与n型掺杂区域的组合。

像素204A-C形成在半导体基板202的一部分中，该部分在本文中称为像素区域203A。尽管在图3及以下横截面图中展示三个像素204A-C，但应理解，BSI影像感测器装置200可包括任何所需数目的像素，同时保持在本揭示的范围内。在一些实施例中，像素区域203A为半导体基板202的中心区域。举例而言，像素区域203A可对应于在BSI影像感测器装置200中形成有像素阵列的区域，如图16的俯视图中所示。

像素204A-C各自用以感测电磁辐射，诸如近红外光。作为实例而非限制，每个像素204A-C包括光电二极管结构，诸如钉扎层光电二极管(pinned layer photodiode)、光电闸、重设晶体管、源极随耦器晶体管、传送晶体管、任何其他合适的结构及/或其组合。另外，有时可将像素204A-C称为“辐射侦测装置”或“光感测器”。在一些实施例中，通过自前表面202F掺杂半导体基板202来形成像素204A-C。举例而言，掺杂制程可包括用诸如硼的p型掺杂剂或诸如磷或砷的n型掺杂剂掺杂半导体基板202。在一些实施例中，像素204A-C通过掺杂剂扩散制程及/或离子注入制程形成。

在一些实施例中，半导体基板202包括与像素区域203A相邻的衬垫区域203B。可在衬垫区域203B中形成一或多个衬垫结构。此种衬垫结构可位于半导体基板202的周边以围绕像素区域203A。举例而言，衬垫区域203B对应于在BSI影像感测器装置200中形成有一或多个衬垫阵列的区域，如图16的俯视图所示。

对应于图1A的操作104，图3为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括在前表面202F上方形成的一或多个隔离区域302及304。在一些实施例中，形成于半导体基板202的衬垫区域203B中的隔离区域302可促进一或多个衬垫结构的形成。在一些实施例中，在于衬垫区域203B中形成隔离区域302之前、同时或之后，可在像素区域203A中形成一或多个隔离区域304。此种隔离区域304可使像素204A-C彼此隔离。作为实例而非限制，隔离区域302及304可形成于前表面202F的各个部分上。

在一些实施例中，可通过执行以下制程中的至少一些来形成隔离区域302及304：利用图案来形成可图案化层(例如，光阻剂(photoresist，PR)层)，该图案界定隔离区域302及304在半导体基板202中的相应位置；使用可图案化层作为蚀刻遮罩来蚀刻(例如，干式蚀刻)半导体基板202以形成凹部；移除(例如，湿式蚀刻)可图案化层；沉积一或多个层(包括但不限于氧化硅、USG、PSG、BPSG、PEOX、FSG、低k介电材料(例如，k值小于约3.9)或组合)作为毯覆层来填充凹部；且平坦化(例如，化学机械抛光(chemical-mechanical polishing，CMP)制程)毯覆层。

对应于图1A的操作106，图4为在各个制造阶段中的一者的半导体装置200的横截面图，其包括装置层400及一或多个金属化层410。根据一些实施例，可在半导体基板202的前表面202F上或上方依序形成装置层400及金属化层410。举例而言，装置层400可与前表面202F的特定部分接触。

装置层400可包括根据半导体基板202的前表面202F上的晶片布局形成的一或多个半导体装置404(例如，场效应晶体管)。装置层400亦可包括诸如掺杂区域、虚设区域、磊晶层、晶体管结构、电阻器等的额外元件或结构。为简单起见，装置层400的这些额外元件或结构未在图4中说明。在一些实施例中，BSI影像感测器装置200包括将半导体装置404及装置层400的其他元件电连接至上部金属化层的垂直导电结构406(例如，通孔)。导电结构406可形成中段制程(middle of the line，MOL)布线网络的一部分。在一些实施例中，装置层400进一步包括氮化物层402，其在形成衬垫结构期间的后续蚀刻操作中用作蚀刻终止层(etch stop layer，ESL)。在一些实施例中，ESL 402形成于半导体装置404周围，但不在半导体装置404与半导体基板202之间。ESL 402、半导体装置404及导电结构406可被对应介电层408嵌入或覆盖。

金属化层410可包括一或多个金属化层，诸如金属化层410A、410B、410C及410D，如图4所示。应理解，影像感测器装置200可包括任何所需数目的金属化层，同时保持在本揭示的范围内。在一些实施例中，沿着Z轴，金属化层410A为第一或最底层的金属化层(有时称为“M1”层)，且金属化层410D为最顶层的金属化层(有时称为“顶部金属”)(top metal，TM层)。金属化层410可形成后段制程(back end of the line，BEOL)布线网络的一部分。每个金属化层410(例如，410A-D)可包括嵌入在对应介电层414中的一或多个横向导电结构412(例如，线)。在一些实施例中，一或多个导电结构及导电结构所嵌入于的介电层有时可统称为金属化层。

跨越不同的金属化层410，可将一或多个垂直导电结构416(例如，通孔)延伸穿过对应介电层418，以沿Z轴电连接相邻的金属化层。举例而言，由铜形成的线412及通孔416有时可称为铜互连结构。尽管未展示，但在一些实施例中，铜线412及铜通孔416中的每一者可被(扩散)阻障层围绕。阻障层可包括选自由以下组成的群组的材料：钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钛钨(TiW)及钛(Ti)。在一些实施例中，此种阻障层有时可称为对应金属化层(或对应导电结构)的一部分。

介电层408、介电层414及介电层418可将其中的元件及/或结构电隔离。在一些实施例中，介电层408、介电层414及介电层418中的每一者为层间介电质(interlayerdielectric，ILD)或金属间介电质(inter-metal dielectric，IMD)层的一部分。举例而言，此种ILD或IMD层包括氧化硅、USG、BPSG、低k介电质(例如，介电常数低于3.9)或介电质堆叠，诸如低k介电质及另一种介电质：(i)低k介电质(例如，碳掺杂的氧化硅)及掺杂氮的碳化硅；(ii)低k介电质(例如碳掺杂的氧化硅)及掺杂氧的碳化硅；(iii)具有氮化硅的低k介电质(例如碳掺杂的氧化硅)；(iv)具有氧化硅的低k介电质(例如碳掺杂的氧化硅)。

在一些其他实施例中，装置层400及/或金属化层410可形成在单独的半导体基板上(例如，不同于半导体基板202)，且随后附接至半导体基板202的前表面202F。

在影像感测器装置200的某些应用中，可将专用集成电路(application specificintegrated circuit，ASIC)及晶片上硅(silicon-on-chip，SoC)420附接至顶部金属化层410D。有时可将此种结构称为三维(three-dimensional，3D)堆叠或3D集成电路。就此而言，一或多个接合结构422可用于将ASIC/SoC 420电及机械接合至顶部金属化层410D。ASIC/SoC 420可向影像感测器装置200添加功能性，或可控制影像感测器装置200的功能。在一些实施例中，ASIC/SoC 420包括金属化层、半导体装置、记忆体装置，或可为晶片堆叠，诸如记忆体晶片、中央处理单元(central processing unit，CPU)晶片、其他功能晶片(例如RF晶片)或其组合。

根据一些实施例，BSI影像感测器装置200的制造可继续自背表面202B在半导体基板202中或之上形成额外结构。就此而言，此种部分制造的BSI影像感测器200可绕X轴旋转180°(翻转)(如图5所示)，此亦对应于图1A的操作108。

在翻转半导体基板202后，形成与隔离区域304对准的一或多个隔离区域504以进一步隔离像素区域203A中的像素204A-C。绝缘区域504可包括一或多种介电材料，且例如形成深沟槽隔离(DTI)结构。可通过蚀刻半导体基板202以在像素204A-C之间形成对应沟槽来形成隔离区域504。随后用一或多种介电材料填充沟槽。尽管在图5中未说明，但在形成隔离区域504之后，可视情况在隔离区域504上方形成一或多个高k(介电常数高于3.9的)介电层。举例而言，高k介电层可各自包括选自以下的材料：Ta

在一些实施例中，介电层(例如，包括形成隔离区域504的介电层及可选的高k介电层)可覆盖半导体基板200的像素区域203A及衬垫区域204B两者。在背表面202B上形成隔离区域504之前，可将半导体基板202薄化至所需的厚度T

在背表面202B上形成隔离区域504(及可选的高k介电层)之后，可在背表面202B上沉积钝化层506，如图5所示。钝化层506可为介电层，诸如氧化硅、氮化硅或其组合。在一些实施例中，钝化层506为在像素区域203A及衬垫区域203B两者上生长或沉积的保护层或硬式遮罩(hard mask，HM)层。

对应于图1A的操作110，图6为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括凹部(开口或沟槽)600。凹部600形成于衬垫区域203B中以暴露介电层408的一部分。如图所示，凹部600可至少延伸穿过钝化层506、隔离区域504的介电层、半导体基板202、隔离区域302及ESL 402。在薄化的半导体基板202具有约6μm的厚度T

可通过执行以下制程中的至少一些来形成凹部600：在钝化层506上方形成可图案化层(例如，光阻剂(PR)层)602；在衬垫区域203A中图案化可图案化层602以暴露钝化层506的与隔离区域302对准的部分；蚀刻(例如，一或多种干式蚀刻制程)钝化层506、隔离区域504的介电层、半导体基板202、隔离区域302及ESL 402以暴露介电层408的一部分；及移除可图案化层602。

具体地，干式蚀刻制程可使用一或多种不同的蚀刻气体。举例而言，半导体基板202的材料(例如，硅)可通过第一干式蚀刻制程用氯气(Cl

对应于图1A的操作112，图7为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括第一氧化物层700。在移除可图案化层602(图6)之后，可共形沉积第一氧化物层700以内衬于凹部600(例如，延伸穿过凹部600的底表面600B及内侧壁600S)且覆盖介电层408及钝化层506的暴露表面，如图7所示。在一些实施例中，第一氧化物层700为氧化硅介电质，诸如PEOX，其厚度范围在约100nm至约700nm之间。应当理解的是，在本揭示的范围内，第一氧化物层700的厚度可介于任何合适的数值范围之间。在一些其他实施例中，第一氧化物层700包括选自USG、PSG、BPSG、FSG、低k介电材料及其组合的材料。

对应于图1A的操作114，图8为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括间隔层800。在一些实施例中，可通过执行至少一个蚀刻制程802来形成间隔层800(由图8中的箭头所说明)。蚀刻制程802可为各向异性蚀刻制程(例如，反应离子蚀刻(reactive ion etching，RIE)制程)。由此，蚀刻制程802可移除第一氧化物层700的覆盖钝化层506的各别部分及底表面600B的一部分。

举例而言，剩余的第一氧化物层700(即，间隔层800)可形成为沿着内侧壁600S的至少一部分延伸且覆盖底表面600B的一部分。如图所示，内侧壁600S的部分与底表面600B彼此耦接，使得凹部600的拐s角被间隔层800覆盖，同时导致底表面600B的一部分暴露。底表面600B的此种暴露部分(即，介电层408的暴露部分)可促进在其上形成一或多个衬垫结构，此将在下文论述。

每个内部侧壁600S可由以下中的至少一者界定(例如，由其构成)：ESL 402的侧壁、衬垫区域203B中的半导体基板202的侧壁、形成隔离区域504的层的侧壁或钝化层506的侧壁。举例而言，图8(及以下横截面图)的所说明实施例描绘了间隔层800沿其延伸的内侧壁600S的一部分包括ESL 402的侧壁、半导体基板202的侧壁及形成隔离区域504的层的侧壁的一部分。然而，应理解，间隔层800可延伸跨过以下各者的任何组合：ESL 402的侧壁、半导体基板202、形成隔离区域504的层、钝化层506及隔离区域504与钝化层506之间的层，同时仍在本揭示的范围内。

根据各种实施例，间隔层800的特征可在于具有锥形轮廓(tapered profile)。举例而言，“锥形”间隔层800可形成为包括下部部分及上部部分，其中下部部分比上部部分宽得多(沿X轴)。间隔层800的宽度可自上部部分朝向下部部分逐渐增大。在一些实施例中，间隔层800的下部部分的横向宽度与上部部分的宽度比率可以在大约2至5之间，尽管此比率可以在其他范围内，仍在本揭示的范围内。通过在凹部600中形成此种锥形间隔层800，凹部600的各别拐角可被间隔层800的至少下部部分填充，此可有效地使这些拐角变圆。由此，即使凹部600可呈现具有相对高的深宽比的轮廓，但当在凹部600上方形成一或多个层(例如，以填充该凹部)时，其可显著防止在凹部600中形成孔隙。作为非限制性的实例，间隔层800的每个下部部分的横向宽度的总和可以占据凹部600的横向宽度的最佳比率，例如，从大约0.1到大约0.7。当比率太低时，在随后形成的层内仍可能形成孔隙。另一方面，在比率太高的情况下，可能没有足够的空间用于随后形成的衬垫结构。

图9及图10分别说明根据各种实施例的间隔层800的实例轮廓。首先参考图9，间隔层800的特征在于弧式轮廓(arc-based profile)900。举例而言，轮廓900可呈现自间隔层800的下部部分至上部部分连续的圆形上表面。参考图10，间隔层800的特征在于小面式轮廓1000。举例而言，轮廓1000可包括自间隔层800的下部部分至上部部分彼此连接的一或多个小面(边缘或斜面)1000A及1000B。

对应于图1B的操作116，图11为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括第二氧化物层1100。在一些实施例中，第二氧化物层1100可保形地沉积以衬在凹部600上(例如，至少覆盖间隔层800)且覆盖介电层408及钝化层506的暴露表面，如图11所示。由此，间隔层800设置(例如，夹在)内侧壁600S与第二氧化物层1100之间。在一些实施例中，第二氧化物层1100为氧化硅介电质，诸如PEOX，厚度范围在约100nm至约700nm之间。应当理解的是，在本揭示的范围内，第二氧化物层1100的厚度可以介于任何合适的数值范围之间。在一些其他实施例中，第二氧化物层1100包括选自USG、PSG、BPSG、FSG、低k介电材料及其组合的材料。在本揭示的范围内，第二氧化物层1100可以包括任何其他合适的介电材料。

根据各种实施例，第一氧化物层700(间隔层800)与第二氧化物层1100可包括相同的氧化物材料，但第一氧化物层700的特征可在于与第二氧化物层1100相比，对各种蚀刻剂的电阻率大。举例而言，第一氧化物层700的氧化物材料可具有比第二氧化物层1100的氧化物材料大的密度。在另一实例中，第一氧化物层700的氧化物材料可具有比第二氧化物层1100的氧化物材料更高的介电常数。

对应于图1B的操作118，图12为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其中金属化层410A中的线412的一或多个部分暴露出来。在一些实施例中，可基于在凹部600中形成的图案对第二氧化物层1100及介电层408执行一或多个干式蚀刻制程，以暴露线412的一或多个部分。由此，可按照图案形成一或多个开口1200。在形成开口1200后，可移除图案(例如，形成在光阻剂层上)。举例而言，根据具有图案的光阻剂层，例如使用四氟甲烷(CF

对应于图1B的操作120，图13为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括一或多个衬垫结构1300。衬垫结构1300形成为与金属化层410A中的线412实体接触。在一些实施例中，可沉积金属层以填充开口1200，且随后在凹部600中对其进行图案化以形成衬垫结构1300。举例而言，可通过一或多种光微影制程继之以一或多种蚀刻制程来完成金属层的图案化。在一些实施例中，衬垫结构1300包括金属合金，诸如铝铜(AlCu)。然而，此并非限制性的，且可使用其他合适的金属或金属合金来形成衬垫结构1300。

对应于图1B的操作122，图14为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括介电层1400。在一些实施例中，介电层1400(例如，USG层或另一氧化物)沉积在衬垫结构1300上。介电层1400的顶表面可通过抛光及移除第二氧化物层1100上的介电层1400的沉积量的CMP制程而被抛光。

对应于图1B的操作124，图15为在各个制造阶段中的一者的BSI影像感测器装置200的横截面图，其包括延伸穿过介电层1400的开口1500。在一些实施例中，对介电层1400进行图案化，使得形成开口1500以暴露衬垫结构1300的一部分。作为实例而非限制，图15中未展示的线连接器、焊球及/或接合凸块可在开口1500中形成。根据一些实施例，此种连接器结构经由衬垫结构1300将金属化层410A的线412电连接至一或多个外部组件。

参考图16，提供自半导体基板202的背表面202B检视的BSI影像感测器装置200的俯视图。图2至图15对应于沿线A-A’截取的BSI影像感测器装置200的横截面图。如图所示，BSI影像感测器装置200可包括分别与像素204A-C及衬垫结构1300实质上类似的其他像素及衬垫结构。根据各种实施例，此种像素可形成由一或多个衬垫阵列1604横向围绕的像素阵列1602，每个衬垫阵列包括衬垫结构1300中的一或多者。在一些实施例中，此种衬垫阵列1604可位于半导体基板202的周边周围。

在本揭示的一个态样中，揭示一种影像感测器装置。该影像感测器装置包括具有第一表面及第二表面的半导体层，第二表面与第一表面相对。影像感测器装置包括导电结构，设置在第一表面上，其中介电层设置在导电结构与第一表面之间。影像感测器装置包括衬垫区域，包括自第一表面至第二表面延伸穿过半导体层的凹部。衬垫区域进一步包括：间隔层，沿着凹部的内侧壁延伸；氧化物层，内衬于间隔层上方的凹部；及衬垫结构，延伸穿过氧化物层及介电层以与导电结构实体接触。

在一些实施例中，氧化物层的至少一部分与介电层直接接触。在一些实施例中，导电结构为多个横向互连结构中的一者，横向互连结构设置于半导体层的第一表面上方的多个金属化层中的最底层处。在一些实施例中，进一步包含在第一表面上方的多个辐射感测区域，辐射感测区域配置为用以吸收来自第二表面的辐射。在一些实施例中，辐射感测区域形成由衬垫区域横向围绕的阵列。在一些实施例中，间隔层包括具有第一横向宽度的上部部分及具有第二横向宽度的下部部分，第二横向宽度大于第一横向宽度。在一些实施例中，间隔层包括第一氧化物材料，且氧化物层包括第二氧化物材料，第一氧化物材料具有比第二氧化物材料大的蚀刻电阻率。在一些实施例中，间隔层与氧化物层包括相同的聚乙基恶唑啉(PEOX)，但间隔层具有比氧化物层大的蚀刻电阻率。在一些实施例中，间隔层与氧化物层包括选自由以下组成的群组的相同材料：氧化硅、无掺杂硅玻璃(USG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)及其组合，但间隔层具有比氧化物层大的蚀刻电阻率。在一些实施例中，凹部的深度为至少约2μm。

在本揭示的另一态样中，揭示一种影像感测器装置。影像感测器装置包括多个像素，设置在半导体层的第一表面上方。影像感测器装置包括装置层，设置在第一表面上方。影像感测器装置包括多个金属化层，设置在装置层上方。此些金属化层中的一者包括至少一个导电结构，此些金属化层中的此者比此些金属化层的其他者更接近第一表面。影像感测器装置包括氧化物层，设置在半导体层的第二表面上方，第二表面与第一表面相对，氧化物层亦内衬于凹部，凹部延伸穿过半导体层。影像感测器装置包括间隔层，设置在凹部的多个内侧壁与氧化物层之间。影像感测器装置包括衬垫结构，延伸穿过氧化物层及装置层，使得衬垫结构与至少一个导电结构实体接触。

在一些实施例中，装置层包括氮化物层，氮化物层覆盖第一表面中设置有像素的第一部分，但不覆盖第一表面中形成有凹部的第二部分。在一些实施例中，像素中的每一者配置为用以吸收来自第二表面的辐射。在一些实施例中，间隔层沿着凹部的些内侧壁延伸，且具有自半导体层的第一表面至第二表面逐渐变窄的轮廓。在一些实施例中，间隔层包括第一氧化物材料，且氧化物层包括第二氧化物材料，第一氧化物材料具有比第二氧化物材料大的蚀刻电阻率。在一些实施例中，间隔层与氧化物层包括相同的聚乙基恶唑啉(PEOX)，但间隔层具有比氧化物层大的蚀刻电阻率。在一些实施例中，间隔层与氧化物层包括选自由以下组成的群组的相同材料：氧化硅、无掺杂硅玻璃(USG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)及其一组合，但间隔层具有比氧化物层大的蚀刻电阻率。在一些实施例中，衬垫结构为位于半导体层的周边的多个衬垫结构中的一者，且像素由周边围绕。

在本揭示的又一态样中，一种方法包括在半导体层的第一表面上方形成多个像素，多个像素配置为用以吸收来自半导体层的第二表面的辐射。半导体层的第二表面与半导体层的第一表面相对。方法包括在半导体层的第一表面上方形成装置层。方法包括在装置层上方形成金属化层。方法包括蚀刻半导体层的第二表面以形成凹部，凹部与多个像素横向分离。方法包括形成沿着凹部的内侧壁延伸的间隔层。方法包括在第二表面上方形成氧化物层，其中间隔层夹在多个内侧壁与氧化物层之间。方法包括蚀刻氧化物层及装置层的一部分以暴露金属化层的一部分。方法包括沉积导电材料以形成电性连接至金属化层的暴露部分的衬垫结构。

在一些实施例中，间隔层具有自半导体层的第一表面至第二表面逐渐变窄的轮廓。

前文概述了若干实施例的特征，使得熟悉此项技术者可更佳地理解本揭示的各态样。熟悉此项技术者应了解，其可容易地将本揭示用作设计或修改其他制程及结构的基础，以实现本文所介绍的实施例的相同目的及/或达成相同优点。熟悉此项技术者亦应认识到，此种等效构造不脱离本揭示的精神及范围，且在不脱离本揭示的精神及范围的情况下，可对其可进行各种改变、替换及变更。