电子部件及其制造方法

技术领域

本发明涉及电子部件及其制造方法，特别涉及具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件及其制造方法。

背景技术

在专利文献1中，公开了具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件。专利文献1所记载的电子部件在基板上形成有电容器和电感器，由此作为LC滤波器发挥功能。通常，使用集合基板同时制作多个这样的电子部件，通过切割进行单片化来取得多个。

现有技术文献：

专利文献：

专利文献1：日本特开2008-34626号公报

发明内容

发明所要解决的技术问题

然而，若通过切割集合基板而将电子部件单片化，则电子部件的侧面变得平坦，因此从侧面的散热性未必高。此外，如果绝缘层的层数或厚度大，则也存在难以进行集合基板的切割的问题。

因此，本发明的目的在于，在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件中，提高从侧面的散热性。

此外，本发明的其它的目的在于，在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件的制造方法中，即使在绝缘层的层数或厚度大的情况下，也使切割容易化。

解决技术问题的技术手段

本发明的电子部件的特征在于，具备基板和在基板上交替层叠的多个导体层以及多个绝缘层，多个绝缘层中的规定的绝缘层的侧面具有比基板的侧面更后退的凹部和从凹部突出的凸部，凹部被由无机绝缘材料构成的电介质膜覆盖。

根据本发明，由于绝缘层的侧面具有凹凸形状，因此侧面的露出面积增加。由此，能够提高从侧面的散热性。而且，由于凹部被由无机绝缘材料构成的电介质膜覆盖，因此刚性提高，并且能够更有效地保护规定的绝缘层。

在本发明中，可以是：规定的绝缘层为多个绝缘层中的位于最下层的绝缘层。由此，能够进一步提高电子部件的刚性。在该情况下，可以是：位于最下层的绝缘层中的构成凹部的部分和基板以不介有所述电介质膜的方式相对。由此，能够缓和由电介质膜产生的应力。

在本发明中，可以是：由导体层构成的两个导体图案通过介有由与所述电介质膜相同的无机绝缘材料构成的其它的电介质膜而相对，从而构成电容器。由此，能够利用构成电容器的电介质膜来提高电子部件的刚性。

在本发明中，可以是：多个绝缘层的侧面均具有凹部和凸部。由此，侧面的露出面积进一步增加，因此从侧面的散热性进一步提高。

在本发明中，可以是：规定的绝缘层的侧面遍及整周具有凹部及凸部。由此，侧面的露出面积进一步增加，因此从侧面的散热性进一步提高。

在本发明中，可以是：基板的侧面与凸部的端面构成同一平面。由此，不会使电子部件的外径尺寸大型化至必要以上。

根据本发明的电子部件的制造方法，其特征在于，具备：第一工序，通过在基板上交替层叠包含牺牲图案的多个导体层和多个绝缘层来同时制作多个电子部件；第二工序，通过去除牺牲图案而在多个电子部件之间形成空间；以及第三工序，通过沿空间切断基板而将多个电子部件单片化，第一工序包括：在形成了多个导体层中的规定的导体层之后，在形成多个绝缘层中的埋入规定的导体层的规定的绝缘层之前，以由无机绝缘材料构成的电介质膜覆盖规定的导体层所包含的牺牲图案的上表面和侧面的工序；以及以使电介质膜中的覆盖规定的导体层所包含的牺牲图案的侧面的部分残留的方式，去除覆盖规定的导体层所包含的牺牲图案的上表面的部分的工序。

根据本发明，由于沿空间切断基板，因此即使在绝缘层的层数或厚度大的情况下，也能够容易地进行切割。而且，以残留电介质膜中的覆盖牺牲图案的侧面的部分的方式，将覆盖牺牲图案的上表面的部分去除，由此由电介质膜产生的应力得到缓和。而且，能够提高电子部件的刚性，并且能够更有效地保护规定的绝缘层。

发明的效果

这样，根据本发明，在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件中，能够提高从侧面的散热性，能够提高刚性，并且能够更有效地保护绝缘层。此外，根据本发明，在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件的制造方法中，即使在绝缘层的层数或厚度大的情况下，也能够容易地进行切割，并且能够制作刚性高且可靠性优异的电子部件。

附图说明

图1是用于说明本发明的一个实施方式的电子部件1的构造的截面图。

图2是用于说明电子部件1的制造方法的工序图。

图3是用于说明电子部件1的制造方法的工序图。

图4是用于说明电子部件1的制造方法的工序图。

图5是用于说明电子部件1的制造方法的工序图。

图6是用于说明电子部件1的制造方法的工序图。

图7是用于说明电子部件1的制造方法的工序图。

图8是用于说明电子部件1的制造方法的工序图。

图9是用于说明电子部件1的制造方法的工序图。

图10是用于说明电子部件1的制造方法的工序图。

图11是用于说明电子部件1的制造方法的工序图。

图12是用于说明电子部件1的制造方法的工序图。

图13是用于说明电子部件1的制造方法的工序图。

图14是用于说明电子部件1的制造方法的工序图。

图15是用于说明电子部件1的制造方法的工序图。

图16是用于说明电子部件1的制造方法的工序图。

图17是用于说明电子部件1的制造方法的工序图。

图18是用于说明电子部件1的制造方法的工序图。

图19是用于说明电子部件1的制造方法的工序图。

图20是用于说明电子部件1的制造方法的工序图。

图21是用于说明电子部件1的制造方法的工序图。

图22是用于说明电子部件1的制造方法的工序图。

图23是示出切割宽度D1、D2与空间A的关系的部分截面图。

图24是用于说明遍及侧面的整周形成凹凸形状的方法的概略俯视图。

图25是用于说明仅在外周的一部分形成凹凸形状的方法的概略俯视图。

图26是用于说明仅在外周的一部分形成凹凸形状的方法的概略俯视图。

图27是用于说明第一变形例的电子部件1A的构造的截面图。

图28是用于说明第二变形例的电子部件1B的构造的截面图。

符号的说明：

1、1A、1B 电子部件

2 基板

2s 基板的侧面

3 平坦化层

4 电介质膜

11～14 绝缘层

11a～14a 凹部

11b～14b 凸部

11s～14s 绝缘层的侧面

21～29 导体图案

30～38 牺牲图案

41～44、52～54、61～64、73、74 开口部

A 空间

D、D1、D2 切割宽度

E1、E2 端子电极

L 突出量

M1～M4、MM 导体层

P 镀层

R1～R4 抗蚀剂层

S 晶种层

具体实施方式

以下，参照附图对本发明的优选实施方式进行详细说明。

图1是用于说明本发明的一个实施方式的电子部件1的构造的截面图。

本实施方式的电子部件1是LC滤波器，如图1所示，具备基板2和在基板2的上表面交替层叠的导体层M1～M4和绝缘层11～14。作为基板2的材料，只要是化学/热稳定且应力产生少、能够保持表面的平滑性的材料即可，没有特别限定，可以使用单晶硅、氧化铝、蓝宝石、氮化铝、MgO单晶、SrTiO

导体层M1是位于最下层的导体层，包含导体图案21、22。导体图案21、22均由与平坦化层3相接的薄的晶种层S和设置在晶种层S上、膜厚比晶种层S大的镀层P构成。对于位于其它的导体层的导体图案也是同样的，由晶种层S和镀层P的层叠体构成。在此，导体图案21构成电容器的下部电极，其上表面以及侧面被电介质膜(电容绝缘膜)4覆盖。在电子部件1的外周部，电介质膜4被去除，由此应力被缓和。

在导体图案21的上表面介有电介质膜4而形成有导体图案23。导体图案23属于位于导体层M1与导体层M2之间的导体层MM，构成电容器的上部电极。由此，形成有将导体图案21作为下部电极、将导体图案23作为上部电极的电容器。导体层M1和导体层MM被绝缘层11覆盖。

导体层M2是设置于绝缘层11的表面的第2层的导体层，包含导体图案24、25。导体图案24经由设置于绝缘层11的开口部而与导体图案22、23连接。导体层M2被绝缘层12覆盖。

导体层M3是设置于绝缘层12的表面的第3层的导体层，包含导体图案26、27。导体图案26经由设置于绝缘层12的开口部而与导体图案24连接。导体层M3被绝缘层13覆盖。

导体层M4是设置于绝缘层13的表面的第4层的导体层，包含导体图案28、29。导体图案28经由设置于绝缘层13的开口部而与导体图案26连接。导体层M4被绝缘层14覆盖。

在绝缘层14的上表面设置有端子电极E1、E2。端子电极E1、E2经由设置于绝缘层14的开口部而分别与导体图案28、29连接。导体图案25、27、29例如是线圈图案的一部分，由此，在基板2上集成有电容器和电感器。

如图1所示，在本实施方式中，绝缘层11～14的侧面11s～14s不平坦，具有阶梯差。在此，“侧面”是指相对于层叠方向垂直的平面方向上的端面。并且，绝缘层11的侧面11s具有：凹部11a，其相较于基板2的侧面2s向内侧更后退(Setback)；以及凸部11b，其从凹部11a突出。其它的绝缘层12～14的侧面12s～14s也是同样的，具有：凹部12a～14a，其相较于基板2的侧面2s向内侧更后退；以及凸部12b～14b，其从凹部12a～14a突出。

本实施方式的电子部件1由于绝缘层11～14的侧面11s～14s具有凹凸形状，因此侧面11s～14s的露出面积增加，由此提高从侧面11s～14s的散热性。而且，在使本实施方式的电子部件1从图1所示的朝向上下翻转而搭载于电路基板的情况下，也难以产生覆盖端子电极E1、E2的焊料的向侧面11s～14s的绕入，因此可靠性提高。在此，凸部11b～14b的从凹部11a～14a的突出量L优选为5μm以上、10μm以下。这是因为，通过使突出量L为5μm以上，能够充分得到散热性的提高效果，并且通过使突出量L为10μm以下，能够充分抑制平面尺寸的增大。此外，关于凹部11a～14a的高度H，在后面描述的制造工艺上，与位于相同的导体层的导体图案的厚度一致。

进一步地，位于最下层的绝缘层11的侧面11s中的凹部11a被电介质膜4覆盖。由此，与在该部分不存在电介质膜4的情况相比，提高了电子部件1的整体的刚性，并且更有效地保护绝缘层11。相对于此，凸部11b、和连接凹部11a和凸部11b的台阶部未被电介质膜4覆盖，绝缘层11原本地露出。另外，绝缘层11中的构成凹部11a的部分和基板2不介有电介质膜4而相对。即，在电子部件1的外周部去除电介质膜4。由此，电介质膜4的应力得到缓和。

接着，对本实施方式的电子部件1的制造方法进行说明。

图2～图22是用于说明本实施方式的电子部件1的制造方法的工序图。在电子部件1的制造工艺中，使用集合基板来取得多个电子部件1，但以下说明的制造工艺着眼于1个电子部件1的制造工艺进行说明。

首先，如图2所示，在基板(集合基板)2上使用溅射法等来形成平坦化层3，研削或进行CMP等的镜面化处理而使其表面平滑化。然后，使用溅射法等在平坦化层3的表面形成晶种层S。接着，如图3所示，在晶种层S上旋涂抗蚀剂层R1后，以露出应形成导体层M1的区域的晶种层S的方式对抗蚀剂层R1进行图案化。在该状态下，通过进行将晶种层S作为供电体的电解镀，如图4所示，在晶种层S上形成镀层P。晶种层S和镀层P的层叠体构成导体层M1。在图4所示的截面中，在导体层M1包含有导体图案21、22以及牺牲图案31、32。然后，如图5所示，去除抗蚀剂层R1，如图6所示，当去除露出于表面的晶种层S时，导体层M1完成。晶种层S的去除可以通过蚀刻或离子铣削来进行。

接下来，如图7所示，对包含导体层M1的上表面以及侧面的整面成膜电介质膜4。作为电介质膜4，例如除了氮化硅(SiNx)或氧化硅(SiOx)等的常电介质材料以外，还可以利用公知的由铁电体材料等构成的无机绝缘材料。作为电介质膜4的成膜方法，可以使用溅射法、等离子体CVD法、MOCVD法、溶胶凝胶法、电子束蒸镀法等。

接着，如图8所示，通过使用与导体层M1的形成方法同样的方法，在导体图案21的上表面介有电介质膜4形成导体图案23。导体图案23也由晶种层S和镀层P的层叠体构成。由此，完成导体层MM，形成有将导体图案21作为下部电极，将导体图案23作为上部电极的电容器。虽然没有特别限定，但优选通过使导体层MM的膜厚比导体层M1的膜厚薄来提高导体层MM的加工精度，由此降低因加工精度引起的电容的偏差。

接着，如图9所示，形成不覆盖牺牲图案31、32，而覆盖导体图案21、22的抗蚀剂层R2。抗蚀剂层R2的边缘最终设定于比成为电子部件1的部分稍靠内侧的位置。通过在该状态下对电介质膜4进行蚀刻，如图10所示，最终去除成为电子部件1的外周部的部分的电介质膜4。电介质膜4的蚀刻优选使用离子研磨等各向异性高的蚀刻方法。由此，覆盖相对于基板2平行的部分、即平坦化层3的表面、或牺牲图案31、32的上表面的电介质膜4被去除，另一方面，覆盖相对于基板2垂直的部分、即牺牲图案31、32的侧面的电介质膜4，不被去除而残留。

接着，如图11所示，在形成了覆盖导体层M1、MM的绝缘层11之后，通过将绝缘层11图案化，如图12所示，在绝缘层11形成开口部41～44。由此，导体图案23、22的上表面分别经由开口部41、42而露出，覆盖导体图案31、32的上表面的电介质膜4分别经由开口部43、44而露出。

接着，如图13所示，在绝缘层11上形成抗蚀剂层R3之后，在抗蚀剂层R3形成开口部52。由此，覆盖导体图案22的上表面的电介质膜4经由开口部52而露出。在该状态下，通过进行离子铣削等，去除露出于开口部52的电介质膜4，使导体图案22的上表面露出。

然后，在去除抗蚀剂层R3之后，如图14所示，通过与导体层M1的形成方法同样的方法，在绝缘层11上构成导体层M2。在图14所示的截面中，导体图案24、25以及牺牲图案33、34包含于导体层M2。构成导体层M2的各导体图案和牺牲图案也由晶种层S和镀层P的层叠体构成。在此，导体图案24经由设置于绝缘层11的开口部而共通地连接于导体图案22、23，牺牲图案33、34经由设置于绝缘层11的开口部分别连接于牺牲图案31、32。接着，如图15所示，形成覆盖导体层M2的绝缘层12。

之后，通过重复同样的工序，如图16所示，依次形成导体层M3、绝缘层13、导体层M4以及绝缘层14。在图16所示的截面中，导体图案26、27以及牺牲图案35、36包含于导体层M3，导体图案28、29以及牺牲图案37、38包含于导体层M4。在此，导体图案26经由设置于绝缘层12的开口部而与导体图案24连接，牺牲图案35、36经由设置于绝缘层12的开口部而分别与牺牲图案33、34连接。此外，导体图案28经由设置于绝缘层13的开口部而与导体图案26连接，牺牲图案37、38经由设置于绝缘层13的开口部而分别与牺牲图案35、36连接。

接着，如图17所示，通过将绝缘层14图案化，形成开口部61、62。由此，导体图案28、29的上表面分别经由开口部61、62而露出。然后，如图18所示，在绝缘层14上形成端子电极E1、E2。端子电极E1经由设置于绝缘层14的开口部而与导体图案28连接，端子电极E2经由设置于绝缘层14的开口部而与导体图案29连接。

接着，如图19所示，通过将绝缘层14图案化，形成开口部63、64。由此，牺牲图案37、38的上表面分别经由开口部63、64而露出。然后，如图20所示，在包含端子电极E1、E2的绝缘层14的整面形成抗蚀剂层R4后，在抗蚀剂层R4形成使牺牲图案37、38露出的开口部73、74。在该状态下，通过进行使用了酸等的蚀刻，如图21所示，去除牺牲图案31～38。由此，在去除了牺牲图案31～38的区域形成有空间A。

然后，在去除了抗蚀剂层R4之后，如图22所示，通过沿空间A切断基板2，将电子部件1单片化。由此，完成本实施方式的电子部件1。

在此，图22所示的符号D为切割宽度(切割量)。切割宽度D比空间A的最大宽度窄，由此，单片化的电子部件1的侧面成为图1所示那样的凹凸形状。对切割宽度D与空间A的最小宽度的关系没有特别限定，如图23所示，如果切割宽度D1比空间A的最小宽度宽，则绝缘层11～14的凸部11b～14b的前端被去除，因此基板2的侧面2s与凸部11b～14b的端面构成同一平面。另一方面，如果切割宽度D2比空间A的最小宽度窄，则基板2的侧面2s从凸部11b～14b突出。为了尽可能减小电子部件1的外径尺寸，优选如前者那样将切割宽度设为D1。

在此，电子部件1的侧面可以遍及整周具有凹凸形状，也可以部分地具有凹凸形状。为了遍及侧面的整周形成凹凸形状，如作为俯视图的图24所示，只要在电子部件1的整周形成牺牲图案30即可。另一方面，为了仅在侧面的一部分形成凹凸形状，如作为俯视图的图25及图26所示，只要在电子部件1的外周的一部分形成牺牲图案30即可。在图25所示的例子中，在电子部件1的侧面中的除了角部以外的直线部形成牺牲图案30。在该情况下，由于在不存在牺牲图案30的角部残留绝缘层11～14，因此在单片化时需要对位于角部的绝缘层11～14进行切割。此外，在图26所示的例子中，在电子部件1的侧面中的角部形成牺牲图案30。在该情况下，由于在不存在牺牲图案30的直线部残留绝缘层11～14，因此在单片化时需要对位于直线部的绝缘层11～14进行切割。

如以上说明的那样，本实施方式的电子部件1由于绝缘层11～14的侧面11s～14s具有凹凸形状，因此提高从侧面11s～14s的散热性，并且覆盖端子电极E1、E2的焊料的向侧面11s～14s的绕入也难以产生。而且，在电子部件1的制造工艺中，由于沿通过牺牲图案31～38的去除而形成的空间A切割基板2，因此能够大幅地减轻施加于切割刀片的负荷。由此，即使在绝缘层的层数或厚度大的情况下，也能够容易地进行切割。

进而，由于位于最下层的绝缘层11的侧面11s中的凹部11a被电介质膜4覆盖，因此能够提高电子部件1整体的刚性，并且能够更有效地保护绝缘层11。相对于此，在与基板2平行的部分中，由于电介质膜4的一部分被除去，因此能够缓和电介质膜4的应力。

图27是用于说明第一变形例的电子部件1A的构造的截面图。

图27所示的电子部件1A与图1所示的电子部件1的不同点在于，凸部11b～14b的从凹部11a～14a的突出量不是恒定的，而是在每个绝缘层11～14不同。其它的基本的结构与图1所示的电子部件1相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。

图27所示的电子部件1A在将凸部11b～14b的从凹部11a～14a的突出量分别设为L1、L2、L3、L4的情况下，满足L2＞L4＞L3＞L1。如第一变形例的电子部件1A所例示的那样，在本发明中，突出量L1～L4不是必需为恒定的，也可以一部分或全部不同。如果使突出量L1～L4相互不同，则能够得到应力的分散效果。

图28是用于说明第二变形例的电子部件1B的构造的截面图。

图28所示的电子部件1B与图27所示的电子部件1A的不同点在于，突出量L1～L4满足L1＞L2＞L3＞L4。其它的基本的结构与图27所示的电子部件1A相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。根据这样的构造，能够进一步提高刚性容易不足的上层的绝缘层的刚性。

以上，对本发明的优选实施方式进行了说明，但本发明并不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，当然这些也包含在本发明的范围内。

例如，在上述实施方式中，以将本发明应用于LC滤波器的情况为例进行了说明，但成为本发明的对象的电子部件不限定于LC滤波器，也可以应用于其它种类的电子部件。

另外，在上述实施方式中，将位于最下层的导体层M1作为电容器的下部电极使用，但构成电容器的两个导体图案也可以属于任一个导体层。