一种国产化继电保护的核心元器件冗余结构确定方法

技术领域

本发明涉及电力系统继电保护技术领域，尤其涉及一种国产化继电保护的核心元器件冗余结构确定方法。

背景技术

继电保护作为保障电网安全、稳定运行的第一道防线，是整个电力系统的重要组成部分，其可靠性也是防止电网事故扩大和连锁反应的重要保证。CPU、DSP、FPGA、存储芯片、ADC、电源芯片等元器件作为继电保护装置的核心元器件，其每一个元器件的性能都将影响到整个继电保护装置的缺陷以及动作情况，从而对电力系统产生影响。继电保护装置核心元器件是维护继电保护系统可靠动作，保证大电网安全的关键环节。目前，国产芯片基础薄弱，产出的芯片在性能方面与进口芯片存在一定差距，也导致了各继电保护装置制造厂商所生产的装置不得不依赖于进口核心元器件，这使得国产化继电保护的核心元器件能否满足继电保护的可靠性问题越来越值得关注。

现有技术方案主要集中于对继电保护装置整体进行研究，对于保护装置的CPU、DSP、FPGA、存储芯片、ADC、电源芯片等核心元器件，一般默认为进口产品。采用国产化芯片替代后，核心元器件的性能可能有所下降，将导致继电保护可靠性下降，威胁电力系统安全。因此，有必要通过核心元器件冗余方式提高可靠性，以减少继电保护装置的故障概率。同时，应用尽量少的成本满足可靠性要求，现有技术方案缺乏国产化继电保护核心元器件冗余结构的确定方法。

发明内容

本发明的目的是提供一种国产化继电保护的核心元器件冗余结构确定方法，该方法易于实施，实用性强，可以准确的确定国产化继电保护核心元器件的冗余结构，具有重要的理论意义与工程价值。

本发明的目的是通过以下技术方案实现的：

一种国产化继电保护的核心元器件冗余结构确定方法，所述方法包括：

步骤1、首先从不同的冗余方式中选取适合的冗余方式；

步骤2、根据各核心元器件可靠性，求出各核心元器件在不同冗余方式下的失效率；

步骤3、根据继电保护装置的串联可靠性模型，求取核心元器件组合后的继电保护装置的失效率，选取不满足可靠性要求的冗余方式；

步骤4、按照核心元器件成本由低到高的顺序，元器件数量逐个递增，直至满足继电保护可靠性要求，并以此来确定满足国产化继电保护可靠性要求且最小成本的核心元器件冗余结构。

由上述本发明提供的技术方案可以看出，上述方法易于实施，实用性强，可以准确的确定国产化继电保护核心元器件的冗余结构，具有重要的理论意义与工程价值。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的国产化继电保护的核心元器件冗余结构确定方法流程示意图；

图2为本发明实施例所选取的三取二冗余配置逻辑图；

图3为本发明实施例所选取的四取二先或后与冗余配置逻辑图；

图4为本发明实施例所提供的核心元器件数量逐个递增方法流程图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

下面将结合附图对本发明实施例作进一步地详细描述，如图1所示为本发明实施例提供的国产化继电保护的核心元器件冗余结构确定方法流程示意图，所述方法包括：

步骤1、首先根从不同的冗余方式中选取适合的冗余方式；

在所述步骤1中，所选取适合冗余方式的过程具体为：

从理论上来说，冗余的元器件数量越多可靠性越高，但随之增加的成本也越高，在实际应用中无限增加元器件数量来提高可靠性的方法并不可取。综合考虑经济性与可靠性，四冗余法、三冗余法可以用尽量少的成本满足可靠性要求。进一步，根据少数服从多数原则，三冗余法中选取三取二冗余方式，而四冗余法中，四取二先或后与同时也包含了二取一逻辑原理，选择四取二先或后与冗余方式。

三取二冗余方式是指3个元器件中至少有2个元器件动作时，才动作出口的冗余方式。采用三取二冗余时，至少有2个元器件故障失效时，整个模块才会故障失效，其冗余配置逻辑如图2所示。假设同一类型的核心元器件具有相同的失效率，则三取二冗余方式下的失效率表达式为：

λ

四取二冗余方式是指4个元器件独立且功能完全相同，输出逻辑的方式不同，作用也不同。假设同一类型的核心元器件具有相同的失效率，采用两两先或然后输出再与的方式，其冗余配置逻辑如图3所示，则四取二先或后与冗余方式下的失效率表达式为：

λ

故选取的适合冗余方式为三取二和四取二先或后与冗余方式。

步骤2、根据各核心元器件可靠性，求出各核心元器件在不同冗余方式下的失效率；

在所述步骤2中，具体过程为：

首先根据不同核心元器件可靠性，基于所得的两种冗余方式的失效率表达式，得到各核心元器件在两种不同冗余方式下的失效率。

以具体实例来说，根据不同核心元器件可靠性，得到各核心元器件失效率如表1所示：

表1继电保护装置核心元器件失效率

进一步，将各核心元器件失效率代入两种冗余方式的失效率表达式，得到各核心元器件在两种不同冗余方式下的失效率如表2所示：

表2各核心元器件不同冗余方式失效率

步骤3、根据继电保护装置的串联可靠性模型，求取核心元器件组合后的继电保护装置的失效率，选取不满足可靠性要求的冗余方式；

在所述步骤3中，具体过程为：

根据继电保护装置串联可靠性模型原理，将各元器件分别采用同一种冗余方式组合，求取继电保护装置在两种不同冗余方式下的失效率，则继电保护装置在三取二冗余方式下失效率为：

继电保护装置在四取二先或后与冗余方式下失效率为：

其中，λ

进一步，设定一个继电保护装置可靠性最低要求，即继电保护装置允许的最大失效率λ

最后，在两种冗余方式中选取不满足继电保护装置可靠性要求的冗余方式，即λ＞λ

以具体实例来说，各元器件均用三取二冗余方式组合，得到继电保护装置在三取二冗余方式下的失效率为0.01812x10

进一步，设定继电保护装置允许的最大失效率λ

基于两种冗余方式的失效率，三取二冗余方式不满足可靠性要求，各核心元器件均为3个。

步骤4、按照核心元器件成本由低到高的顺序，元器件数量逐个递增，直至满足继电保护可靠性要求，并以此来确定满足国产化继电保护可靠性要求且最小成本的核心元器件冗余结构。

在所述步骤4中，具体过程为：

根据各核心元器件成本，由低到高顺序为a

首先增加1个a

若λ'≤λ

若λ'＞λ

以此类推，按成本由低到高顺序逐个增加核心元器件数量，直至满足继电保护可靠性要求，并以此来确定满足国产化继电保护可靠性要求且最小成本的核心元器件冗余结构。

以具体实例来说，继电保护装置各核心元器件成本如表3所示，则各核心元器件成本由低到高顺序为电源＜ADC＜DSP＜存储＜FPGA＜CPU。

表3继电保护装置核心元器件成本

首先增加1个电源元器件，则电源元器件个数为4，其余元器件个数为3，继电保护装置失效率为0.01799x10

继续增加1个ADC元器件，则电源、ADC元器件个数为4，其余元器件个数为3，继电保护装置失效率为0.01748x10

继续增加1个DSP元器件，则电源、ADC、DSP元器件个数为4，其余元器件个数为3，继电保护装置失效率为0.01613x10

由此可确定满足继电保护可靠性要求且最小成本时，继电保护装置中CPU、FPGA、存储元器件采用三取二冗余结构，电源、ADC、DSP元器件采用四取二先或后与冗余结构。

值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。