写辅助电路、器件及其方法

技术领域

本发明的实施例涉及写辅助电路、器件及其方法。

背景技术

集成电路存储器的一种常见类型是静态随机存取存储器(SRAM)器件。典型的SRAM存储器器件包括存储器单元阵列，每个存储器单元具有连接在较高参考电位和较低参考电位之间的六个晶体管。每个存储器单元具有两个存储节点，信息可以存储在存储节点处。第一节点存储期望的信息，而互补信息存储在第二存储节点处。SRAM单元具有不需要刷新即可保存数据的优势。

SRAM位单元可以工作的最低VDD电压(正电源电压)称为Vccmin。在Vccmin附近具有低单元VDD减少了泄漏电流，并且也减少了读取翻转的发生率。但是，具有高单元VDD改进了成功写入操作的可能性。因此，Vccmin由写入操作限制。

发明内容

根据本发明的一方面，提供了一种写辅助电路，包括：位线，具有近端和远端；第一开关晶体管和第二开关晶体管，分别连接到近端和远端，并且其中，第一开关晶体管和第二开关晶体管响应于写使能信号；以及第一电容器和第二电容器，第一电容器和第二电容器并联连接，其中，第一电容器连接到第一开关晶体管和第二开关晶体管中的至少一个，并且第二电容器连接到第一开关晶体管和第二开关晶体管，其中，在写使能信号导通第一开关晶体管和第二开关晶体管期间，第一电容器和第二电容器在近端和远端以时间时段保持平衡负电压。

根据本发明的另一方面，提供了一种写辅助器件，包括：第一晶体管开关和第二晶体管开关，第一晶体管开关连接到位线的近端并且第二晶体管开关连接到位线的远端，第一晶体管开关和第二晶体管开关响应于通过信号；MOS电容器和金属电容器，MOS电容器和金属电容器并联，MOS电容器直接连接到第一晶体管开关和第二晶体管开关中的至少一个，并且金属电容器直接连接到第一晶体管开关和第二晶体管开关；以及控制电路，控制电路在写入操作期间提供突跳信号，突跳信号从地电平下降到负电平，其中，将突跳信号施加到MOS电容器和金属电容器在通过信号施加到第一开关晶体管和第二开关晶体管期间在突跳信号的电压与近端和远端处的电压之间建立平衡的耦合。

根据本发明的又一方面，提供了一种在位线的近端和远端建立平衡负电压的方法，包括：并联连接MOS电容器和金属电容器，其中，MOS电容器的第二极板通过第一开关晶体管连接到位线的近端，并且金属电容器的第二极板通过第一开关晶体管连接到位线的近端且通过第二开关晶体管连接到位线的远端；将下降的负突跳电压施加到MOS电容器和金属电容器的第一极板；以及导通第一开关晶体管和第二开关晶体管，其中，MOS电容器和金属电容器耦合到近端和远端处的电压，并且向位线提供在时间时段内等于突跳电压的平衡电压。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是示出根据一些实施例的示例平衡负位线电压电路的方面的示意图。

图2A是示出一些实施例的在示例SRAM电路的不同操作电压下在远端写辅助电路中使用MOS电容器的建模结果的曲线图。

图2B是示出一些实施例的在示例SRAM电路的不同操作电压电平下在远端写辅助电路中使用金属电容器的建模结果的曲线图。

图2C是示出一些实施例的在示例SRAM电路的不同操作电压电平下在远端写辅助电路中使用MOS电容器和金属电容器两者的建模结果的曲线图。

图3是示出根据一些实施例的第一可选实施例的平衡负位线电压电路的方面的示意图。

图4是示出根据一些实施例的第二可选实施例的平衡负位线电压电路的方面的示意图。

图5是示出根据一些实施例的其中使用图1的平衡负位线电压电路的写辅助电路的功能框图。

图6A示出了根据一些实施例的在位线的近端处的与金属电容器响应相比的MOS电容器的响应。

图6B示出了根据一些实施例的在位线的远端处的与金属电容器响应相比的MOS电容器的响应。

图7是示出根据一些实施例的代表性中端电容器的形成的示意图。

图8是根据一些实施例的可以用于在写辅助电路中创建平衡负位线电压的方法的代表性框图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

在写入操作期间，可以向SRAM存储器阵列的位线提供“升压信号”。升压信号将位线降低到接地电压以下，这有助于写入操作。在与多个存储器单元相关联的位线的第一端(称为“近端”)处施加升压信号。多个存储器单元的位线的另一端称为“远端”。由于近端与远端之间的电阻和阵列泄漏电流，所以升压信号在端之间是不均匀或不平衡的。此外，在位线的近端侧需要过升压，以在位线的远端处实现有效的负电压电平。

因此，期望能够使得跨连接到位线的多个存储器单元的负位线电压(“NVSS”)更平衡的电路和方法，以优化写入Vccmin性能同时最小化对晶体管可靠性的影响。这对于许多芯片器件上电路以及包括例如SRAM存储器阵列的其他电路是有利的。根据本发明原理构造的实施例提供了改进的远端写入辅助。

现在转到图1，示出了示出根据一些实施例的示例平衡负位线电压电路的方面的示意图。电路总体上以10示出。将升压信号(在本文中也称为“突跳(Kick)”)提供给金属电容器11和MOS电容器12。由于两个电容器是并联的，因此各个电容相互叠加。金属电容器11的第二极板连接到第一NMOS晶体管13的漏极和第二NMOS晶体管14的漏极。第一NMOS晶体管13的源极连接到节点A15，节点A15位于存储器单元阵列17a-17n的近端处。第二NMOS晶体管14的源极连接到节点B16，节点B16位于存储器单元阵列17a-17n的远端处。W

在操作中，突跳信号从大约等于零的电压开始。当使能后，突跳信号变为负。在一些实施例中，范围在0-300mV之间，在其他实施例中，可以提供大约-100mV-200mV的范围，并且在其他实施例中，可以使用大约-200mV的值。当Y地址解码模块选择位线并且第一和第二NMOS晶体管13、14导通时，W

通过将金属电容器11的第二极板连到近端和远端，负电压被施加到近端和远端上并且建立远端写入辅助(far-end-write-assist，“FEWA”)。更具体地，通过提供跨存储器单元阵列的平衡NVSS升压信号来建立FEWA。创建平衡NVSS升压信号，是因为金属电容器11由低电阻金属构成(即，跨电容器的极板基本上没有电压降)，并且在该路径中没有阵列泄漏。因此，几乎没有电压差，以使提供给近端和远端的NVSS不平衡。在图1中的近端节点A15与远端节点B16之间示出了与单元17a-17n的阵列相关联的电阻18和泄漏。

根据以上描述，平衡负位线电路10将相同的负电压提供给节点A15处的近端和节点B16处的远端。通过将远端驱动到负电压，如上所述，建立了FEWA。这提供了跨各个位线上的多个存储器单元17a-17n更加平衡的NVSS电平。平衡的NVSS电平的优点是不需要过升压。此外，通过提供FEWA，即使位线电阻例如由于工艺缩放而增加，也可以采用负位线设计。因此，可以通过利用本发明的原理来减少总体设计和移植工作。

参考图2A，图示出了对于SRAM电路的不同操作电压仅在远端写辅助电路中使用MOS电容器的建模结果。该图示出通过仅使用MOS电容器，近端结果是负位线电压值大于远端值(如Y轴所示)。无论SRAM存储器阵列的操作电压(如x轴所示)如何，都会出现此结果。然而，随着操作电压的增加，差异更加明显(例如，近端>远端)。

图2B示出了在SRAM电路的不同操作电压电平下仅在远端写辅助电路中使用金属电容器的建模结果。在这种情况下，当FEWA开启时，远端结果比近端更加负。同样，无论SRAM存储器阵列的操作电压如何，都会出现此结果。然而，随着操作电压的增加，差异更大(例如，远端＞近端)。

图2C示出了在SRAM电路的不同操作电压电平下在远端写辅助电路中同时使用MOS电容器和金属电容器的建模结果。此处的结果表明，当FEWA关闭时，在较低的操作电压下远端(FEWA_on)和近端(FEWA_on)之间几乎没有间隙，而在较高的操作电压下存在很小的间隙。这说明了平衡近端和远端电压的优点。

MOS电容器12和金属电容器11是非常适合在SRAM环境中使用的电容器类型。MOS电容器具有金属氧化物半导体结构，该金属氧化物半导体结构通常包括具有薄氧化物层、绝缘体和顶部金属的半导体衬底。漏极和源极连接件是电容器的底部极板，并且顶部金属是栅极接触件。金属电容器通常是彼此堆叠并且由薄氧化物层隔开的金属极板。金属电容器可以构造为MIM(金属-绝缘体-金属)或MOM(金属-氧化物-金属)类型。然而，这两种类型通常都是非常准确和线性的(例如，电容与电压无关)。

尽管在一些实施例中使用了MOS电容器和金属电容器，但是应当理解，可以使用其他类型的电容器。替代的，应考虑电容器的功能是保持电容器极板之间的电压差然后将两端处的NVSS电压驱动至负电平。

参照图3，示出了根据一些实施例的第一可选实施例的平衡负位线电压电路10'。在该实施例中，MOS电容器12从近端到远端互换。其他元件保留以上关于图1描述的位置以及连接。然而，应当理解，在该实施例中，金属电容器11现在从远端提供负电压到近端。从该实施例将进一步理解，MOS电容器12的位置可以从近端到远端变化，同时仍然为位线提供更平衡的NVSS电平。

参照图4，示出了根据一些实施例的第二可选的平衡负位线电压电路10”。在该实施例中，除了MOS电容器12和金属电容器11之外，还并联增加了第一中端电容器20和第二中端电容器21。如以上结合图3所指出的，如在该可选方案中所描述的也示出了MOS电容器12的位置。

在一些实施例中，来自扩散边缘上多晶硅(poly on diffusion edge，“PODE”)栅极的中端电容器可以用于形成附加的耦合电容。这可以减少MOS电容器和/或金属电容器的基板面损失(real estate penalty)。此外，在鳍式场效应晶体管3D结构中，使用金属层(诸如金属0层M0)氧化物扩散(M0OD)或有源区域提供了利用更大的耦合电容器的机会，该耦合电容器可能存在于M0OD和多晶硅区域(例如，也称为“多晶硅”)之间。更进一步，通常存在大量可用的伪多晶硅，并且在某些情况下，有可能完全替换MOS电容器。

PODE结构可以在标准单元的边缘上形成，并在工艺期间用于保护半导体鳍的端。也就是说，PODE多晶硅结构没有电连接为MOS器件的栅极，而是在电路中没有功能的“伪”结构。PODE结构覆盖并保护单元中鳍的端，从而在工艺期间提供附加的可靠性。

在图7中示出了从PODE层创建电容器的典型示例。在700处示出了起始结构，并且在701处示出了包括电容器的修改结构。在标号703处显示了突跳电压，并且在标号704处显示了NVSS电压。起始结构700形成了两指MOS，两指MOS具有在706处的第一指和在707处的第二指。通过在标号708和709(即，如修改结构700所示)处包括通孔，中端电容器710可以形成在空的中端层707中。

图5示出了在一些实施例中可以与实现平衡负位线电压结合使用的功能块。控制块501包括芯片使能输入(CE)、时钟输入(CLK)和写入使能输入(WE)。从控制块输出的时钟脉冲被提供给X-解码块502以提供电路时序。对应于远端字线(WL-Far)至近端字线(WL-Near)，X-解码块502接收X地址(地址-X)信息并且解码信息，以将字线信号提供给适当的存储器单元17a-17n。

Y-解码块503接收Y地址(地址-Y)信息并且解码信息，以使能W

图5中的电容器504代表上述各种电容器(例如，金属电容器、MOS电容器和/或PODE电容器)的总电容，并且可以由提供实现FEWA的电容器的任何组合构成。除其他因素外，电容器504的期望尺寸或电容可以基于位线电容、所需的SRAM位线写入电压以及耦合效率来确定。

图6A和图6B示出了一起使用MOS电容器和金属电容器可以是有用的。首先参考图6A，与金属电容器相比，在近端处MOS电容器在第一时段期间提供更大的负电压。然而，MOS电容器的RC时间常数比金属电容器短。因此，金属电容器将电荷保持更长的时间并且处于更深的负电压。当两个电容器一起使用时，结果是在第一和第二时段内的负电压都大于单独使用两个电容器中的任一个。此外，可以使用NMOS或PMOS电容器，并且表现出相似的结果。图6B示出了远端处的随时间的电压。远端的结果与近端的结果相似。因此，MOS电容器与金属电容器一起使用的组合在更长的时段内提供更大的负电压。

尽管未明确示出，但是单元17a-17n形成可以由一个或多个SRAM器件组成的存储器阵列。每个SRAM器件可以形成为六晶体管SRAM存储器单元。然而，在其他实施例中可以采用其他SRAM存储器单元布置。此外，尽管附图示出了单个位线，但是应当理解，本发明可以与存储器阵列中的每条位线或位线的子集结合使用。

参考图8，总体上在800处公开了根据一些实施例的用于建立写辅助电路的平衡负位线电压的方法。首先，在框801处，并联连接MOS电容器和金属电容器，诸如分别为图1的电容器12和11。在框802处，两个电容器的第二极板通过第一开关晶体管13连接到位线的近端。在框803处，金属电容器的第二极板通过第二开关晶体管14连接到位线的远端。在框804处，将下降的负突跳电压施加到MOS电容器和金属电容器的第一极板。在一些实施例中，下降电压从零伏开始并且下降到负200mV。然而，在其他实施例中可以采用其他开始电压和结束电压。

在框805处，通过W

方法可以例如与存储器阵列中的一条或多条位线结合使用。特别地，写辅助电路可以采用平衡负位线来提高写入精度，同时限制了在近端处过驱动负电压电平的需要。在低压域中操作的存储器阵列(包括SRAM器件的存储器阵列)和其他电路可以采用这些技术。

公开的实施例包括写辅助电路，其中该电路附接到具有近端和远端的位线。第一和第二开关晶体管分别连接到近端和远端，并且第一和第二开关晶体管响应于写使能信号。第一电容器和第二电容器并联连接。第一电容器连接到第一开关晶体管和第二开关晶体管中的至少一个。第二电容器连接到第一和第二开关晶体管。以这种方式，在写使能信号导通第一开关晶体管和第二开关晶体管的同时，电容器在近端和远端以时间时段保持平衡负电压。

在上述写辅助电路中，将下降的负电压升压信号施加到第一电容器和第二电容器，以创建平衡负电压的电平。

在上述写辅助电路中，第一电容器是MOS电容器。

在上述写辅助电路中，第二电容器是金属电容器。

在上述写辅助电路中，第一电容器是MOS电容器，并且第二电容器是金属电容器。

在上述写辅助电路中，升压信号施加到第一电容器和第二电容器的第一极板，并且第一电容器和第二电容器的第二极板连接到第一开关晶体管和第二开关晶体管。

在上述写辅助电路中，升压信号下降到在0mV至负300mV范围内的电压。

在上述写辅助电路中，升压信号从0mV下降到负200mV。

在上述写辅助电路中，第一电容器或第二电容器中的至少一个由MOS晶体管的PODE中端部分形成。

根据进一步公开的实施例，公开了一种器件，包括：连接到位线的近端的第一晶体管开关，以及连接到位线的远端的第二晶体管开关。第一和第二晶体管开关响应于通过信号。MOS电容器和金属电容器并联连接，MOS电容器直接连接到第一晶体管开关和第二晶体管开关中的至少一个。金属电容器直接连接到第一和第二晶体管开关。控制电路在写入操作期间提供突跳信号。突跳信号从地面下降到负电平。将突跳信号施加到MOS电容器和金属电容器在通过信号施加到第一开关晶体管和第二开关晶体管期间在突跳信号的电压与近端和远端处的电压之间建立平衡的耦合。

在上述器件中，通过信号是由y-地址解码模块生成。

在上述器件中，突跳电压施加到MOS电容器的第一极板和金属电容器的第一极板。

在上述器件中，突跳电压在由控制模块生成之后被延迟和反相。

在上述器件中，MOS电容器的器件第二极板和金属电容器的器件第二极板连接到第一开关晶体管和第二开关晶体管。

在上述器件中，升压信号当被施加到MOS电容器和金属电容器时从0mV下降到负200mV。

在上述器件中，还包括：连接到在近端与远端之间的位线的多个SRAM存储器单元。

在上述器件中，还包括：多个近端位线和多个远端位线以及多个器件，每个器件对应于相应的位线。

根据又进一步公开的实施例，公开了一种在位线的近端和远端建立平衡负电压的方法。该方法包括并联连接MOS电容器和金属电容器，其中MOS电容器的第二极板通过第一开关晶体管连接到位线的近端。金属电容器的第二极板通过第一开关晶体管连接到位线的近端且通过第二开关晶体管连接到位线的远端。将下降的负突跳电压施加到MOS电容器和金属电容器的第一极板。导通第一开关晶体管和第二开关晶体管，其中，MOS电容器和金属电容器耦合到近端和远端处的电压，并且向位线提供在时间时段内等于突跳电压的平衡电压。

在上述方法中，还包括：响应于存储器单元的SRAM阵列中的y-地址解码模块信号而导通第一开关晶体管和第二开关晶体管。

在上述方法中，平衡电压在负100mV与负200mV之间。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。