一种用于5G移动通信的小型化高性能IPD带通滤波器

技术领域

本发明属于滤波器技术领域，特别涉及一种用于5G移动通信的小型化高性能IPD带通滤波器。

背景技术

滤波器是一种滤除不需要的信号，只让需要的信号通过的设备。带通滤波器的作用是允许某一特定频段的电磁波信号通过。理想带通滤波器的通带内信号衰减为零，即信号可以完全被传输，与此同时在阻带范围内信号完全不能被传输。此外，通带与阻带的交界处的衰减会发生突变，理论上从零变为无穷大。但实际中的带通滤波器并不会有完美的滤波曲线。随着射频前端电路复杂度的增加以及5G技术向着更高频段的发展，系统设计在尺寸、性能和成本方面对带通滤波器设计提出了更高的要求，小型化高性能的带通滤波器将更有利于其在射频系统或芯片模块中的集成应用。

5GHz频段相比传统的4GHz频段或者更低频段，容易被障碍物遮挡，但是它的覆盖范围变得更大。由于电磁波信号在传输的过程中会产生折射与反射现象，这一特性反而可以使信号传播到更广的区域范围。在5G信号发射与接收的过程中，滤波器起到重要作用，常见的滤波器种类有声表面波滤波器(SAW)和体声波滤波器(BAW)，但它们的工作频率通常位于3GHz以下，频率继续升高会导致通带边缘的频率选择性显著下降。

为了提高系统的综合性能，需要同时兼顾带通滤波器的尺寸和性能。滤波器等无源器件通常会使用的加工工艺包括低温共烧陶瓷(LTCC)技术和集成无源器件(IPD)技术。LTCC的加工精度较高，但其加工工序多，基板尺寸较大，难以实现进一步的小型化以及同射频前端芯片实现Flip-Chip封装。

为满足射频前端对滤波器提出的小型化需求，考虑采用IPD技术。IPD滤波器通常具有较大的带宽，且体积小，结构相对简单，功率容量较大，成本较低，能与后级芯片实现Flip-Chip封装。常见的IPD基板材料有砷化镓(GaAs)、玻璃(Glass)、硅(Silicon)、氧化铝(Al2O3)等，GaAs相比于其他几种材料，其加工得到的集总元件的品质因数更高，所以插入损耗更小。因此，采用GaAs IPD加工工艺来设计所需的带通滤波器是非常好的选择。目前，专用于5G移动通信的小型化、低插损以及陡峭频率截止特性的带通滤波器尚未见报道。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种用于5G移动通信的小型化高性能IPD带通滤波器，本发明是基于IPD技术的N78频段带通滤波器，旨在实现带通滤波器的宽带宽、小尺寸、低插损、高带外抑制以及较为陡峭的频率截止特性。

为了实现上述目的，本发明采用的技术方案是：

一种用于5G移动通信的小型化高性能IPD带通滤波器，包括GaAs介质基板和生长于GaAs介质基板上的IPD带通滤波器电路；所述IPD带通滤波器电路包括输入端口、输出端口、多条传输线以及位于输入端口与输出端口之间的电感电容谐振网络；所述电容电感谐振器网络包括LC并联谐振结构、LC串联谐振结构以及若干并联接地电容，所述LC并联谐振结构和LC串联谐振结构阻带中引入衰减极点，通过调节谐振结构中的电感值和电容值，改变衰减极点在阻带中的位置，使得低频端信号与高频端信号被抑制；通过调节所述接地电容的电容值，将高频信号引入地，从而形成带有多个衰减极点的带通滤波器波形。

在一个实施例中，所述电容电感谐振器网络包括依次信号连接的第一谐振器、第二谐振器和第三谐振器，所述第一谐振器包括第一LC并联谐振结构，第一LC并联谐振结构输入端和输出端设置两个并联接地电容；所述第二谐振器包括第一LC串联谐振结构和第二LC串联谐振结构，第一LC串联谐振结构和第二LC串联谐振结构并联在一个电容的两端；所述第三谐振器包括第二LC并联谐振结构，第二LC并联谐振结构的输入端设置一个接地电容，输出端设置第三LC串联谐振结构。

在一个实施例中，所述输入端口用于电压电流信号的输入，与第一谐振器的输入端连接；所述输出端口用于经过滤波处理的电压电流信号的输出，与第三谐振器的输出端连接；所述输入端口和输出端口均采用G-S-G结构，即地板-信号-地板结构。

在一个实施例中，所述第一谐振器由第一电容C1、第二电容C2、第三电容C3和第一电感L1组成；第二电容C2与第一电感L1组成第一LC并联谐振结构，其两端分别为第一谐振器的输入端和输出端，第一电容C1与第三电容C3是分别在第一谐振器输入端和输出端的接地电容；

所述第二谐振器由第二电感L2、第三电感L3、第四电容C4、第五电容C5和第六电容C6组成；第二电感L2与第四电容C4组成第一LC串联谐振结构，第三电感L3与第六电容C6组成第二LC串联谐振结构，沿信号方向，第一LC串联谐振结构和第二LC串联谐振结构分别接在第五电容C5的两端；第五电容C5的两端分别为第二谐振器的输入端和输出端；

所述第三谐振器由第四电感L4、第五电感L5、第七电容C7、第八电容C8、第九电容C9和第十电容C10组成；第七电容C7的一端为第三谐振器的输入端，另一端接第九电容C9和第八电容C8，第九电容C9与第四电感L4组成第二LC并联谐振结构，第五电感L5与第十电容C10组成第三LC串联谐振结构，第八电容C8为接地电容。

在一个实施例中，所述第一LC串联谐振结构中，第四电容C4接地；第二LC串联谐振结构中，第六电容C6接地；第三LC串联谐振结构中，第十电容C10接地。

在一个实施例中，所述第一电容C1～第十电容C10均为MIM平板电容，电容值均不超过4pF；所述第一电感L1～第五电感L5均为圆形平面螺旋电感，采用薄膜IPD技术在GaAs基板上生成，共由三层金属层构成，从上至下相隔的每两层金属层之间通过金属通孔连接，其电感值均不超过3nH。

在一个实施例中，所述第一LC并联谐振结构在高频端的4.8GHz附近产生一个衰减极点，所述第一LC串联谐振结构和第二LC串联谐振结构在1.8GHz和2.7GHz附近产生两个衰减极点，所述第二LC并联谐振结构在5.35GHz附近引入一个衰减极点，所述第三LC串联谐振结构在带外16.3GHz附近引入一个衰减极点。由此，在带外的低频端和高频端分别引入多个传输零点，实现较高的带外抑制。

在一个实施例中，各接地通孔位于外边框Ground上，通过Via连接到GaAs基底下方的地上。

在一个实施例中，所述电容电感谐振器网络用于屏蔽3.3—3.8Ghz以外的杂波信号，并允许3.3—3.8GHz范围内的信号通过。

在一个实施例中，所述GaAs介质基板厚度为100μm，PD带通滤波器的尺寸为3.3mm×3.8mm×0.1mm。

与现有技术相比，本发明的有益效果是：

本发明可用于5G移动通信系统中的射频前端系统，用于实现N78频段的信号滤波功能，具有小型化、高性能、易集成的特点。

小型化：本发明采用的是薄膜IPD技术，其加工精度高，有利于实现小型化，核心电路尺寸仅为2.4mm×2.3mm×0.1mm，相比于传统的LTCC带通滤波器尺寸更小。

本发明中的螺旋电感均采用薄膜IPD技术加工得到，相比于传统电感的体积更小，进而减小整体滤波器版图的尺寸。

本发明中的电容均为MIM电容，构造简单，集成度高，并且尺寸很小，单位面积的电容值较大。

易集成：本发明的电路拓扑结构为平面矩形，厚度很小，易于与其他电路模块集成。

高性能：本发明最终可以实现3.3GHz～3.8GHz通带范围内插损低于2.4dB，回波损耗大于15dB，直流DC到2.63GHz范围内衰减大于42dB，4.61GHz到8.47GHz范围内衰减大于40dB，8.47GHz到11.3GHz范围内衰减大于30dB，可见本发明实现的通带外衰减范围很大，带外抑制性能很好。此外，本发明在通带的下边缘和上边缘都可以实现较陡峭的频率截止特性，电路中由电感电容组成的谐振器结构分别在低频端的1.74GHz和2.52GHz处引入衰减极点，在高频端的4.6GHz、5.19GHz和7.59GHz三个频率点处引入三个衰减极点，因此可以抑制更多的干扰信号并且获得良好的频率截止特性。

成本低：薄膜IPD技术加工工序较少，工艺复杂度较低，使用的是晶圆制造批量生产的模式，在大规模生产时，其成本优势明显。

结构简单：本发明的电路拓扑结构用到5个集总电感和10个集总电容，元件数量少，连接方式只有串联和并联，布局清晰，结构简单。

附图说明

图1是本发明提供的一种用于5G移动通信的小型化高性能IPD带通滤波器的电路拓扑结构图。

图2是本发明提供的一种用于5G移动通信的小型化高性能IPD带通滤波器的三维电路结构示意图。

图3是本发明提供的第一谐振器效果示意图。

图4是本发明提供的第二谐振器效果示意图。

图5是本发明提供的第三谐振器效果示意图。

图6是本发明提供的一种用于5G移动通信的小型化高性能IPD带通滤波器的EM电磁仿真S参数结果曲线图。

图7是本发明提供的图6中通带部分放大后的局部S参数结果曲线图。

具体实施方式

下面结合附图和实施例详细说明本发明的实施方式。

本发明为一种用于5G移动通信的小型化高性能IPD带通滤波器，主要包括电路层、环绕电路层的接地方环以及GaAs介质基板。本发明电路层为生长于GaAs介质基板上的IPD带通滤波器电路，包括输入端口、输出端口、多条传输线以及位于输入端口与输出端口之间的电感电容谐振网络。电感电容谐振网络用于屏蔽3.3—3.8Ghz以外的杂波信号，并允许3.3—3.8GHz范围内的信号通过。

本发明电容电感谐振器网络主要包括LC并联谐振结构、LC串联谐振结构以及若干并联接地电容，通过采用LC并联谐振结构和LC串联谐振结构，在带外的低频端和高频端分别引入多个传输零点，实现较高的带外抑制，提高滤波器性能，本发明基于IPD技术实现了高带外抑制低插损，具有尺寸小，插损低，抑制高，性能稳定，批量加工成本可观等优点。

本发明的一种具体结构如图1所示，所述的电容电感谐振器网络包括依次信号连接的第一谐振器、第二谐振器和第三谐振器。输入端口1连接第一谐振器的输入端，第一谐振器的输出端连接第二谐振器的输入端，第二谐振器的输出端连接第三谐振器的输入端，第三谐振器的输出端连接输出端口2。输入端口1用于电压电流信号的输入，输出端口2用于经过滤波处理的电压电流信号的输出。

具体地，所述的第一谐振器主要包括第一LC并联谐振结构，第一LC并联谐振结构输入端和输出端设置两个并联接地电容，其中输入端接输入端口1；所述的第二谐振器包括第一LC串联谐振结构和第二LC串联谐振结构，第一LC串联谐振结构和第二LC串联谐振结构并联在一个电容的两端；所述的第三谐振器包括第二LC并联谐振结构，第二LC并联谐振结构的输入端设置一个接地电容，输出端设置第三LC串联谐振结构，其输出端接输出端口2。

其中，各电感采用圆形螺旋电感，通过减小电感线圈匝数，增加电感线圈直径，提高电感的Q值，降低滤波器的插入损耗，各电容可采用MIM电容。

本发明中，所述的输入端口1用于电压电流信号的输入，与第一谐振器的输入端连接；所述的输出端口2用于经过滤波处理的电压电流信号的输出，与第三谐振器的输出端连接；所述的输入端口1和输出端口2均采用G-S-G结构，即地板-信号-地板结构。

如图1和图2所示，第一谐振器由第一电容C1、第二电容C2、第三电容C3和第一电感L1组成。信号的输入端口1连接第一电容C1的输入端，第一电容C1的输出端接地，信号的输入端口1同时连接第二电容C2的输入端，第二电容C2的输出端连接第三电容C3的输入端，第三电容C3的输出端接地，第一电感L1与第二电容C2并联，第二电容C2的输出端连接第二电感L2以及第五电容C5的输入端。

在第一谐振器中，第二电容C2与第一电感L1组成第一LC并联谐振结构，其两端分别为第一谐振器的输入端和输出端，第一电容C1与第三电容C3是分别在第一谐振器输入端和输出端的接地电容。第一LC并联谐振结构会在高频端的4.8GHz附近产生一个衰减极点，电容具有通高频阻低频的电路特性，使得第一谐振器产生一部分低通效果和特定频段的带通，结果如图3所示。

如图1和图2所示，第二谐振器由第二电感L2、第三电感L3、第四电容C4、第五电容C5和第六电容C6组成。第三电容C3的输出端连接第二电感L2的输入端，第二电感L2与第四电容C4串联，第四电容C4的另一端接地，第二电感L2的输入端紧接着连接第五电容C5的输入端，第五电容C5与第七电容C7串联，其中间并联一个LC串联谐振结构，LC串联谐振结构由第三电感L3与第六电容C6串联组成，第六电容C6的另一端接地。

在第二谐振器中，第二电感L2与第四电容C4组成第一LC串联谐振结构，第三电感L3与第六电容C6组成第二LC串联谐振结构，沿信号方向，第一LC串联谐振结构和第二LC串联谐振结构分别接在第五电容C5的两端；第五电容C5的两端分别为第二谐振器的输入端和输出端。由此，第二谐振器中存在第一LC串联谐振结构和第二LC串联谐振结构两个并联到地的LC串联谐振结构，这两个LC谐振结构在1.8GHz和2.7GHz附近产生两个衰减极点，结果如图4所示。

如图1和图2所示，第三谐振器由第四电感L4、第五电感L5、第七电容C7、第八电容C8、第九电容C9和第十电容C10组成。第七电容C7与第九电容C9串联，其中间并联一个第八电容C8到地。第九电容C9的输出端连接第五电感L5的输入端，同时作为第三谐振器的输出端，第九电容C9与第四电感L4并联，第五电感L5与第十电容C10串联，第十电容C10的另一端接地。

在第三谐振器中，第七电容C7的一端为第三谐振器的输入端，另一端接第九电容C9和第八电容C8，第九电容C9与第四电感L4组成第二LC并联谐振结构，第五电感L5与第十电容C10组成第三LC串联谐振结构，第八电容C8为接地电容。由此，第二LC并联谐振结构在通带中5.35GHz附近引入一个衰减极点，第三LC串联谐振结构在带外16.3GHz附近引入一个衰减极点，结果如图5所示。

参考图2，布局元件时，为了减小电路的电阻损耗，需要减小传输线的长度以及弯折次数。同时，为了减小版图实际面积，将第四电感L4置于第九电容C9中间的空白处，并接上传输线形成并联结构。第二电感与第三电感的电感值均为3nH，实际电感线圈所占面积也较大，为了降低电感线圈间的互偶效应，尽量使得第二电感与第三电感之间的间距保持较大。

此外，为了减小接地点之间的相互串扰影响，外围接地环的宽度有所增加，同时打上接地通孔。

本发明中，第一谐振器、第二谐振器和第三谐振器中的LC并联谐振结构以及LC串联谐振结构可以在阻带中引入衰减极点，通过调节谐振结构中的电感值和电容值，可以改变衰减极点在阻带中的位置，使得低频端信号与高频端信号被抑制，通过调节并联到地的电容值则可以将高频信号引入地，从而形成带有多个衰减极点的带通滤波器波形。

本发明中，电容值均较小，最大不超过4pF，第一电容C1～第十电容C10的电容类型均为MIM平板电容，相当于平行板电容，其电容值较精确，电容值不会随着偏压的变化而变化。经过协同仿真优化，得到各个电容的具体数值如表1所示。

表1

本发明中，电感值均不超过3nH，第一电感L1～第五电感L5均为圆形平面螺旋电感，采用薄膜IPD技术在GaAs基板上生成，共由三层金属层构成，从上至下相隔的每两层金属层之间通过金属通孔连接。选择圆形螺旋电感而不选择方形螺旋电感，是因为圆形螺旋电感的品质因数Q更高，可以使得带通滤波器工作频带内的插入损耗更小。经过协同仿真优化，得到各个电感的具体数值如表2所示。

表2

本发明中，GaAs介质基板厚度为100μm，整体厚度较小，有利于集成到电路芯片中。

本发明中，各接地通孔位于外边框Ground上，通过Via连接到GaAs介质基板下方的地上。

本发明中，IPD带通滤波器的整体尺寸建议为3.3mm×3.8mm×0.1mm，面积较小，适用于5G移动通信中的小型化应用需求。

图6所示为本发明提供的一种用于5G移动通信的小型化高性能IPD带通滤波器的EM电磁仿真S参数结果曲线图。图6显示，带通滤波器的工作频段为3.3GHz～3.8GHz，通带外的低频端存在两个衰减极点，分别位于1.74GHz和2.52GHz附近，通带外的高频端存在两个衰减极点，分别位于5.2GHz和7.6GHz附近。由于衰减极点的存在，带通滤波器在直流DC到2.63GHz范围内衰减大于42dB，4.61GHz到8.47GHz范围内衰减大于40dB，8.47GHz到11.3GHz范围内衰减大于30dB，因此本发明可以实现很好的宽阻带信号抑制以及良好的频率截止特性。

图7为本发明提供的图6中通带部分放大后的局部S参数结果曲线图。由图7可知，带通滤波器通带内的最佳插入损耗值位于3.51GHz处，为1.86dB，滤波器的3dB相对带宽为18.3％。