形成Nord Flash位线的方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种形成Nord Flash位线的方法。

背景技术

Nord Flash结构非自对准工艺中，位线和字线区域同步刻蚀填上多晶硅。位线区域多晶硅去除和控制栅接触形成是分开刻蚀，需要使用两层光罩，成本较高。

为解决上述问题，需要提出一种新型的形成Nord Flash位线的方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种形成Nord Flash位线的方法，用于解决现有技术中Nord Flash结构非自对准工艺中，位线和字线区域同步刻蚀填上多晶硅。位线区域多晶硅去除和控制栅接触形成是分开刻蚀，需要使用两层光罩，成本较高的问题。

为实现上述目的及其他相关目的，本发明提供一种形成Nord Flash位线的方法，包括：

步骤一、提供衬底，所述衬底上形成叠层，所述叠层由自下而上依次堆叠的第一氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层和硬掩膜层组成，在所述叠层上形成有存储单元结构和与所述存储单元结构连接的的耦合带结构，其中，

所述存储单元结构包括形成于所述浮栅多晶硅层、极间介质层、控制栅多晶硅层和硬掩膜层上的第一、二凹槽；

所述第一凹槽中形成有字线侧墙，所述第一凹槽中形成有字线氧化层，在所述字线氧化层上形成有填充所述第一凹槽的字线多晶硅，所述第二凹槽中形成有位线侧墙，所述第二凹槽中形成有位线氧化层，在所述位线氧化层上形成有填充所述第二凹槽的位线多晶硅；

所述耦合带结构包括形成于所述浮栅多晶硅层、极间介质层、控制栅多晶硅层和硬掩膜层上的第三凹槽；

所述第三凹槽中形成有耦合带侧墙，所述第三凹槽中形成有耦合带氧化层，在所述耦合带氧化层上形成有填充所述第三凹槽的耦合带多晶硅；

步骤二、形成覆盖所述存储单元结构和所述耦合带结构的光刻胶层，光刻打开所述光刻胶层，使得所述位线多晶硅和所述耦合带结构裸露；

步骤三、利用多晶硅和所述硬掩膜层无选择比的刻蚀工艺刻蚀裸露的所述位线多晶硅和所述耦合带结构，使得刻蚀区域中的部分所述硬掩膜层保留在所述控制栅多晶硅层上；

步骤四、利用多晶硅相对于所述硬掩膜层、所述位线氧化层、所述耦合带氧化层、所述第一氧化层高选择比的刻蚀工艺刻蚀去除所述位线多晶硅和所述耦合带多晶硅。

优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。

优选地，步骤一中的所述极间介质层为ONO层，所述ONO层由自下上的第二氧化层、氮化层、第三氧化层组成。

优选地，步骤一中的所述字线侧墙、所述位线侧墙、所述耦合带侧墙的材料包括氧化物和氮化物中的至少一种。

优选地，步骤一中的所述字线氧化层、所述位线氧化层、所述耦合带氧化层的形成方法包括：在所述第一至三凹槽上形成隧穿氧化层；利用研磨去除所述第一至三凹槽之外的所述隧穿氧化层。

优选地，步骤一中的所述硬掩膜层的材料为二氧化硅。

优选地，步骤三中的所述刻蚀工艺为干法刻蚀。

优选地，步骤四中的所述刻蚀工艺为湿法刻蚀。

如上所述，本发明的形成Nord Flash位线的方法，具有以下有益效果：

本发明在光刻时同时打开存储单元结构区和耦合带结构区，通过特殊刻蚀方法完成最终形貌，节省一层光罩。

附图说明

图1显示为本发明的工艺流程示意图；

图2显示为本发明的光刻示意图；

图3显示为本发明的同时刻蚀形成位线和接触孔示意图；

图4显示为本发明的光刻版图示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1，本发明提供一种形成NordFlash位线的方法，包括：

步骤一、提供衬底101，衬底101上形成叠层，叠层由自下而上依次堆叠的第一氧化层102、浮栅多晶硅层103、极间介质层104、控制栅多晶硅层105和硬掩膜层106组成，在叠层上形成有存储单元结构和与存储单元结构连接的的耦合带结构，其中，

存储单元结构包括形成于浮栅多晶硅层103、极间介质层104、控制栅多晶硅层105和硬掩膜层106上的第一、二凹槽；

第一凹槽中形成有字线侧墙107，第一凹槽中形成有字线氧化层108，在字线氧化层108上形成有填充第一凹槽的字线多晶硅112，第二凹槽中形成有位线侧墙110，第二凹槽中形成有位线氧化层111，在位线氧化层111上形成有填充第二凹槽的位线多晶硅112；

耦合带结构包括形成于浮栅多晶硅层103、极间介质层104、控制栅多晶硅层105和硬掩膜层106上的第三凹槽；

第三凹槽中形成有耦合带侧墙113，第三凹槽中形成有耦合带氧化层114，在耦合带氧化层114上形成有填充第三凹槽的耦合带多晶硅115；

在本发明的实施例中，步骤一中的衬底101包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。

在本发明的实施例中，步骤一中的极间介质层104为ONO层，ONO层由自下上的第二氧化层、氮化层、第三氧化层组成。

在本发明的实施例中，步骤一中的字线侧墙107、位线侧墙110、耦合带侧墙113的材料包括氧化物和氮化物中的至少一种，例如侧墙为双层结构，其包括氧化层侧墙以及形成于氧化层侧墙上的氮化层侧墙。

在本发明的实施例中，步骤一中的字线氧化层108、位线氧化层111、耦合带氧化层114的形成方法包括：在第一至三凹槽上形成隧穿氧化层；利用研磨去除第一至三凹槽之外的隧穿氧化层，通常研磨的方法为化学机械平坦化研磨。

在本发明的实施例中，步骤一中的硬掩膜层106的材料为二氧化硅。

步骤二、形成覆盖存储单元结构和耦合带结构的光刻胶层201，光刻打开光刻胶层201，光刻胶层201的打开区域如图4所示，使得位线多晶硅112和耦合带结构裸露，形成如图2所示的结构；

步骤三、利用多晶硅和硬掩膜层106无选择比的刻蚀工艺刻蚀裸露的位线多晶硅112和耦合带结构，使得刻蚀区域中的部分硬掩膜层106保留在控制栅多晶硅层105上；

在本发明的实施例中，步骤三中的刻蚀工艺为干法刻蚀。

步骤四、利用多晶硅相对于硬掩膜层106、位线氧化层111、耦合带氧化层114、第一氧化层102高选择比的刻蚀工艺刻蚀去除位线多晶硅112和耦合带多晶硅115，可同时定义出位线多晶硅112的去除以及耦合带结构中接触孔的位置，形成如图3所示的结构。例如硬掩膜层106的材料为二氧化硅，通过位线多晶硅112区域和控制栅接触孔区域的同步刻蚀，刻蚀过程中通过二氧化硅和多晶硅选择比的变化，保证控制栅接触孔区域刻蚀按需停止，位线多晶硅112继续刻蚀去除，可节约一层光罩。

在本发明的实施例中，步骤四中的刻蚀工艺为湿法刻蚀。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

综上所述，本发明在光刻时同时打开存储单元结构区和耦合带结构区，通过特殊刻蚀方法完成最终形貌，节省一层光罩。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。