显示面板及其驱动方法

技术领域

本发明是有关于一种显示面板及其驱动方法。

背景技术

液晶显示器(LCD)的特征是兼备薄型、轻量、低功耗、低工作电压等。因此，迄今为止，在现有的各种平面显示板电子显示器中，LCD一直充当主角。

LCD的优点有：(1)低功耗，为节能型显示器。(2)低电压运行(几十伏)，可由IC直接驱动，驱动电路小型、简单。(3)元件为薄型，而且从大型显示器到小型显示器都可满足，特别适用于携带型装置。(4)属于非有源发光型显示，即使在明亮的环境，显示也是鲜明的。(5)容易实现彩色显示，因此便于显示功能的扩大及显示的多样化。(6)可以进行投影显示及组合显示，因此容易实现大画面(对角线为数米)显示。

然而，如何可以更进一步降低液晶显示器显示面板的功耗是业界努力方面之一。

发明内容

根据本发明一方面，提出一种显示面板，包括：一控制电路；一驱动电路，耦接至该控制电路，于该控制电路的控制下，该驱动电路产生多种电压；以及一有源区，耦接至该驱动电路，该有源区包括多个像素电路，该些像素电路接收由该驱动电路所产生的一第一与一第二共同电压，其中，该些像素电路之一第一像素电路与一第二像素电路分别接收该第一与该第二共同电压。于一第一时序时，该第一像素电路显示一第一帧之一第一子帧，该第一共同电压为一第一参考电平；于一第二时序时，该第一像素电路显示该第一帧之该第一子帧，该第一共同电压从该第一参考电平上升至一第二参考电平电位；于一第三时序时，该第一像素电路显示该第一帧之一第二子帧，该第一共同电压从该第二参考电平上升至一第三参考电平；于一第四时序时，该第一像素电路显示该第一帧之该第二子帧，该第一共同电压从该第三参考电平下降至该第二参考电平电位；于该第一时序时，该第二像素电路显示一第二帧之一第一子帧，该第二共同电压为该第三参考电平；于该第二时序时，该第二像素电路显示该第二帧之该第一子帧，该第二共同电压从该第三参考电平下降至该第二参考电平电位；于该第三时序时，该第二像素电路显示该第二帧之一第二子帧，该第二共同电压从该第二参考电平下降至该第一参考电平；以及于该第四时序时，该第二像素电路显示该第二帧之该第二子帧，该第二共同电压从该第一参考电平上升至该第二参考电平电位。

根据本发明另一方面，提出一种显示面板之驱动方法包括：于一第一时序时，该显示面板之多个像素电路之一第一像素电路显示一第一帧之一第一子帧，施加至该第一像素电路之一第一共同电压为一第一参考电平；于一第二时序时，该第一像素电路显示该第一帧之该第一子帧，该第一共同电压从该第一参考电平上升至一第二参考电平电位；于一第三时序时，该第一像素电路显示该第一帧之一第二子帧，该第一共同电压从该第二参考电平上升至一第三参考电平；于一第四时序时，该第一像素电路显示该第一帧之该第二子帧，该第一共同电压从该第三参考电平下降至该第二参考电平电位；于该第一时序时，该显示面板之该些像素电路之一第二像素电路显示一第二帧之一第一子帧，施加至该第二像素电路之一第二共同电压为该第三参考电平；于该第二时序时，该第二像素电路显示该第二帧之该第一子帧，该第二共同电压从该第三参考电平下降至该第二参考电平电位；于该第三时序时，该第二像素电路显示该第二帧之一第二子帧，该第二共同电压从该第二参考电平下降至该第一参考电平；以及于该第四时序时，该第二像素电路显示该第二帧之该第二子帧，该第二共同电压从该第一参考电平上升至该第二参考电平电位。

为了对本发明之上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1绘示根据本申请一实施例的显示面板的示意图。

图2显示根据本申请一实施例之像素电路之波形图。

图3A至图3D显示根据本申请图1实施例的有源区的数个电路实施例的示意图。

图4绘示根据本申请另一实施例的显示面板的示意图。

图5A至图5D显示根据本申请图4实施例的有源区的数个电路实施例的示意图。

图6显示根据本申请一实施例的显示面板之驱动方法之流程图。

【符号说明】

100:显示面板 110:控制电路

120:驱动电路 130:有源区

G1～GM:栅极驱动电压

D1～DN:数据电压

Vcom1、Vcom2、CFcom:共同电压

P:像素电路 T1:晶体管

C

S1～S5:时序

P’:像素电路

TFT_main、TFT_sub、TFT_TD:晶体管

C

400:显示面板 410:控制电路

420:驱动电路 430:有源区

TDcom：共同电压

610-680：步骤

具体实施方式

本说明书的技术用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释系以本说明书之说明或定义为准。本公开之各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。

请参照图1，其绘示根据本申请一实施例的显示面板的示意图。如图1所示，根据本申请一实施例的显示面板100包括：控制电路110、驱动电路120与有源区130。

控制电路110用以控制驱动电路120。

驱动电路120耦接至控制电路110。于控制电路110的控制下，驱动电路120产生多种电压给有源区130，其中，G1～GM代表栅极驱动电压，D1～DN代表数据电压，Vcom1与Vcom2代表两种独立的共同电压，亦可称为第一与第二共同电压，N与M为正整数。

有源区130耦接至驱动电路120。有源区130包括多个像素电路P、多个共同电压线、多条信号线。该些像素电路P通过该些信号线而接收由驱动电路120所产生的栅极驱动电压G1～GM与数据电压D1～DN。该些共同电压线耦接至该些像素电路P。该些共同电压线接收由驱动电路120所产生的共同电压Vcom1与Vcom2。

各该些像素电路P包括：晶体管T1、液晶电容C

当知，图1的像素电路P乃是用于举例，本申请并不受限于像素电路的种类，其他不同类型的像素电路亦可应用于本申请其他实施例中，此皆在本申请精神范围内。

图2显示根据本申请一实施例之像素电路之波形图。在图2中，P1与P2分别代表图1的两个不同像素电路，在进行显示时，像素电路P1与P2被施加不同极性。在底下，将一个帧分成正极性帧(+frame)与负极性帧(-frame)，其中，正极性帧(+frame)与负极性帧(-frame)亦可以分别称为第一子帧与第二子帧。

如图2所示，在此举例是以，在进行显示时，像素电路P1先显示正极性帧(+frame)，而后显示负极性帧(-frame)；相反地，像素电路P2先显示负极性帧(-frame)，而后显示正极性帧(+frame)。

在此说明像素电路P1的操作。先说明像素电路P1如何显示正极性帧(+frame)。

于栅极驱动电压开启晶体管T1时(如时序S1所示)，共同电压Vcom1为第一参考电平Vref1(低于第二参考电平Vref2，其中，例如但不受限于，第二参考电平Vref2为最佳Vcom(或可称为既定Vcom)，而第一参考电平Vref1是Vref1

现将说明像素电路P1如何显示负极性帧(-frame)。当显示负极性帧时，把共同电压Vcom1从第二参考电平Vref2上升至第三参考电平电位Vref3(如时序S3)，其中，例如但不受限于第三参考电平Vref3是Vref3>Vref2。当栅极驱动电压开启晶体管T1时，像素电路P1的储存电容Ctotal(Cst+Clc+其他杂散电容)被充电，充到接近数据信号Data1的电位。当栅极驱动电压关闭晶体管T1时，会有馈入效应把像素电压VP1往下降并维持于一负极性电位。当像素电压VP1电位稳定时(如时序S4)，把共同电压Vcom1从第三参考电平Vref3下降至第二参考电平电位Vref2，如此，利用电容耦合效应，把像素电压VP1电位往下降。使得共同电压Vcom1与像素电压VP1之间的压差维持所需的压差。于时序S5时，像素电路P1结束显示负极性帧(-frame)。

在此说明像素电路P2的操作。先说明像素电路P2如何显示负极性帧(-frame)。

于栅极驱动电压开启晶体管T2时(如时序S1所示)，共同电压Vcom2上升至第三参考电平Vref3。像素电路P2的储存电容Ctotal(Cst+Clc+其他杂散电容)被充电，充到接近数据信号Data2的电位，其中，图2中的VP2代表像素电路P2的电压。当栅极驱动电压关闭晶体管T2时，会有馈入效应把像素电压VP2往下降并维持于一负极性电位。当像素电压VP2电位稳定时(如时序S2)，把共同电压Vcom2从第三参考电平Vref3下降至第二参考电平电位Vref2，如此，利用电容耦合效应，把像素电压VP2电位往下降。使得共同电压Vcom2与像素电压VP2之间的压差维持所需的压差。于时序S3时，像素电路P2结束显示负极性帧(-frame)。

现将说明像素电路P2如何显示正极性帧(+frame)。当显示正极性帧时，把共同电压Vcom2从第二参考电平Vref2下降至第一参考电平电位Vref1(如时序S3)。当栅极驱动电压开启晶体管T2时，像素电路P2的储存电容Ctotal(Cst+Clc+其他杂散电容)被充电，充到接近数据信号Data2的电位。当栅极驱动电压关闭晶体管T2时，会有馈入效应把像素电压VP2往下降并维持于一正极性电位。当像素电压VP2电位稳定时(如时序S4)，把共同电压Vcom2从第一参考电平Vref1上升至第二参考电平电位Vref2，如此，利用电容耦合效应，把像素电压VP2电位往上升。使得共同电压Vcom2与像素电压VP2之间的压差维持所需的压差。于时序S5时，像素电路P2结束显示正极性帧(+frame)。

图3A至图3D显示根据本申请图1实施例的有源区的数个电路实施例的示意图。

图3A显示在列(column)驱动模式下的有源区的电路示意图。图3B显示在列-锯齿(column+zigzag)驱动模式下的有源区的电路示意图。图3C显示在双行点(2line dot)驱动模式下的有源区的电路示意图。图3D显示在点(dot)驱动模式下的有源区的电路示意图。

于图3A中，为达成行驱动模式，在进行显示时，第1列、第3列…的所有像素电路(标示为P+)先显示正极性帧(+frame)，而后显示负极性帧(-frame)，故其驱动方式类似于图2的像素电路P1；以及，第2列、第4列…的所有像素电路(标示为P-)先显示负极性帧(-frame)，而后显示正极性帧(+frame)，故其驱动方式类似于图2的像素电路P2。此外，以第1行的像素电路来看，第1行第1个像素电路的储存电容(Cst)耦接至共同电压Vcom1，而第1行第2个像素电路的储存电容(Cst)耦接至共同电压Vcom2，其余可依此类推。

图3B至图3D类似于图3A，故其细节在此省略。

请参照图4，其绘示根据本申请另一实施例的显示面板的示意图。如图4所示，根据本申请一实施例的显示面板400包括：控制电路410、驱动电路420与有源区430。

控制电路410用以控制驱动电路420。

驱动电路420耦接至控制电路410。于控制电路410的控制下，驱动电路420产生多种电压给有源区430，其中，G1～GM代表栅极驱动电压，D1～DN代表数据电压，Vcom1与Vcom2代表两种独立的共同电压。而TDcom代表又另一个独立的共同电压。共同电压TDcom为直流信号，一般设定在(Vref±1.5V)之间。

有源区430耦接至驱动电路420。有源区430包括多个像素电路P’、多个共同电压线、多条信号线。该些像素电路P’通过该些信号线而接收由驱动电路420所产生的栅极驱动电压G1～GM与数据电压D1～DN。该些共同电压线耦接至该些像素电路P’。该些共同电压线接收由驱动电路420所产生的共同电压Vcom1、Vcom2与TDcom。

各该些像素电路P’包括：第一晶体管TFT_main、第二晶体管TFT_sub、第三晶体管TFT_TD、第一液晶电容C

第一晶体管TFT_main具有：第一端(如源极端)接收数据电压D1～DN之一，第二端(如漏极端)耦接至第一液晶电容CLC_m与第一储存电容CST_m，以及，控制端(如栅极端)接收栅极驱动电压G1～GM之一。

第二晶体管TFT_sub具有：第一端(如源极端)接收数据电压D1～DN之一，第二端(如漏极端)耦接至第二液晶电容C

第三晶体管TFT_TD具有：第一端(如源极端)耦接至第二晶体管TFT_sub的第二端，第二端(如漏极端)耦接至共同电压TDcom(也可以称为第四共同电压)，以及，控制端(如栅极端)接收栅极驱动电压G1～GM之一。

第一液晶电容CLC_m耦接于第一晶体管TFT_main的第二端与共同电压CFcom之间。第一储存电容C

第二液晶电容C

当知，图4的像素电路P乃是用于举例，本申请并不受限于像素电路的种类，其他不同类型的像素电路亦可应用于本申请其他实施例中，此皆在本申请精神范围内。

原则上，图4的本申请一实施例之像素电路之波形图与操作原则可以参考图2，故其细节在此省略。

图5A至图5D显示根据本申请图4实施例的有源区的数个电路实施例的示意图。

图5A显示在列驱动模式下的有源区的电路示意图。图5B显示在列-锯齿驱动模式下的有源区的电路示意图。图5C显示在双行点驱动模式下的有源区的电路示意图。图5D显示在点驱动模式下的有源区的电路示意图。

于图5A中，为达成列驱动模式，在进行显示时，第1列、第3列…的所有像素电路(标示为P’+)先显示正极性帧(+frame)，而后显示负极性帧(-frame)，故其驱动方式类似于图2的像素电路P1；以及，第2列、第4列…的所有像素电路(标示为P’-)先显示负极性帧(-frame)，而后显示正极性帧(+frame)，故其驱动方式类似于图2的像素电路P2。此外，以第1行的像素电路来看，第1行第1个像素电路的储存电容(第一储存电容C

图5B至图5D类似于图5A，故其细节在此省略。

图6显示根据本申请一实施例的显示面板之驱动方法之流程图。根据本申请一实施例的显示面板之驱动方法包括：(610)于一第一时序时，该显示面板之多个像素电路之一第一像素电路显示一第一帧之一第一子帧，施加至该第一像素电路之一第一共同电压为一第一参考电平；(620)于一第二时序时，该第一像素电路显示该第一帧之该第一子帧，该第一共同电压从该第一参考电平上升至一第二参考电平电位；(630)于一第三时序时，该第一像素电路显示该第一帧之一第二子帧，该第一共同电压从该第二参考电平上升至一第三参考电平；(640)于一第四时序时，该第一像素电路显示该第一帧之该第二子帧，该第一共同电压从该第三参考电平下降至该第二参考电平电位；(650)于该第一时序时，该显示面板之该些像素电路之一第二像素电路显示一第二帧之一第一子帧，施加至该第二像素电路之一第二共同电压为该第三参考电平；(660)于该第二时序时，该第二像素电路显示该第二帧之该第一子帧，该第二共同电压从该第三参考电平下降至该第二参考电平电位；(670)于该第三时序时，该第二像素电路显示该第二帧之一第二子帧，该第二共同电压从该第二参考电平下降至该第一参考电平；以及(680)于该第四时序时，该第二像素电路显示该第二帧之该第二子帧，该第二共同电压从该第一参考电平上升至该第二参考电平电位。

在现有技术中，由于共同电压是固定不变的，所以，数据信号需要比较高的电平才能达到所需的共同电压与像素电压之间的压差，故而，现有技术比较耗能。

相反地，在本申请上述与其他可能实施例中，于显示正极性帧与负极性帧时，像素电路的共同电压是会变动的，通过电容耦合效应，使得共同电压的变化会影响像素电压，如此一来，即便是数据信号的电平较低，仍可以达到所需的共同电压与像素电压之间的压差，故而，本申请实施例相较于现有技术较为省电。

综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域技术人员在不脱离本发明之精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附之权利要求书所界定范围为准。