电子封装件及其制法

技术领域

本发明有关一种半导体装置，尤指一种具屏蔽结构的电子封装件及其制法。

背景技术

随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为提升电性品质，多种半导体产品具有屏蔽的功能，以防止电磁干扰(ElectromagneticInterference，简称EMI)。

如图1A所示，现有避免EMI的射频(Radio frequency，简称RF)模块1于一封装基板10上置放多个半导体芯片11、被动元件19与屏蔽件12，该些半导体芯片11与被动元件19电性连接该封装基板10，且该屏蔽件12位于两相邻的半导体芯片11之间。接着，形成一封装胶体13于该封装基板10上，以包覆该半导体元件11与该屏蔽件12。之后，将一金属层14形成于该封装胶体13上以保护该些半导体芯片11免受外界EMI影响。

但是，现有射频模块1中，若该些半导体芯片11的电磁波太强，而两者之间仅通过单一金属板作为屏蔽件12，如图1B所示，将无法避免各该半导体芯片11之间的电磁干扰(EMI)，导致各该半导体芯片11的信号传递容易发生错误。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以解决现有技术中的至少部分问题。

本发明的电子封装件，包括：承载结构；多个电子元件，其设于该承载结构上且电性连接该承载结构；以及屏蔽结构，其设于该承载结构上并位于该多个电子元件的任二者之间，其中，该屏蔽结构形成有至少一空腔及位于该至少一空腔相对两侧的屏蔽件，使多个该屏蔽件位于该多个电子元件的任二者之间。

本发明还提供一种电子封装件的制法，包括：将多个电子元件设于一承载结构上，且令该多个电子元件电性连接该承载结构；以及将屏蔽结构设于该承载结构上，以令该屏蔽结构位于该多个电子元件的任二者之间，其中，该屏蔽结构形成有至少一空腔及位于该至少一空腔相对两侧的屏蔽件，使多个该屏蔽件位于该多个电子元件的任二者之间。

前述的电子封装件及其制法中，该屏蔽结构具有宽度不同的多个段部，以令该至少一空腔形成于该多个段部的较宽者上。例如，该多个段部的较宽者的宽度至多大于该多个段部的较窄者的宽度的10倍。

前述的电子封装件及其制法中，该屏蔽结构的顶面呈类工字形、类Z字形或类中字形。

前述的电子封装件及其制法中，该至少一空腔的深度小于或等于该屏蔽结构的厚度。

前述的电子封装件及其制法中，该至少一空腔的深度为该屏蔽结构的厚度的1/5至4/5。

前述的电子封装件及其制法中，还包括形成包覆层于该承载结构上，以令该包覆层包覆该多个电子元件与该屏蔽结构。例如，该屏蔽结构的至少部分表面外露于该包覆层。进一步，可形成遮蔽层于该包覆层上。

前述的电子封装件及其制法中，该至少一空腔开口朝向该承载结构及/或该至少一空腔形成于该屏蔽结构的顶面上。

由上可知，本发明的电子封装件及其制法中，主要通过该屏蔽件的设计，以于相邻两电子元件之间形成多道屏蔽件，使其中一电子元件的电磁信号经由该些屏蔽件反射而远离另一电子元件，故相比于现有技术，本发明的电子元件之间不会相互电磁干扰，进而使终端产品的可靠性更佳。

附图说明

图1A为现有射频模块的剖视示意图。

图1B为图1A的局部立体示意图。

图2A至图2C为本发明的电子封装件的制法的剖视示意图。

图2A-1为图2A的局部立体示意图。

图2A-2为图2A-1的前视平面示意图。

图2C-1为图2C的另一实施例的剖视示意图。

图2C-2为图2C的其它实施例的立体示意图。

图2D为图2C的局部剖视示意图。

图3A为图2A-1的另一实施例的立体示意图。

图3B为图2C的另一实施例的剖视示意图。

图4A为图3A的另一实施例的立体示意图。

图4B为图3B的另一实施例的剖视示意图。

图4C为图2A-1的其它实施例的立体示意图。

图5A为图2C的其它实施例的剖视示意图。

图5B为图5A的局部立体示意图。

图6A为图2C的又一实施例的剖视示意图。

图6B为图6A的局部立体示意图。

图6C为图6B的另一实施例的立体示意图。

图7为图6B的其它实施例的剖视示意图。

主要组件符号说明

1 射频模块

10 封装基板

11 半导体芯片

12 屏蔽件

13 封装胶体

14 金属层

19 被动元件

2,3,4,5,6 电子封装件

20 承载结构

20a 第一侧

20b 第二侧

201 电性接触垫

202 外接垫

21a,21b,29 电子元件

210 导电凸块

22,32,42,42c,52,62,72屏蔽结构

22a,32a,42a,62a,72a 顶面

220 空腔

220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,

620b,720a,720b 屏蔽件

221,421 第一段部

222,422 第二段部

223,423 主段部

23 包覆层

23a 第一表面

23b 第二表面

23c 侧面

230 凹部

24 遮蔽层

25 绝缘保护层

250 开孔

27 导电元件

28 导电层

D1,D2,D3,R1,R2,W1,W2,W3 宽度

d 深度

H,h 高度

t1,t2 厚度

T1,T2,T3 电磁波强度。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2C为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，提供一承载结构20，其具有相对的第一侧20a与第二侧20b，且于该承载结构20的第一侧20a上设有相互分隔的多个电子元件21a,21b,29，并设置一屏蔽结构22于该承载结构20的第一侧20a上。

所述的承载结构20为具有核心层的线路构造或无核心层(coreless)的线路构造，其具有一由至少一介电层与设于该介电层上的线路层，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，且最外层的线路层具有多个电性接触垫201及至少一外接垫202。

于本实施例中，形成该线路层的材料为铜，而形成该介电层的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。

应可理解地，该承载结构20亦可为其它承载芯片的载体，如有机板材、晶圆(wafer)、或其它具有金属布线(routing)的载板，并不限于上述。

所述的电子元件21a,21b,29为主动元件、被动元件或其组合者，且该主动元件为例如半导体芯片(如电子元件21a,21b)，而该被动元件(如电子元件29)为例如电阻、电容及电感。

于本实施例中，该电子元件21a,21b为射频芯片，如蓝芽芯片或Wi-Fi芯片，但亦可为其它不受电磁波干扰的电子元件21a,21b。例如，该电子元件21a,21b通过多个如焊锡材料的导电凸块210以覆晶方式设于该承载结构20的电性接触垫201上以电性连接该线路层；或者，该电子元件21a,21b可通过多个焊线(图略)以打线方式电性连接该电性接触垫201。然而，有关该电子元件21a,21b电性连接该线路层的方式不限于上述。

所述的屏蔽结构22位于两个电子元件21a,21b之间，且形成有至少一开口朝向该承载结构20的空腔220。于本实施例中形成有两空腔220，以令该空腔220的相对两侧的侧壁作为屏蔽件220a,220b,220c，使本实施例中采用凹陷方式设计该屏蔽件220a,220b,220c，如形成有三个屏蔽件220a,220b,220c，且多个该屏蔽件220a,220b,220c位于两个电子元件21a,21b之间。

请配合参阅图2A-1，于本实施例中，该屏蔽结构22为导电条状体，其定义有墙形主段部223及分别邻接该主段部223相对两端的第一段部221与第二段部222，以令该第一段部221与第二段部222上形成多个该空腔220，且该主段部223的底面与该屏蔽件220a,220b,220c的端面齐平。例如，该第一段部221的宽度D1等于该第二段部222的宽度D2，且该第一段部221的宽度D1大于该主段部223的宽度D3(即D1＝D2>D3)，使该屏蔽结构22的顶面22a呈类工字形或狗骨头状。较佳地，该第一段部221的宽度D1至多大于该主段部223的宽度D3的10倍(即D3

进一步，该空腔220的深度d小于该屏蔽结构22的厚度t1，如图2A-2所示，即该空腔220相对该承载结构20的第一侧20a的高度h小于该屏蔽结构22相对该承载结构20的第一侧20a的高度H。例如，该空腔220的深度d为该屏蔽结构22的厚度t1的1/5至4/5(即d＝t/5～4t/5)。

再者，该空腔220为通道形式，且该屏蔽结构22于至少一段部上的空腔220的数量可为偶数或奇数，故于该第一段部221或第二段部222上，该空腔220的数量可为偶数(如两个)；或者，如图3A及图3B所示的空腔220的数量为奇数(如一个)，使该屏蔽结构32的顶面32a呈类Z字形，且该屏蔽件320a,320b的数量减为两个。

另外，该屏蔽结构32的顶面32a呈类Z字形，可采用垫高方式设计屏蔽件420a,420b，如图4A及图4B所示的屏蔽结构42，于该第一段部221与第二段部222上均形成宽度R1,R2不同的两屏蔽件420a,420b，以作为支撑脚，使该主段部223悬空，且该两屏蔽件420a,420b周围形成空腔220。

因此，有关该屏蔽结构22的结构种类繁多，并无特别限制，只要具有该空腔220即可。例如，如图4C所示的屏蔽结构42c，其第一段部421的宽度W1等于该第二段部422的宽度W2，且该第一段部421的宽度W1小于该主段部423的宽度W3，使该屏蔽结构42c的顶面42a呈类中字形，且该空腔220的位置设位于该主段部423。

另外，该屏蔽结构22可通过如焊锡材料或导电膏的导电层28结合于该承载结构20的外接垫202上，以接地连接该承载结构20。例如，该些屏蔽件220a,220b,220c均通过该导电层28接地连接该承载结构20；或者，该屏蔽结构22仅以局部屏蔽件220b通过该导电层28接地连接该承载结构20，如图2C-1所示，而其它屏蔽件220a,220c仅置放于该外接垫202上，供作支撑用。进一步，该承载结构20的第一侧20a可配置一如防焊材的绝缘保护层25，以令该绝缘保护层25形成多个外露该外接垫202的开孔250，供该导电层28位于该开孔250中，以避免该导电层28溢流至该空腔220中。

如图2B所示，形成一包覆层23于该承载结构20的第一侧20a上，以令该包覆层23包覆该电子元件21a,21b,29与该屏蔽结构22，其中，该包覆层23具有相对的第一表面23a与第二表面23b及邻接该第一表面23a与第二表面23b的侧面23c，以令该屏蔽结构22外露于该包覆层23的第一表面23a，并使该包覆层23以其第二表面23b结合至该承载结构20的第一侧20a上。

于本实施例中，该包覆层23为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层23的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该承载结构20上。

再者，可通过整平制程，使该包覆层23的第一表面23a齐平该屏蔽结构22的顶面22a，以令该屏蔽结构22的顶面22a外露出该包覆层23的第一表面23a。例如，该整平制程通过研磨方式移除该包覆层23的部分材料，甚至于可研磨移除该屏蔽结构22的部分材料，以令该空腔220连通及外露于该包覆层23的第一表面23a，如图5A及图5B所示的屏蔽结构52，使其屏蔽件520a,520b,520相互分离，且该空腔220的深度d等于该屏蔽结构52的厚度t2。

或者，可通过研磨方式或雷射方式移除该包覆层23的第一表面23a的部分材料，以形成凹部230于该包覆层23的第一表面23a上，如图2C-1所示，使该些屏蔽结构22的部分顶面22a外露于该凹部230。

另外，于其它实施例中，该屏蔽结构22亦可外露于该包覆层23的侧面23c。例如，第一段部221(或第二段部222)及其空腔220可外露于包覆层23的侧面23c，如图2C-2所示。

如图2C所示，通过如电镀金属的方式形成一遮蔽层24于该包覆层23的第一表面23a上，以令该遮蔽层24接触该屏蔽结构22的顶面22a，使该遮蔽层24电性连接该屏蔽结构22，甚至于可令该遮蔽层24延伸至该包覆层23的侧面23c上以形成本发明的电子封装件2。之后，可形成多个如焊球的导电元件27于该承载结构20的第二侧20b上，并电性连接该承载结构20的线路层，从而供后续接置如封装结构、芯片或电路板等电子装置(图略)。

于本实施例中，形成该遮蔽层24的材料如金、银、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)、不锈钢(Sus)等。

再者，亦可通过涂布(coating)、溅镀(sputtering)、化镀、无电镀或蒸镀等方式形成该遮蔽层24。或者，该遮蔽层24可为金属盖板或导电膜，以贴固于该包覆层23的第一表面23a上。

另外，若该些屏蔽结构22的部分顶面22a外露于该凹部230，则如图2C-1所示，该遮蔽层24将延伸至该凹部230中以接触该屏蔽结构22的顶面22a。或者，若该屏蔽结构22外露于该包覆层23的侧面23c，如图2C-2所示，则该遮蔽层24接触该屏蔽结构22的第一段部221(或第二段部222)。

另外，如图6A所示，该空腔220亦可形成于该屏蔽结构62的顶面62a上，如图6B所示的一个或图6C所示的两个，甚至多个，其自该第一区段221(及/或该第二区段222)延伸至该主区段223，以形成横跨该第一区段221(及/或该第二区段222)与该主区段223的屏蔽件620a,620b。应可理解地，该空腔220于该屏蔽结构72的顶面72a上亦可仅形成于该第一区段221及/或该第二区段222)处，如图7所示，而未延伸至该主区段223处，以于该第一区段221(及/或该第二区段222)上形成屏蔽件720a,720b。

因此，该些电子元件21a,21b,29的周围覆盖有该屏蔽结构22,32,42,42c,52,62,72与该遮蔽层24，使该电子封装件2于运作时，该些电子元件21a,21b,29不会遭受外界的电磁干扰(EMI)，且该些电子元件21a,21b之间亦不会相互电磁干扰，因而该电子封装件2的电性运作功能得以正常，进而不会影响整体该电子封装件2的电性效能。

进一步，本发明的电子封装件2,3,4,5,6通过该空腔220的设计，以于相邻两电子元件21a,21b之间形成多道相互间隔的屏蔽件220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,620b,720a,720b，使其中一电子元件21a的电磁信号经由该些屏蔽件220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,620b,720a,720b反射(如图2D所示的电磁波方向R1,R2,R3)而远离另一电子元件21b(或该被动元件29)，甚至于经由该些屏蔽件220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,620b,720a,720b缓冲而减弱(如图2D所示的电磁波强度T1,T2,T3)，故相比于现有技术，本发明的该些电子元件21a,21b之间不会相互电磁干扰，进而使终端产品的可靠性更佳。

较佳地，该空腔220设于干扰信号较强处，例如，该屏蔽结构22的宽度D1,D2较宽处的第一段部221与第二段部222；或者，该屏蔽结构42c的宽度D3较宽处的主段部423。

本发明亦提供一种电子封装件2,3,4,5,6，包括：一承载结构20、多个电子元件21a,21b以及一屏蔽结构22,32,42,42c,52,62,72。

所述的电子元件21a,21b设于该承载结构20上且电性连接该承载结构20。

所述的屏蔽结构22,32,42,42c,52设于该承载结构20上并位于该多个电子元件21a,21b的任二者之间，其中，该屏蔽结构22,32,42c,52形成有至少一空腔220及位于该空腔220相对两侧的屏蔽件220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,620b,720a,720b，使多个该屏蔽件220a,220b,220c,320a,320b,420a,420b,520a,520b,520c,620a,620b,720a,720b位于该多个电子元件21a,21b的任二者之间。

于一实施例中，该屏蔽结构22,42c具有宽度D1,D2,D3,W1,W2,W3不同的第一段部221,421、第二段部222,422与主段部223,423，以令该空腔220形成于宽度D1,D2较宽的第一段部221与第二段部222上；或者，该空腔220形成于宽度W3较宽的主段部423上。例如，该第一段部221的宽度D1至多大于该主段部223的宽度D3的10倍。

于一实施例中，该屏蔽结构22,32,42,42c,62,72的顶面22a,32a,42a,62a,72a呈类工字形、类Z字形或类中字形。

于一实施例中，该空腔220的深度d小于或等于该屏蔽结构22,52的厚度t1,t2。

于一实施例中，该空腔220的深度d为该屏蔽结构22的厚度t1的1/5至4/5。

于一实施例中，所述的电子封装件2,3,4,5,6还包括形成于该承载结构20上以包覆该多个电子元件21a,21b与该屏蔽结构22,32,42,42c,52,62的包覆层23。例如，该屏蔽结构22,32,42,42c,52,62,72的至少部分表面(如顶面22a,32a,42a,62a,72a及/或该空腔220处的表面)外露于该包覆层23。

于一实施例中，该空腔220开口朝向该承载结构20及/或该空腔220形成于该屏蔽结构62,72的顶面62a,72a上。

综上所述，本发明的电子封装件及其制法，通过将该屏蔽件的设计，以于相邻两电子元件之间形成多道屏蔽件，使电磁信号经由该些屏蔽件反射而使相邻两电子元件之间不会相互电磁干扰，故本发明的电子封装件能有效提升产品的可靠性。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。