具有包括低噪声比较器的数据转换器的图像传感器

技术领域

本发明整体涉及成像系统，更具体地，涉及具有模数转换器的图像传感器。

背景技术

图像传感器包括响应于入射光生成图像信号的有源图像传感器像素和用于从有源图像传感器像素读出图像信号的读出电路。该读出电路通常包括模数转换器，以将从图像传感器像素输出的模拟信号转换为相应的数字数据。

有时可以使用斜坡模数转换器(ADC)来实现读出电路。设计用于图像传感器的斜坡ADC可能是具有挑战性的。采用斜坡ADC架构的图像传感器可以实现高比特分辨率，但需要高速时钟。常规斜坡ADC包括差分比较器，这些差分比较器导致噪声电平较高和功耗升高。本文的实施方案就是在这种背景下出现的。

附图说明

图1是根据一些实施方案的具有图像传感器的例示性系统的示意图。

图2是根据一些实施方案的用于从像素阵列读出信号的例示性像素阵列以及相关联的行和列控制电路的示意图。

图3是根据一些实施方案的耦接到例示性列模数转换器(ADC)电路的一列图像传感器像素的示意图。

图4是根据一些实施方案的例示性低噪声单端比较级的电路图。

图5是示出根据一些实施方案的使用下降的电压斜坡的图2至图4中所示的类型的模数转换器的操作的时序图。

图6是示出根据一些实施方案的使用上升的电压斜坡的图2至图4中所示的类型的模数转换器的操作的时序图。

具体实施方式

本发明技术的实施方案涉及图像传感器。本领域的技术人员应当理解，本发明的示例性实施方案可在不具有一些或所有这些具体细节的情况下实践。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。

诸如数码相机、计算机、蜂窝电话和其他电子设备的电子设备可包括图像传感器，该图像传感器收集传入的光以捕获图像。该图像传感器可以包括像素阵列，有时称为图像传感器像素或成像像素。该图像传感器包括光敏元件，例如，光电二极管，这些光敏元件将传入的光转换为图像信号。图像传感器可以包括数百、数千或数百万个成像像素。图像传感器可以包括控制电路(例如，用于选择性地接入像素的驱动器电路)和用于读出与由光敏元件生成的电荷相对应的图像信号的读出电路。

图1是例示性成像和响应系统的图，该成像和响应系统包括使用图像传感器捕获图像的成像系统。图1的系统100可以是电子设备，诸如相机、蜂窝电话、摄像机或捕获数字图像数据的其他电子设备，可以是车辆安全系统(例如，主动制动系统或其他车辆安全系统)，或者可以是监视系统。

如图1所示，系统100可包括成像系统(诸如成像系统10)和主机子系统(诸如主机子系统20)。成像系统10可以包括相机，例如相机模块12。相机模块12可包括诸如在图像传感器阵列集成电路中的一个或多个图像传感器14以及一个或多个透镜。在图像捕获操作期间，每个透镜可将光聚焦到相关联的图像传感器14上。图像传感器14有时被称为光学传感器。图像传感器14可以包括将传入的光转换成数字数据的光敏元件(例如，图像传感器像素)。图像传感器14可以包括数百个像素、数千个像素、数百万个像素或任何所要数量的像素。

相机模块12中的每个图像传感器可相同，或者在给定的图像传感器阵列集成电路中可以存在不同类型的图像传感器。在一些示例中，图像传感器14还可以包括偏置电路、采样保持电路、相关双采样(CDS)电路、放大器电路、模数转换器电路、数据输出电路、存储器、缓冲电路和/或寻址电路。

可经由路径28将来自图像传感器14的静态和视频图像数据提供给图像处理与数据格式化电路16。图像处理与数据格式化电路16可用于执行图像处理功能，诸如数据格式化、调整白平衡和曝光、实施视频图像稳定或面部检测。图像处理与数据格式化电路16可附加地或另选地用于在需要时压缩原始相机图像文件(例如，压缩为联合摄影专家组或JPEG格式)。

在一个示例性布置中，诸如片上系统(SoC)布置，传感器14以及图像处理和数据格式化电路16在共用半导体衬底(例如，共用硅图像传感器集成电路管芯)上实现。如果需要，传感器14和图像处理电路16可形成在单独的半导体衬底上。例如，传感器14和图像处理电路16可以形成在相对于彼此垂直堆叠的分开的衬底上。

成像系统10可经由路径18将采集的图像数据传送到主机子系统20。主机子系统20可包括输入-输出设备22和存储处理电路24。主机子系统20可包括处理软件，该处理软件用于检测图像中的物体、检测物体在图像帧之间的运动、确定图像中至物体的距离、或滤波或以其他方式处理由成像系统10提供的图像。例如，成像系统10的图像处理和数据格式化电路16可将采集的图像数据传输到主机子系统20的存储和处理电路24。

如果需要，系统100可为用户提供许多高级功能。例如，在计算机或移动电话中，可为用户提供运行用户应用的能力。对于这些功能，主机子系统20的输入-输出设备22可以包括键盘、输入-输出端口、按钮、以及显示器、以及存储和处理电路24。主机子系统20的存储和处理电路24可包括易失性存储器和/或非易失性存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24可附加地或另选地包括微处理器、微控制器、数字信号处理器和/或专用集成电路。

图2中示出了图1的图像传感器14的布置的示例。如图2所示，图像传感器14可包括控制和处理电路44。控制和处理电路44(有时被称为控制和处理逻辑部件)可以是图1中的图像处理和数据格式化电路16的一部分，或者可与电路16分开。图像传感器14可以包括像素阵列，例如，如像素34的阵列32。像素34在本文中有时被称为图像传感器像素、成像像素或图像像素。控制和处理电路44可经由控制路径27耦接到行控制电路40，并且可经由数据路径26耦接到列控制和读出电路42。

行控制电路40可从控制和处理电路44接收行地址，并且可通过一个或多个控制路径36将对应的行控制信号提供给图像像素34。行控制信号可包括像素复位控制信号、电荷转移控制信号、溢出控制信号、行选择控制信号、双转换增益控制信号或任何其他期望的像素控制信号。

列控制和读出电路42可经由一条或多条导线(诸如列线38)耦接到像素阵列32的一个或多个列。给定列线38可耦接到图像像素阵列32中的图像像素34的列，并且可用于从图像像素34读出图像信号以及用于向图像像素34提供偏置信号(例如，偏置电流或偏置电压)。在一些示例中，每个像素列可耦接到对应的列线38。

对于图像像素读出操作，可使用行驱动器电路40来选择图像像素阵列32中的像素行，并且与该像素行的图像像素34相关联的图像数据可由列读出电路42在列线38上读出。列读出电路42可以包括列电路，诸如用于放大从阵列32读出的信号的列放大器、用于对从阵列32读出的信号进行采样和存储的采样保持电路、用于将读出的模拟信号转换为对应数字信号的模数转换器电路、和/或用于对读出信号和任何其他期望数据进行存储的列存储器。列控制和读出电路42可通过线26将数字像素读出值输出到控制和处理逻辑部件44。

像素阵列32可具有任何数量的行和列。一般来讲，图像像素阵列32的大小以及阵列32中的行和列的数量将取决于图像传感器14的具体实现方式。虽然在本文中行和列通常分别被描述为水平和垂直，但术语行和列可互换使用并且可以指任何网格状结构。本文描述为“行”的特征可垂直布置，并且本文描述为“列”的特征可水平布置。

像素阵列32可具备具有多个滤色器元件的滤色器阵列，该滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，图像传感器像素(诸如阵列32中的图像像素)可具备滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。作为一个示例，红色、绿色和蓝色图像传感器像素可被布置成拜耳马赛克图案。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。又如，可使用具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素来代替拜耳图案中的绿色像素。这些示例仅仅是说明性的，并且一般来讲，可在任何期望数量的图像像素34上方形成任何期望颜色和任何期望图案的滤色器元件。

图3是根据一些实施方案的耦接到例示性模数转换器(ADC)电路50的一列图像传感器像素的示意图。模数转换器50可以表示图2中的列读出电路42内的一个数据转换器。如图3所示，图像传感器像素诸如像素34可包括光敏元件诸如光电二极管PD和电荷转移晶体管诸如电荷转移晶体管T1，该电荷转移晶体管具有耦接到光电二极管PD的第一源极-漏极端子、耦接到浮动扩散节点FD的第二源极-漏极端子，以及被配置为接收电荷转移控制信号TX的栅极端子。电荷转移晶体管T1有时称为电荷转移栅极。浮动扩散节点FD有时称为浮动扩散区。

像素34还可包括复位晶体管T2，该复位晶体管具有耦接到正电源线的漏极端子(例如，其上提供有正电源电压VDD的电源端子)、耦接到浮动扩散节点FD的源极端子，以及被配置成接收复位控制信号RST的栅极端子。当涉及金属氧化物半导体晶体管的电流传导端子时，术语“源极”端子和“漏极”端子可互换使用，并且有时称为“源极-漏极”端子。例如，复位晶体管T2的漏极端子可以被称为其第一源极-漏极端子，复位晶体管T2的源极端子可以被称为其第二源极-漏极端子，或者反之亦然。

像素34还可包括源极跟随器晶体管T3，该源极跟随器晶体管具有耦接到正电源线的漏极端子、耦接到浮动扩散节点FD的栅极端子以及源极端子。源极跟随器晶体管T3有时简称为“源极跟随器”。像素34还可以包括行选择晶体管T4，该行选择晶体管具有耦接到源极跟随器T3的源极端子的漏极端子、被配置为接收行选择控制信号RS的栅极端子以及耦接到对应列线38的源极端子。在图3的示例中，晶体管T1-T4可全部为n型金属氧化物半导体(NMOS)晶体管。在其它实施方案中，至少一些晶体管T1-T4可替代地实现为p型金属氧化物半导体(PMOS)晶体管。在其它实施方案中，像素34可以可选地包括四个或更多个n沟道和/或p沟道晶体管。尽管图3中仅示出一个像素34，但可将任何数量的像素34耦接到列线38以用于读出。例如，列线38可耦接到像素列中的多于10个像素、列中的10-100个像素、列中的数百个像素或列中的数千个像素。列线38有时称为像素输出线或像素输出列线。

其中像素34包括四个晶体管T1-T4的图3的示例也仅仅为例示性的。在其它实施方案中，像素34可以包括耦接到共享浮动扩散节点的多个光电二极管、少于四个晶体管、多于四个晶体管、五个或多于五个晶体管、六个或多于六个晶体管、一个或多个存储电容器、一个或多个存储节点、一个或多个模式切换晶体管、多转换增益组件、布隆控制组件及/或其它像素结构。

像素输出线38可耦接到对应的模数转换器(ADC)电路50，该电路被配置为将从所选择的像素读出的模拟信号转换为其数字等效形式。像素输出线38还可耦接到被配置为吸收相对恒定量的电流的电流源52。ADC电路50可以被认为是列读出电路42(见图2)的一部分。模数转换器电路50可以包括一个或多个比较级(例如，第一比较级56和第二比较级58)、锁存电路(例如，锁存器60)以及计数器电路(例如，计数器62)。第一比较级56可被配置为从电压生成器54接收电压斜坡信号Vramp。接收斜坡电压Vramp的ADC电路50有时被称为斜坡模数转换器。

第一比较级56和第二比较级58可以是单端电压比较电路。与单端电压比较电路相比，差分电压比较器包括差分输入晶体管，其通常导致噪声电平较高以及功耗增加。因此，相对于常规差分比较器，在列ADC 50中使用单端电压比较级可在技术上有利，并且提供减小功耗同时使列ADC 50的总噪声电平最小化的益处。因此，第一单端比较级56和第二单端比较级58有时统称为“低噪声”比较电路。

图4中示出了第一低噪声比较级54的示例性细节。第一低噪声比较级54可生成到第二低噪声比较级56的输出信号OUT。第二比较级58具有阈值比较电平THRES。第二比较级58的阈值电平THRES可以固定为某个预定或已知的电压电平，或者可以调整。第二低噪声比较级58可以是单端电压比较器，其接收来自第一比较级56的信号OUT，并且当接收到的OUT信号超过THRES时，使其输出有效(assert)。比较器58具有耦接到锁存器60的输出。锁存器60可为正反馈锁存器(作为示例)，其被配置为在其输出处提供干净转变。锁存器60具有耦接到计数器62的启用输入的输出。当锁存器60的输出处于第一值时，启用计数器62并且允许其保持计数。当锁存器60的输出处于第二值时，禁用计数器62并且停止计数。计数器62输出的最终计数值可以是从所选像素34读出的图像信号的函数。图3中所示的类型的ADC电路50可以包括在图像传感器中的任何非采样斜坡ADC设计中。

图4是根据一些实施方案的例示性低噪声单端比较级56的电路图。如图4所示，比较级56可以耦接到电流源52中的晶体管N1和N2。晶体管N1和N2可以用作级联电流源晶体管。电流源晶体管N1具有耦接到接地线(例如，其上提供有接地电源电压的接地电源线)的源极端子、被配置为接收第一偏置电压VB1的栅极端子，以及漏极端子。级联电流源晶体管N2具有耦接到晶体管N1的漏极端子的源极端子、被配置为接收第二偏置电压VB2的栅极端子，以及耦接到像素输出线38的漏极端子。电流源晶体管N1和N2有时被认为是列ADC电路50的一部分或第一电压比较级56的一部分。

第一低噪声电压比较级56可以包括晶体管N3和P1、自动调零开关Saz和电容器C_filter、C1和C2。晶体管N3可以是NMOS晶体管，该晶体管具有藕接到级联电流源晶体管N2的漏极端子的源极端子、耦接到像素输出线38的漏极端子以及被配置为接收第三偏置电压VB3的栅极端子。晶体管N3也可以被认为是电流源52的一部分。偏置电压VB1、VB2和VB3应经选择，以使得晶体管N1具有大于N1的饱和漏极电压Vdsat的漏极到源极电压(Vds1)并且使得晶体管N2具有大于N2的饱和漏极电压Vdsat的漏极到源极电压(Vds2)。饱和漏极电压Vdsat被定义为保持晶体管处于饱和模式所需要的最小漏极到源极电压。该饱和模式有时被称为恒定电流模式。将晶体管N1和N2的Vds1和Vds2保持在其相应的Vdsat电平之上，确保电流源晶体管N1和N2两者都在恒定电流饱和模式下操作。例如，Vds1和Vds2可以保持大于50mV、大于100mV、100-200mV、150-200mV、175-250mV、大于200mV、大于250mV、或大于300mV。这些偏置条件可以帮助确保在暗照明情形期间以及在亮电荷饱和情形期间在像素输出线38上可存在足够的电压摆动。

在晶体管N2和N3之间的节点在图4中被标记为节点66。晶体管P1可为具有耦接到像素输出线38的源极端子、耦接到节点66的漏极端子以及栅极端子的PMOS晶体管。电容器C_filter可具有耦接到像素输出线38的第一端子以及耦接到节点66的第二端子。以此方式布置，电容器C_filter可以被配置为滤除与晶体管P1相关联的任何宽带及/或热噪声。电容器C_filter还可用于通过吸收经由与晶体管P1相关联的寄生电容流动到斜坡输入的任何瞬态电流，来限制节点66处的转换速率，从而减轻来自晶体管P1的栅极处的电压扰动的潜在反冲。电容器C_filter是可选的，并且可以从级56省略，以帮助减小电路面积。电容器可以是10fF、20fF、10-50fF、50-100fF、小于50fF、大于100fF、几百毫微微法拉或其他电容，以提供期望的滤波能力。

晶体管P1可以被配置为将像素输出线38上的电压与Vramp电压进行比较。如果晶体管P1完全断开，则可以将P1的漏极端子处的输出信号OUT上拉到接近线38上的电压。如果晶体管P1闭合，则输出信号OUT可以下降到大致等于[VB3-VGS(N3)]的值，其中，VGS(N3)表示电流源晶体管N3上的栅极到源极电压。值[VB3-VGS(N3)]独立于图像信号读出电平，因此低功率和低噪声比较器58可用于将信号OUT与阈值电平THRES进行比较。例如，[VB3-VGS(N3)]可以是大约600-700mV的数量级，而比较器58的阈值电平可以被设置为800-900mV的相对较高的电压电平。作为另一示例，[VB3-VGS(N3)]可以是大约500-600mV的数量级，而比较器58的阈值电平可以被设置为700-800mV的相对较高的电压电平。作为另一示例，[VB3-VGS(N3)]可以是大约800-900mV的数量级，而比较器58的阈值电平可以被设置为1-1.1V的相对较高电压电平。阈值电平THRES应低于对应于亮光情形下的像素的饱和值的像素输出线38的最低电压。以这种方式操作的晶体管P1有时被称为并且被定义为“共源”放大器晶体管。

自动调零开关Saz可耦接在晶体管P1的栅极端子与漏极端子上。电容器C1具有耦接到晶体管P1的栅极的第一端子，并且具有被配置为从电压生成器54(见图3)接收斜坡电压信号Vramp的第二端子。电容器C2具有耦接到晶体管P1的栅极端子的第一端子，并且具有耦接到接地电源(有时称为接地线或接地)的第二端子。电容器C1可以用作自动调零电容器。自动调零开关Saz可在Vramp被设置为采样保持复位斜坡范围的中间的情况下断开，使得输出信号OUT可在接近该值处跳闸，而与像素复位值无关。电容器C2可以与电容器C1一起用作电容分压器，以使电压Vramp衰减。以这种方式衰减信号Vramp可以通过提供模拟增益而在技术上是有利的，这可以帮助抑制比较器级56中的斜坡和量化噪声。电容器C2是可选的并且可以省略。

第一电压比较级56还可以包括钳位电路，例如，电压钳位电路64。钳位电路64可以包括钳位晶体管Pclamp和钳位启用开关Sclamp_en。钳位晶体管Pclamp可为PMOS晶体管，其具有耦接到节点66的源极端子、耦接到位于电流源晶体管N1与N2之间的节点的栅极端子、以及经由开关Sclamp_en耦接到接地的漏极端子。可以通过使斜坡电压与自动调零阶段期间的电压值相同，并且在电荷转移阶段结束时激活开关Sclamp_en，来启用钳位电路64，以帮助将像素输出线38上的电压下拉到复位电压电平。如果像素输出线38的电压在电荷转移阶段期间由于在图3中从转移栅极T2到源极跟随器T3的馈通而变得高于复位电平，则这将帮助像素输出线在电荷转移阶段结束时更快地稳定。Pclamp的阈值电压应具有大于约Vb3-Vb2的量值，使得一旦像素输出线38下降到复位电压电平，其便闭合。钳位电路64是可选的并且可以省略。

结合图5和图6的时序图最好地理解结合图2到图4描述的类型的ADC电路50的操作。图5是示出使用下降的Vramp的模数转换器50的操作的时序图。波形TX表示用于控制电荷转移晶体管T1(见图3)的信号。波形PIXOUT表示在像素输出列线38处的电压。波形AZ表示用于激活自动调零开关Saz的信号。波形CLAMP_EN表示用于激活钳位开关Sclamp_en的信号。波形Vramp表示从斜坡生成器输出的斜坡信号。波形OUT表示低噪声单端比较级56的输出处的信号。波形COUNTER_EN表示由锁存器60输出的用于选择性地启用和禁用计数器62的信号。波形78表示用于弱光情形的计数器使能信号，而波形79可以表示用于强光情形的计数器使能信号。

在时间t1之前，可使自动调零信号AZ有效，以断开开关Saz。此时，Vramp电压可被设置为小于VR(START)的最大Vramp电压的自动调零电压电平VR(AZ)。例如，自动调零电压电平VR(AZ)可以比最大斜坡开始电平VR(START)小100mV。这仅仅是例示性的。在其它实施方案中，自动调零电压电平VR(AZ)可以比VR(START)小120mV、比VR(START)小150mV、比VR(START)小100-200mV、比VR(START)小50-100mV、比VR(START)小200-250mV或比VR(START)小其它合适电压电平。此时，信号OUT可以被上拉或设置为[VPIXOUT-VGS(P1)]，其中，VPIXOUT表示输出线38处的电压电平，并且VGS(P1)表示晶体管P1上的栅极到源极电压。电容器C1还可以被充电，以存储自动调零值。自动调零开关Saz被断开的时间段有时被称为自动调零阶段。

在时间t1，可以使自动调零信号AZ无效(deassert)，以闭合开关Saz。在时间t2，可将Vramp信号设置为其最大电压电平VR(START)。以此方式升高Vramp可闭合晶体管P1，这允许电流源晶体管N1和N2将信号OUT下拉到[VB3-VGS(N3)]，其中，VGS(N3)表示跨越晶体管N3的栅极到源极电压。

在时间t3，Vramp信号可以开始斜降。用于转换像素输出线38上的复位电压电平的这种第一电压斜坡有时被称为SHR(采样保持复位)斜坡。电压Vramp将保持下降，并且在时间t4，晶体管P1可以再次断开。当晶体管P1断开时，信号OUT将上升到第二比较器级58的阈值电平THRES以上。这将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。计数器62在时间t4生成的最终计数值因此是从所选像素读出的复位信号的函数。在时间t4之后，Vramp信号可继续减小，直到其达到其第一斜坡停止电压电平VR(SHR STOP)。

在时间t5，电荷转移控制信号TX可为脉冲高电平。使信号TX有效的时间段有时被称为电荷转移阶段。此时，PIXOUT信号可开始增大，并且Vramp信号可上升回到VR(AZ)(如果存在电压钳位电路64)，或者可以在其它情况下上升回到VR(START)。随着信号Vramp增加，晶体管P1将闭合，因此再次将信号OUT向下驱动到[VB3-VGS(N3)]，其中，VGS(N3)表示跨越晶体管N3的栅极到源极电压。

在时间t6，PIXOUT信号可以如波形70所示在弱光情形中保持高电平，或者可以如波形72所示在强光情形中开始下降。在时间t6，可使计数器使能信号COUNTER_EN有效，以允许计数器62再次开始递增，并且Vramp信号可在钳位电路64存在的情况下(如图所示)达到VR(AZ)，或者可以在其它情况下上升到VR(START)。计数器62可以可选地在时间t6之前复位，以帮助区分SHR计数值与SHS(采样保持信号)计数值。或者，计数器62可使其位在时间t6之前反转，以从SHS计数值减去SHR计数值。

在时间t7，可以使电荷转移控制信号TX无效，以用信号通知电荷转移阶段的结束。在时间t7，如波形70和72所示，PIXOUT波形可以在弱光和强光这两种情况下开始下降。在时间t7，如果钳位电路64包括在比较器级56内，则信号CLAMP_EN可为脉冲高电平，以临时激活钳位电路。断开钳位电路64可以帮助PIXOUT电压更快地稳定到实际SHS值。如果存在钳位电路64，则Vramp信号应进一步上升到VR(START)值(参见时间t8)。

在时间t9，Vramp信号可以再次开始斜降。用于转换像素输出线38上的图像信号电压电平的该第二电压斜坡有时被称为SHS(采样保持信号)斜坡。电压Vramp将保持下降，并且在某点处，晶体管P1可以再次断开。在t8与激活晶体管P1的时间之间的时间段的持续时间可以取决于在像素输出线38上读出的实际信号电压。

在如计数器启用波形78所示的弱光情形中，晶体管P1可在时间t10断开。当晶体管P1在时间t10断开时，信号OUT将上升到第二比较器级58的阈值电平THRES以上，如波形74所示。这将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。由计数器62在时间t9生成的最终计数值因此是从所选像素读出的微弱信号值的函数。

在如计数器启用波形79所示的亮光情形中，晶体管P1可稍后在时间t11断开。当晶体管P1在时间t11断开时，信号OUT将上升到第二比较器级58的阈值电平THRES以上，如波形76所示。这将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。计数器62在时间t11生成的最终计数值因此是从所选像素读出的亮信号值的函数。在时间t11之后，Vramp信号可继续减小，直到其达到其第二斜坡停止电压电平VR(SHS STOP)。第二斜坡停止电压电平VR(SHS STOP)可低于第一斜坡停止电压电平VR(SHR STOP)。这仅仅是例示性的。在其它实施方案中，第一斜坡停止电压电平VR(SHR STOP)可等于第二斜坡停止电压电平VR(SHS STOP)。

在时间t3之后的第一SHR斜坡的斜率可以等于时间t8之后的第二SHS斜坡的斜率。SHR斜坡有时被称为在SHR转换阶段或操作期间使用的斜坡电压，而SHS斜坡有时被称为在SHS转换阶段或操作期间使用的斜坡电压。这是示例性的。在一些实施方案中，在时间t3之后的第一SHR斜坡的斜率可以不同于在时间t9之后的第二SHS斜坡的斜率。作为另一示例，在时间t3之后的第一SHR斜坡的斜率可以大于在时间t9之后的第二SHS斜坡的斜率。作为又一示例，在时间t3之后的第一SHR斜坡的斜率可以小于在时间t9之后的第二SHS斜坡的斜率。

图6是示出使用上升的Vramp的模数转换器50的操作的时序图。通过在昏暗或黑暗照明条件下允许像素输出线在SHS斜坡期间稳定更多时间，上升的Vramp可在技术上有利。波形COUNTER_EN表示由锁存器60输出的用于选择性地启用和禁用计数器62的信号。波形88表示用于弱光情形的计数器使能信号，而波形89可以表示用于强光情形的计数器使能信号。

在时间t1之前，可使自动调零信号AZ有效，以断开开关Saz。此时，Vramp电压可被设置为大于第一斜坡起始电压VR(SHR START)的自动调零电压电平VR(AZ)。例如，自动调零电压电平VR(AZ)可以比第一斜坡起始电压VR(SHR START)大100mV。这仅仅是例示性的。在其它实施方案中，自动调零电压电平VR(AZ)可以比VR(SHR START)大120mV、比VR(SHRSTART)大150mV、比VR(SHR START)大100-200mV、比VR(SHR START)大50-100mV、比VR(SHRSTART)大200-250mV或比VR(SHR START)大其它合适的电压量。此时，信号OUT可以被上拉或设置为[VPIXOUT-VGS(P1)]，其中，VPIXOUT表示输出线38处的电压电平，并且VGS(P1)表示晶体管P1上的栅极到源极电压。电容器C1还可以被充电，以存储自动调零值。自动调零开关Saz被断开的时间段有时被称为自动调零阶段。

在时间t1，可以使自动调零信号AZ无效，以闭合开关Saz。在时间t2，可将Vramp信号设置为其第一斜坡起始电压电平VR(SHR START)。以此方式降低Vramp可以断开晶体管P1，该晶体管可将信号OUT拉到较高电压电平，如图6中所示。

在时间t3，Vramp信号可以开始从VR斜升(SHR START)。用于转换像素输出线38上的复位电压电平的这种第一电压斜坡有时被称为SHR(采样保持复位)斜坡。电压Vramp将保持上升，并且在时间t4，晶体管P1可以再次闭合。当晶体管P1闭合时，电流源晶体管N1和N2将信号OUT下拉至[VB3-VGS(N3)]，其中，VGS(N3)表示跨越晶体管N3的栅极到源极电压。信号OUT下降到第二比较器级58的阈值电平THRES以下，将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。计数器62在时间t4生成的最终计数值因此是从所选像素读出的复位信号的函数。在时间t4之后，Vramp信号可继续增大，直到其达到斜坡停止电压电平VR(STOP)。

在时间t5，电荷转移控制信号TX可为脉冲高电平。使信号TX有效的时间段有时被称为电荷转移阶段。此时，PIXOUT信号可开始增大，并且Vramp信号可下降回到VR(AZ)(如果在时间t6，如图所示，存在电压钳位电路64)，或者可以在其它情况下下降回到VR(SHSSTART)。在时间t6之后，PIXOUT信号可以如波形80所示在弱光情形中保持高电平，或者可以如波形82所示在强光情形中开始下降。

在时间t7，可以使电荷转移控制信号TX无效，以用信号通知电荷转移阶段的结束。在时间t7，如波形80和82所示，PIXOUT波形可以在弱光和强光这两种情况下开始下降。在时间t7，如果钳位电路64包括在比较器级56内，则信号CLAMP_EN可为脉冲高电平，以临时激活钳位电路。断开钳位电路64可以帮助PIXOUT电压更快地稳定到实际SHS值。

在时间t8，可使计数器使能信号COUNTER_EN有效，以允许计数器62再次开始递增，并且Vramp信号应进一步下降到第二斜坡起始电压电平VR(SHS START)。在图6的示例中，第二斜坡起始电压VR(SHS START)可以小于第一斜坡起始电压VR(SHR START)。这仅仅是例示性的。在其它实施方案中，第二斜坡起始电压VR(SHS START)可等于或可大于第一斜坡起始电压VR(SHR START)。以此方式降低Vramp可断开晶体管P1，该晶体管可以根据从选定像素读出的实际信号而将信号OUT拉到较高电压电平。

在如计数器启用波形88所示的弱光情况下，信号OUT将上升到如波形84所示的第二比较器级58的阈值电平THRES以上，并且计数器62可以再次计数。计数器62可以可选地在时间t8之前复位，以帮助区分SHR计数值与SHS(采样保持信号)计数值。或者，计数器62可使其位在时间t6之前反转，以从SHS计数值减去SHR计数值。在如计数器启用波形89所示的亮光情形中，信号OUT将上升到第二比较器级58的阈值电平THRES以上，如波形86所示，并且计数器62可再次计数。

在时间t9，Vramp电压可以从第二斜坡起始电压VR开始斜升(SHS START)。在亮光情形中，晶体管P1可在时间t10闭合。当晶体管P1在时间t10闭合时，信号OUT将下降到第二比较器级58的阈值电平THRES以下，如波形86所示。这将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。计数器62在时间t10生成的最终计数值因此是从所选像素读出的亮信号值的函数。

在弱光情形中，晶体管P1可稍后在时间t11闭合。当晶体管P1在时间t11闭合时，信号OUT将下降到第二比较器级58的阈值电平THRES以下，如波形84所示。这将导致比较器58跳闸，从而导致从锁存器60输出的计数器使能信号无效。使计数器使能信号无效，可阻止计数器62进一步递增。由计数器62在时间t11生成的最终计数值因此是从所选像素读出的微弱信号值的函数。在时间t11之后，Vramp信号可继续增大，直到其达到斜坡停止电压电平VR(STOP)。

在时间t3之后的第一上升的SHR斜坡的斜率可等于在时间t9之后的第二上升的SHS斜坡的斜率。这是示例性的。在一些实施方案中，在时间t3之后的第一SHR斜坡的斜率可以不同于在时间t9之后的第二SHS斜坡的斜率。作为另一示例，在时间t3之后的第一SHR斜坡的斜率可以大于在时间t9之后的第二SHS斜坡的斜率。作为又一示例，在时间t3之后的第一SHR斜坡的斜率可以小于在时间t9之后的第二SHS斜坡的斜率。

根据一个实施方案，提供了一种图像传感器，包括：像素输出线；多个像素，多个像素耦接到像素输出线；以及数据转换器，数据转换器耦接到像素输出线，并且具有被配置为接收斜坡电压信号的第一单端比较器级和被配置为接收来自第一单端比较器级的输出信号的第二单端比较器级。

根据另一个实施方案，图像传感器还可以可选地包括：第一电流源晶体管，第一电流源晶体管耦接到像素输出线；以及第二电流源晶体管，第二电流源晶体管耦接在第一电流源晶体管与像素输出线之间。

根据另一实施方案，第一单端比较器级包括耦接在第二电流源晶体管与像素输出线之间的第三电流源晶体管。

根据另一实施方案，第一单端比较器级可以可选地包括共源放大器晶体管，共源放大器晶体管具有耦接到像素输出线的第一源极-漏极端子并且具有耦接到位于第二电流源晶体管与所述第三电流源晶体管之间的节点的第二源极-漏极端子。

根据另一个实施方案，共源放大器晶体管可以是p型晶体管。

根据另一实施方案，第一单端比较器级可以可选地包括自动调零开关，自动调零开关耦接在共源放大器晶体管的栅极端子和第二源极-漏极端子之间。

根据另一实施方案，第一单端比较器级还可以可选地包括第一电容器，第一电容器具有耦接到共源放大器晶体管的栅极端子的第一端子并且具有被配置为接收斜坡电压信号的第二端子。

根据另一实施方案，第一单端比较器级还可以可选地包括第二电容器，第二电容器具有耦接到共源放大器晶体管的栅极端子的第一端子并且具有耦接到电源线的第二端子。

根据另一实施方案，第一单端比较器级还可以可选地包括滤波电容器，滤波电容器具有耦接到共源放大器晶体管的第一源极-漏极端子的第一端子并且具有耦接到共源放大器晶体管的第二源极-漏极端子的第二端子。

根据另一实施方案，第一单端比较器级还可以可选地包括电压钳位电路，电压钳位电路直接耦接到共源放大器晶体管的第二源极-漏极端子。

根据另一个实施方案，电压钳位电路可以可选地包括：钳位晶体管，钳位晶体管具有耦接到共源放大器晶体管的第二源极-漏极端子的源极端子以及耦接到位于第一电流源晶体管与第二电流源晶体管之间的节点的栅极端子；以及钳位启用开关，钳位启用开关耦接在钳位晶体管的漏极端子和电源线之间。

根据另一实施方案，图像传感器还可以可选地包括斜坡电压生成器，斜坡电压生成器被配置为生成斜坡电压信号，斜坡电压生成器被配置为斜升斜坡电压信号，以执行采样保持复位(SHR)转换并且执行采样保持信号(SHS)转换。

根据另一实施方案，图像传感器还可以可选地包括斜坡电压生成器，斜坡电压生成器被配置为生成斜坡电压信号，斜坡电压生成器被配置为斜升斜坡电压信号，以执行采样保持复位(SHR)转换并且执行采样保持信号(SHS)转换。

根据另一个实施方案，数据转换器还可以可选地包括：锁存器电路，锁存器电路被配置为从第二单端比较器级接收信号；以及计数器，计数器被配置为从锁存电路接收使能信号。

根据一个实施方案，提供了一种可与图像传感器像素一起操作的模数转换器，模数转换器包括：第一单端比较级，其被配置为从图像传感器像素接收像素输出信号，从斜坡电压生成器接收斜坡电压信号，并且生成对应的输出信号；第二单端比较级，第二单端比较级被配置为从第一单端比较级接收输出信号，并且被配置为在输出信号小于阈值电平时输出第一值，并且在输出信号大于阈值电平时输出第二值；以及计数器，计数器基于第二单端比较级输出第一值还是第二值而被启用。

根据另一个实施方案，ADC还可以可选地包括第一电流源晶体管，第一电流源晶体管耦接在图像传感器像素与接地线之间；第二电流源晶体管，第二电流源晶体管耦接在图像传感器像素与第一电流源晶体管之间；以及第三电流源晶体管，第三电流源晶体管耦接在图像传感器像素与第二电流源晶体管之间；

根据另一个实施方案，ADC还可以可选地包括：共源放大器晶体管，共源放大器晶体管具有耦接到图像传感器像素的第一源极-漏极端子并且具有在其上生成输出信号的第二源极-漏极端子。

根据另一个实施方案，ADC还可以可选地包括自动调零开关，自动调零开关耦接在第二源极-漏极端子与共源放大器晶体管的栅极端子之间；第一电容器，第一电容器具有耦接到共源放大器晶体管的栅极端子的第一端子并且具有被配置为接收斜坡电压信号的第二端子；以及第二电容器，第二电容器具有耦接到共源放大器晶体管的栅极端子的第一端子并且具有耦接到接地线的第二端子。

根据另一实施方案，ADC还可以可选地包括：滤波电容器，滤波电容器跨共源放大器晶体管的第一源极-漏极端子和第二源极-漏极端子耦接；以及电压钳位电路，电压钳位电路直接耦接到共源放大器晶体管的第二源极-漏极端子并且被配置为选择性地下拉输出信号。

根据一个实施方案，提供了一种操作光学传感器的方法，包括：输出像素信号；输出上升的斜坡电压或下降的斜坡电压；通过第一单端比较器级，接收像素信号，接收上升的斜坡电压或下降的斜坡电压，并且生成第一输出信号；通过第二单端比较器级，将第一输出信号与阈值电平进行比较并且生成第二输出信号；并且基于第二输出信号，控制计数器。

上述内容仅仅为例示性的，并且可对所描述的实施方案进行各种修改。上述实施方案可单个实施或以任意组合方式实施。