一种抗干扰计算方法、装置、计算芯片及存储介质
文献发布时间:2023-06-19 10:02:03
技术领域
本发明实施例涉及计算机技术,具体涉及计算芯片中计算单元的抗干扰计算技术,尤其涉及一种抗干扰计算方法、装置、计算芯片及存储介质。
背景技术
随着人工智能时代的到来,催生了各类计算芯片的不断发展。计算芯片上一般配置有一个或多个用于实现核心计算的电路计算单元,电路计算单元计算结果的准确性是影响计算芯片有效性的一个重要指标。
然而,电路计算单元在使用的过程中会发生软错误,所述软错误一般不通过物理性损坏引起,而是通过外部原因造成的双稳态部件的状态改变引起。产生软错误的原因可以为高能量的粒子或者放射性掺杂物侵入到半导体中,并且在半导体中进行翻转,这种现象称为单事件干扰或者单粒子翻转(Single Event Upset,SEU)。当电路计算单元发生软错误时,会导致计算单元的计算结果数据发生变化,降低计算结果的准确性,进而对计算芯片的有效性造成影响。
因此,如何发现电路计算单元发生软错误,并且避免软错误造成的影响,是本领域亟需解决的问题。
发明内容
本发明实施例提供了一种抗干扰计算方法、装置、计算芯片及存储介质,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
第一方面,本发明实施例提供了一种抗干扰计算方法,该方法包括:
从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果;
将所述满足一致性要求的结果,作为目标算法的最终计算结果。
第二方面,本发明实施例还提供了一种抗干扰计算装置,该装置包括:
一致性结果获取模块,用于从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果;
最终计算结果确定模块,用于将所述满足一致性要求的结果,作为目标算法的最终计算结果。
第三方面,本发明实施例还提供了一种抗干扰计算芯片,包括:电路计算单元、非易失存储单元、一个或多个处理器以及存储装置;存储装置,用于存储一个或多个程序,当一个或多个程序被一个或多个处理器执行,使得一个或多个处理器实现如本发明任一实施例所述的抗干扰计算方法。
第四方面,本发明实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如本发明任一实施例所述的抗干扰计算方法。
本发明实施例的技术方案通过从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果,然后将所述满足一致性要求的结果,作为目标算法的最终计算结果的技术手段,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
附图说明
图1是本发明实施例一中的一种抗干扰计算方法的实现流程图;
图2是本发明实施例二中的一种抗干扰计算方法的实现流程图;
图3a是本发明实施例三中的一种抗干扰计算方法的实现流程图;
图3b是本发明实施例三中的一种抗干扰计算方法的实现流程图;
图4是本发明实施例四中的一种抗干扰计算装置的结构图;
图5是本发明实施例五中的一种抗干扰计算芯片的结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种抗干扰计算方法的流程图,本实施例可适用于控制计算芯片内的电路计算单元进行抗干扰计算的情况,该方法可以由抗干扰计算装置来执行,该抗干扰计算装置可以配置在抗干扰计算芯片上,本实施例的方法具体包括如下步骤:
S110、从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果。
在本实施例中,所述电路计算单元具体是指计算芯片内用于专门计算数据的硬件单元,每个计算芯片中可以具有一个或者多个专门的电路计算单元。当电路计算单元获取到待计算的输入序列后,可以根据内部装载的计算程序(也即目标算法)对输入序列进行计算,得到对应的计算结果。其中,电路计算单元在针对任一计算流程计算得到计算结果后,可以将计算结果存储于所述计算芯片内与所述电路计算单元相连的非易失存储单元(Non-Volatile Memory,NVM)。所述非易失存储单元是指当电流关掉后,所存储的数据不会消失的存储单元。
在本实施例的一个可选实施方式中,当电路计算单元获取到一个待计算的输入序列后,可以一次性的根据目标算法对所述输入序列进行多次重复计算(典型的,大于等于3次),得到多个计算流程分别对应的多个备选计算结果,并将多个备选计算结果存储于相连的非易失存储单元,然后从多个备选计算结果中获取满足预设的一致性要求的结果。
其中,可选的,可以在多个备选计算结果中,选取出现次数大于预设次数的备选计算结果作为满足一致性要求的结果,或者可以将全部备选计算结果中出现次数最多的备选计算结果作为满足一致性要求的结果。
在本实施例的另一个可选的实施方式中,当电路计算单元获取到一个待计算的输入序列后,可以首先一次性的根据目标算法对所述输入序列进行两次重复计算,然后根据计算结果的一致性,确定是否需要再继续后续的一次或者多次计算等。
由此,通过将电路计算单元计算得到的多个备选计算结果存储在非易失存储单元,可以避免备选计算结果丢失,保证从备选计算结果中选取的满足一致性要求的结果的可靠性。
S120、将满足一致性要求的结果,作为目标算法的最终计算结果。
在此步骤中,可以将满足一致性要求的结果,确定为所述电路计算单元针对所述输入序列,根据目标算法计算得到的最终计算结果。
在本实施例中,由于电路计算单元计算得到的正确结果的数量通常大于错误结果的数量,因此,如果多个备选计算结果中某一备选计算结果满足预设一致性要求,则说明该备选计算结果与其他多数备选计算结果一致,进而可以确定该备选计算结果为正确计算结果,并将此备选计算结果作为最终计算结果。由此,可以提高电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
本发明实施例的技术方案通过从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果,然后将满足一致性要求的结果,作为目标算法的最终计算结果的技术手段,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
实施例二
本实施例是对上述实施例的进一步细化,与上述实施例相同或相应的术语解释,本实施例不再赘述。图2为本实施例二提供的一种抗干扰计算方法的流程图,在本实施例中,本实施例的技术方案可以与上述实施例的方案中的一种或者多种方法进行组合,如图2所示,本实施例提供的方法还可以包括:
S210、通过电路计算单元针对目标算法重复计算得到两个备选计算结果存储于非易失存储单元中,并从非易失存储单元中读取各备选计算结果进行验证。
在此步骤中,当电路计算单元获取到一个待计算的输入序列后,可以根据目标算法对所述输入序列进行两次重复计算,得到两个计算流程分别对应的两个备选计算结果,并将两个备选计算结果存储于相连的非易失存储单元,然后从非易失存储单元中分别获取各备选计算结果。
S220、判断上述两个备选计算结果是否一致,若是,执行S230,若否,执行S240。
S230、获取任一备选计算结果作为满足一致性要求的结果。
S240、通过电路计算单元针对目标算法继续计算得到至少一个新的备选计算结果存储于非易失存储单元中,并根据从非易失存储单元中读取的新的备选计算结果,确定满足一致性要求的结果。
在本实施例的一个可选的实施方式中,如果上述两个备选计算结果不一致,电路计算单元可以根据目标算法对所述输入序列进行多次重复计算(例如,2次),得到多个新的备选计算结果,并将多个新的备选计算结果存储于相连的非易失存储单元,然后从非易失存储单元中将多个新的备选计算结果读取出来,在全部备选计算结果中获取满足一致性要求的结果,例如,如果有两个或者多个备选计算结果均相同,则可以确定上述各备选计算结果满足一致性要求,并可以将上述各备选计算结果中的任一个作为满足一致性要求的结果。
在本实施例的另一个可选的实施方式中,如果上述两个备选计算结果不一致,可以根据目标算法对所述输入序列进行一次重复计算,并将计算得到的新的备选计算结果与之前存在的两个备选计算结果一起去确定满足一致性要求的结果。如果当前可以确定出满足一致性要求的结果(例如,有两个备选计算结果相同),则结束流程,否则,再次根据目标算法对所述输入序列进行一次重复计算,并将计算得到的新的备选计算结果与之前存在的三个备选计算结果一起去确定满足一致性要求的结果,直至最终成功确定出满足一致性要求的结果。
在本实施例中,当电路计算单元获取到待计算的输入序列后,首先计算得到两个备选计算结果,由于电路计算单元计算得到错误结果的概率比较低,所以这两个备选计算结果一致的可能性比较大,因此在多数情况下,电路计算单元通过对输入序列重复计算两次,即可确认满足一致性要求的结果,由此可以减少电路计算单元获取到输入序列后,多次重复计算过程导致的资源消耗,并且可以提高满足一致性要求的结果的确认效率。
S250、将满足一致性要求的结果,作为目标算法的最终计算结果。
本发明实施例的技术方案通过电路计算单元针对目标算法重复计算得到两个备选计算结果存储于非易失存储单元中,并从非易失存储单元中读取各备选计算结果进行验证,然后判断上述两个备选计算结果是否一致,若是,则获取任一备选计算结果作为满足一致性要求的结果;若否,则通过电路计算单元针对目标算法继续计算得到至少一个新的备选计算结果存储于非易失存储单元中,并根据从非易失存储单元中读取的新的备选计算结果,确定满足一致性要求的结果,最后将满足一致性要求的结果,作为目标算法的最终计算结果的技术手段,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
在上述各实施例的基础上,可选的,在将满足一致性要求的结果,作为目标算法的最终计算结果之后,还包括:通过非易失存储单元在保留一个最终计算结果的同时,删除其他备选计算结果。
由此,通过在非易失存储单元中删除其他备选计算结果,可以节省非易失存储单元的存储空间,提高非易失存储单元的利用率。
在上述各实施例的基础上,可选的,非易失存储单元包括:磁性随机存储器(Magnetoresistive Random Access Memory,MRAM),或者相变随机存储器(Phase ChangeRandom Access Memory,PCRAM)。
其中,MRAM是以磁电阻性质存储和记录资料的随机存储器,MRAM根据不同的磁化方向来记录数据,也即,只要外在磁场不改变,磁化方向就不会变更,因此,即便在高辐射条件下,MRAM也不会产生软错误。PCRAM利用相变材料(一种或多种硫系化合物薄膜)作为存储介质,由于相变材料的状态比较稳定,PCRAM具有较强的抗干扰能力。
由此,通过将电路计算单元计算得到的备选计算结果存储在抗干扰能力较强的非易失存储单元中,可以避免软错误对非易失存储单元的影响,进而提高计算芯片的抗辐射能力。
实施例三
本实施例是对上述实施例的进一步细化,与上述实施例相同或相应的术语解释,本实施例不再赘述。图3a为本实施例三提供的一种抗干扰计算方法的流程图,在本实施例中,本实施例的技术方案可以与上述实施例的方案中的一种或者多种方法进行组合,如图3a所示,本实施例提供的方法还可以包括:
S310、通过电路计算单元针对目标算法重复计算得到两个备选计算结果存储于非易失存储单元中,并从非易失存储单元中读取各备选计算结果进行验证。
S320、判断上述两个备选计算结果是否一致,若是,执行S330,若否,执行S340-S370。
S330、获取任一备选计算结果作为满足一致性要求的结果。
S340、通过电路计算单元针对目标算法继续计算得到一个新的备选计算结果存储于非易失存储单元中。
在此步骤中,如果上述两个备选计算结果不一致,可选的,电路计算单元可以根据目标算法进行再次计算,得到一个新的备选计算结果,并将该新的备选计算结果存储于相连的非易失存储单元。
S350、从非易失存储单元中读取所述新的备选计算结果,并将所述新的备选计算结果与当前已读取的全部备选计算结果共同进行验证。
S360、判断是否存在两个一致的备选计算结果,若是,执行S370;若否,返回执行S340,直至确定出满足一致性要求的结果。
S370、在两个一致的备选计算结果中,获取任一备选计算结果作为满足一致性要求的结果。
在一个具体的实施例中,假设S310中电路计算单元计算得到的两个备选计算结果分别为结果A与结果B,如果结果A与结果B一致,则获取结果A或结果B作为满足一致性要求的结果;如果结果A与结果B不一致,电路计算单元可以根据目标算法进行再次计算,得到一个新的备选计算结果为结果C;然后在全部备选计算结果(即结果A、结果B与结果C)中判断是否存在两个一致的备选计算结果,如果结果C与结果A一致,则获取结果C或结果A作为满足一致性要求的结果;如果结果A、结果B与结果C都不一致,电路计算单元则可以根据目标算法进行再次计算,得到一个新的备选计算结果为结果D,直至全部备选计算结果中存在两个一致的备选计算结果。
在本实施例中,当电路计算单元获取到待计算的输入序列后,首先计算得到两个备选计算结果,如果这两个备选计算结果不一致,通过电路计算单元分步计算得到新的备选计算结果,并将每步得到的一个新的备选计算结果与当前已读取的备选计算结果共同进行验证,由此可以减少电路计算单元获取到输入序列后,多次重复计算过程导致的资源消耗,并且可以提高对满足一致性要求的结果的确认效率。
S380、将满足一致性要求的结果,作为目标算法的最终计算结果。
本发明实施例的技术方案通过电路计算单元重复计算得到两个备选计算结果存储于非易失存储单元中,从非易失存储单元中读取各备选计算结果进行验证,如果上述两个备选计算结果一致,则获取任一备选计算结果作为满足一致性要求的结果;如果上述两个备选计算结果不一致,则通过电路计算单元继续计算得到一个新的备选计算结果存储于非易失存储单元中,从非易失存储单元中读取新的备选计算结果,并将新的备选计算结果与当前已读取的全部备选计算结果共同进行验证,如果全部备选计算结果中存在两个一致的备选计算结果,则获取任一备选计算结果作为满足一致性要求的结果;如果全部备选计算结果中不存在两个一致的备选计算结果,则返回执行通过电路计算单元继续计算得到一个新的备选计算结果存储于非易失存储单元中的操作,直至确定出满足一致性要求的结果,最后将满足一致性要求的结果,作为目标算法的最终计算结果的技术手段,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
在上述各实施例的基础上,可选的,所述目标算法为完整算法,或者由所述完整算法划分得到的子步骤;其中,当目标算法为由所述完整算法划分得到的子步骤时,由所述电路计算单元顺序执行所述完整算法的各所述子步骤,并在获取前一子步骤得到的最终计算结果后,通过所述电路计算单元执行后一子步骤。
为了更好的对本发明实施例提供的技术方案进行介绍,本发明实施例可以参考下述的实施方式,如图3b所示:
S101:对目标算法划分为多个子步骤。
S102:将多个子步骤依次输入电路计算单元进行运算,电路计算单元在多个子步骤中依次获取一个子步骤作为当前子步骤。
S103:电路计算单元对接收到的当前子步骤进行运算,并将运算结果存储至非易失存储单元。
S104:判断当前子步骤对应的运算结果的数量是否大于一,若是,执行S105;若否,返回执行S103中电路计算单元对接收到的当前子步骤进行运算,并将运算结果存储至非易失存储单元的操作,直至当前子步骤对应的运算结果的数量大于一。
S105:判断当前子步骤对应的至少两次运算结果是否相同;若是,执行S106;若否,返回执行S103中电路计算单元对接收到的当前子步骤进行运算,并将运算结果存储至非易失存储单元的操作,直至当前子步骤对应的至少两次运算结果相同。
S106:将S105中相同的运算结果作为当前子步骤对应的最终结果。
S107:判断电路计算单元是否完成对全部子步骤的运算,也即,判断当前子步骤是否为全部子步骤中最后一个子步骤,若是,结束电路计算单元的运算过程;若否,返回执行S102中电路计算单元在多个子步骤中依次获取一个子步骤作为当前子步骤的操作,直至电路计算单元完成对全部子步骤的运算。
本发明实施例提供的方法可以保证电路计算单元运算结果的准确性,避免电路计算单元发生软错误时,对运算结果造成的影响。
实施例四
图4为本发明实施例四提供的一种抗干扰计算装置的结构图,包括:一致性结果获取模块410和最终计算结果确定模块420。
其中,一致性结果获取模块410,用于从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果;最终计算结果确定模块420,用于将满足一致性要求的结果,作为目标算法的最终计算结果。
本发明实施例的技术方案通过从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果,然后将满足一致性要求的结果,作为目标算法的最终计算结果的技术手段,可以保证电路计算单元计算结果的准确性,避免电路计算单元发生软错误时,对计算结果造成的影响。
在上述各实施例的基础上,所述目标算法为完整算法,或者由所述完整算法划分得到的子步骤;
其中,当目标算法为由所述完整算法划分得到的子步骤时,由所述电路计算单元顺序执行所述完整算法的各所述子步骤,并在获取前一子步骤得到的最终计算结果后,通过所述电路计算单元执行后一子步骤。
可选的,所述非易失存储单元包括:磁性随机存储器,或者相变随机存储器。
所述一致性结果获取模块410,可以包括:
备选计算结果计算单元,用于通过电路计算单元针对目标算法重复计算得到两个备选计算结果存储于非易失存储单元中,并从非易失存储单元中读取各备选计算结果进行验证;
备选计算结果获取单元,用于两个备选计算结果一致时,获取任一备选计算结果作为满足一致性要求的结果;
新的备选计算结果计算单元,用于两个备选计算结果不一致时,通过电路计算单元针对目标算法继续计算得到至少一个新的备选计算结果存储于非易失存储单元中,并根据从非易失存储单元中读取的新的备选计算结果,确定满足一致性要求的结果;
新的备选计算结果存储单元,用于通过电路计算单元针对目标算法继续计算得到一个新的备选计算结果存储于非易失存储单元中;
新的备选计算结果读取单元,用于从非易失存储单元中读取所述新的备选计算结果,并将所述新的备选计算结果与当前已读取的全部备选计算结果共同进行验证;
备选计算结果判断单元,用于判断是否存在两个一致的备选计算结果;
备选计算结果确定单元,用于存在两个一致的备选计算结果时,获取任一备选计算结果作为满足一致性要求的结果;
操作执行单元,用于不存在两个一致的备选计算结果时,返回执行通过电路计算单元针对目标算法继续计算得到一个新的备选计算结果存储于非易失存储单元中的操作,直至确定出满足一致性要求的结果。
所述最终计算结果确定模块420,可以包括:
备选计算结果剔除单元,用于通过所述非易失存储单元在保留一个所述最终计算结果的同时,删除其他备选计算结果。
本发明实施例所提供的抗干扰计算装置可执行本发明任意实施例所提供的抗干扰计算方法,具备执行方法相应的功能模块和有益效果。
实施例五
图5是本发明实施例五提供的一种抗干扰计算芯片的结构示意图,如图5所示,所述抗干扰计算芯片500包括:电路计算单元501、非易失存储单元502、一个或多个处理器503以及存储装置504,图5中以一个处理器503为例。抗干扰计算芯片500中的电路计算单元501、非易失存储单元502、处理器503以及存储装置504可以通过总线或其他方式连接,图5中以通过总线连接为例。
存储装置504作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本发明实施例中的一种抗干扰计算方法对应的程序指令/模块(例如,一种抗干扰计算装置中的一致性结果获取模块410和最终计算结果确定模块420)。处理器503通过运行存储在存储装置504中的软件程序、指令以及模块,从而执行抗干扰计算芯片的各种功能应用以及数据处理,即实现上述的一种抗干扰计算方法。也即,该程序被处理器执行时实现:
从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果;
将满足一致性要求的结果,作为目标算法的最终计算结果。
存储装置504可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储装置504可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储装置504可进一步包括相对于处理器503远程设置的存储器,这些远程存储器可以通过网络连接至抗干扰计算芯片。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
实施例六
本发明实施例六还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被如本发明任意实施例中的抗干扰计算芯片中的处理器执行时,实现如本发明任意实施例所述的抗干扰计算方法。也即:
从非易失存储单元中读取电路计算单元针对目标算法重复计算得到的多个备选计算结果,并从多个备选计算结果中获取满足一致性要求的结果;
将满足一致性要求的结果,作为目标算法的最终计算结果。
本发明实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于:电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括——但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
- 一种抗干扰计算方法、装置、计算芯片及存储介质
- 一种计量芯片的抗干扰检测系统及计算机可读存储介质