套刻精度获取方法以及校正方法

技术领域

本发明涉及半导体技术领域，特别涉及一种套刻精度获取方法以及校正方法。

背景技术

在光刻工艺中，需要量测当层对准前层（也即希望对准的目标层）的套刻精度（overlay，OVL）值，用来判定当层图形与前层图形间在平面上的重合状况，OVL的量测是通过收集当层和前层的标记（mark）信号实现的。

当当层和前层之间具有中间层，即前层是前第n层（n≥2），并且当层或者中间层为金属层时，现有技术中不能实现OVL值的量测。因为光源不能透过金属层，相应的，便不能收集到前层的mark信号，由此便无法量测到OVL值。

发明内容

本发明的目的在于提供一种套刻精度获取方法以及校正方法，以在当层和目标层之间具有中间层并且当层或者中间层为金属层的情况下，实现获取当层和目标层之间的套刻精度。

为了实现上述目的，本发明提供了一种套刻精度获取方法，所述套刻精度获取方法包括：

利用目标层和中间层的标记信号获取所述中间层与所述目标层之间的第一套刻精度；

在对当层执行光刻工艺后，利用所述中间层在所述当层留下的标记轮廓，获取所述当层与所述中间层之间的第二套刻精度；以及，

根据所述第一套刻精度和所述第二套刻精度，计算得到所述当层和所述目标层之间的模拟套刻精度；

其中，所述目标层、所述中间层和所述当层自下而上依次层叠，所述当层或者所述中间层为金属层。

可选的，在所述的套刻精度获取方法中，所述当层为金属层，所述当层的厚度小于4μm。

可选的，在所述的套刻精度获取方法中，所述中间层和所述目标层相邻，或者，所述中间层和所述目标层之间具有第一间隔层；

以及，所述中间层和所述当层相邻，或者，所述中间层和所述当层之间具有第二间隔层。

可选的，在所述的套刻精度获取方法中，所述目标层的标记尺寸大于所述中间层的标记尺寸。

可选的，在所述的套刻精度获取方法中，所述目标层的标记和所述中间层的标记均呈方形。

可选的，在所述的套刻精度获取方法中，所述目标层为背照式图像传感器中的有源层，所述中间层为所述背照式图像传感器中的介质层，所述当层为所述背照式图像传感器中的金属栅层。

本发明还提供一种套刻精度校正方法，所述套刻精度校正方法包括：

采用如上所述的套刻精度获取方法获取模拟套刻精度；

比较所述模拟套刻精度与套刻精度阈值；

若所述模拟套刻精度在所述套刻精度阈值内，则对当层执行刻蚀工艺并暴露出中间层的标记；

利用所述当层和所述中间层的标记信号获取所述当层与所述中间层之间的实际套刻精度；以及，

将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值。

可选的，在所述的套刻精度校正方法中，若所述模拟套刻精度超出所述套刻精度阈值，则将所述模拟套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值。

可选的，在所述的套刻精度校正方法中，若所述模拟套刻精度超出所述套刻精度阈值，所述套刻精度校正方法还包括：重新对所述当层执行光刻工艺。

可选的，在所述的套刻精度校正方法中，在一预设期间内，仅最初m批次获取实际套刻精度后，将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值，其中m≥1。

在本发明提供的套刻精度获取方法中，通过目标层和中间层的标记信号获取所述中间层与所述目标层之间的第一套刻精度，并且，通过所述中间层在所述当层留下的标记轮廓，获取所述当层与所述中间层之间的第二套刻精度，以所述中间层为中介分别得到了与所述中间层相关的第一套刻精度和第二套刻精度，接着便可根据所述第一套刻精度和第二套刻精度计算得到所述当层和所述目标层之间的模拟套刻精度。

进一步的，本发明还提供一种套刻精度校正方法，在得到了模拟套刻精度后，对于模拟套刻精度在套刻精度阈值内，也即套刻精度符合要求的情况，才执行刻蚀工艺，由此能够提高刻蚀工艺后的所述当层与所述中间层之间的实际套刻精度。并在刻蚀工艺后得到所述实际套刻精度后，利用所述实际套刻精度调整光刻机台，从而提高光刻机台的曝光精度，进而提高套刻精度。

此外，对于模拟套刻精度超出套刻精度阈值，也即套刻精度不符合要求的情况，利用所述模拟套刻精度调整光刻机台。发明人研究发现，通过上述套刻精度获取方法获取的模拟套刻精度，其值精度高，与实际套刻精度的偏差小于1.5nm，由此，通过所述模拟套刻精度调整光刻机台，也能提高光刻机台的曝光精度，进而提高套刻精度。

附图说明

图1是本发明实施例的套刻精度获取方法的流程示意图。

图2是本发明实施例的套刻精度校正方法的流程示意图。

图3是本发明实施例的半导体结构的剖面示意图。

图4是本发明实施例的第一标记和第三标记的结构示意图。

图5是本发明实施例的第一标记和第三标记的信号示意图。

图6是本发明实施例的背照式图像传感器的制造过程之将器件晶圆粘合至承载晶圆上的器件剖面示意图。

图7是本发明实施例的背照式图像传感器的制造过程之对半导体衬底执行研磨工艺的器件剖面示意图。

图8是本发明实施例的背照式图像传感器的制造过程之在半导体外延层上形成介质层的器件剖面示意图。

图9是本发明实施例的背照式图像传感器的制造过程之在介质层上形成金属栅层的器件剖面示意图。

其中，附图标记说明如下：

100-基底；110-第一膜层；120-第二膜层；130-第三膜层；140-第四膜层；

M1-第一标记；M3-第三标记；S1-第一标记信号；S3-第三标记信号；

20-器件晶圆；30-承载晶圆；200-半导体衬底；210-半导体外延层；220-有源层；230-互连层；240-介质层；241-开口；250-金属栅层；260-掩膜层。

具体实施方式

以下结合附图和具体实施例对本发明提出的套刻精度获取方法以及校正方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明使用的术语仅仅是出于描述特定实施方式的目的，而非旨在限制本发明。除非本申请文件中另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本发明说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本发明提供一种套刻精度获取方法以及校正方法，请参考图1和图2，其中，图1是本发明实施例的套刻精度获取方法的流程示意图，图2是本发明实施例的套刻精度校正方法的流程示意图。

如图1所示，在本申请实施例中，所述套刻精度获取方法包括如下步骤：

步骤S10：利用目标层和中间层的标记信号获取所述中间层与所述目标层之间的第一套刻精度；

步骤S11：在对当层执行光刻工艺后，利用所述中间层在所述当层留下的标记轮廓，获取所述当层与所述中间层之间的第二套刻精度；以及，

步骤S12：根据所述第一套刻精度和所述第二套刻精度，计算得到所述当层和所述目标层之间的模拟套刻精度；

其中，所述目标层、所述中间层和所述当层自下而上依次层叠，所述当层或者所述中间层为金属层。

如图2所示，在本申请实施例中，所述套刻精度校正方法包括如下步骤：

步骤S10：利用目标层和中间层的标记信号获取所述中间层与所述目标层之间的第一套刻精度；

步骤S11：在对当层执行光刻工艺后，利用所述中间层在所述当层留下的标记轮廓，获取所述当层与所述中间层之间的第二套刻精度；

步骤S12：根据所述第一套刻精度和所述第二套刻精度，计算得到所述当层和所述目标层之间的模拟套刻精度；

步骤S13：比较所述模拟套刻精度与套刻精度阈值；

步骤S14：若所述模拟套刻精度在所述套刻精度阈值内，则对当层执行刻蚀工艺并暴露出中间层的标记；

步骤S15：利用所述当层和所述中间层的标记信号获取所述当层与所述中间层之间的实际套刻精度；以及，

步骤S16：将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值。

进一步的，所述套刻精度校正方法还可以包括如下步骤：

步骤S17：若所述模拟套刻精度超出所述套刻精度阈值，则将所述模拟套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值。

更进一步的，所述套刻精度校正方法可以包括：

步骤S18：若所述模拟套刻精度超出所述套刻精度阈值，重新对所述当层执行光刻工艺。

请参考图3，其为本发明实施例的半导体结构的剖面示意图。接下去将结合附图3进一步说明套刻精度的获取方法。

如图3所示，提供一基底100，所述基底100可以是半导体基底、介质层或者玻璃、不锈钢载板等。

接着，在所述基底100上形成第一膜层110，所述第一膜层110具有第一标记（图3中未示出）。在本申请实施例中，所述第一膜层110为希望对准的目标层。所述第一膜层110的材质可以是半导体材料、介质材料或者金属材料等。

接着，在所述第一膜层110上形成第二膜层120，所述第二膜层120具有第二标记（图3中未示出）。在本申请实施例中，所述第二膜层120的材质例如为半导体材料或者介质材料。

请继续参考图3，接着，在所述第二膜层120上形成第三膜层130，所述第三膜层130具有第三标记（图3中未示出）。在本申请实施例中，所述第三膜层130为中间层，以作为第一膜层110和后续形成的第四膜层之间获取套刻精度的中介。所述第三膜层130的材质例如为半导体材料或者介质材料。

在本申请实施例中，所述第二膜层120和所述第三膜层130的材质均为透光材料，在此，可以直接通过所述第三膜层130的第三标记信号与所述第一膜层110的第一标记信号，获取所述第三膜层130和所述第一膜层110之间的第一套刻精度。

请参考图4和图5，其中，图4是本发明实施例的第一标记和第三标记的结构示意图，图5是本发明实施例的第一标记和第三标记的信号示意图。如图4和图5所示，通过获取第一标记信号S1能够得到第一标记M1的位置信息，通过获取第三标记信号S3能够得到第三标记M3的位置信息，由此，通过第一标记信号S1和第三标记信号S3能够获取所述第三膜层130和所述第一膜层110之间的第一套刻精度。

请继续参考图3，接着，在所述第三膜层130上形成第四膜层140，所述第四膜层140具有第四标记（图3中未示出）。在本申请实施例中，所述第四膜层140为当层，即所述第四膜层140为希望与所述第一膜层110（目标层）对准的膜层。所述第四膜层140的材质为金属材料，例如铜、钨或者铝等。优选的，所述第四膜层140的厚度小于4μm，例如，所述第四膜层140的厚度介于50nm~4μm之间。其中，所述第四膜层140形成于所述第三膜层130之上，由于膜层层叠的特性，上层膜层能够反应出下层膜层的轮廓，由此，所述第四膜层140能够反应出所述第三膜层130的第三标记的轮廓。

具体的，先对所述第四膜层140执行光刻工艺，即，先在所述第四膜层140上形成掩膜层，接着，对所述掩膜层执行光刻工艺，以暴露出部分所述第四膜层140，其中，暴露出所述第三标记的轮廓。接着，便可利用所述第三膜层130的第三标记在所述第四膜层140上的标记轮廓，获取所述第四膜层140和所述第三膜层130之间的第二套刻精度。具体的，可以通过所述第四膜层140的第四标记和所述第三膜层130的第三标记在所述第四膜层140上的标记轮廓，获取所述第四膜层140和所述第三膜层130之间的第二套刻精度。

接着，根据所述第一套刻精度和所述第二套刻精度，便可计算得到所述第四膜层140和所述第一膜层110之间的套刻精度。其中，所述第一套刻精度为通过所述第一膜层110的第一标记和所述第三膜层130的第三标记的标记信号直接得到的套刻精度，所述第二套刻精度为通过所述第三膜层130的第三标记的轮廓得到的预估套刻精度，因此，在本申请实施例中，通过计算得到的所述第四膜层140和所述第一膜层110之间的套刻精度为模拟套刻精度。其中，通过标记信号以及标记轮廓，所述第一标记、所述第三标记和所述第四标记的位置都能够获取得到，因而，此处通过第一套刻精度和第二套刻精度之间简单的减法运算，即可得到所述第四膜层140和所述第一膜层110之间的模拟套刻精度。

通过上述方法获取的所述第四膜层140和所述第一膜层110之间的模拟套刻精度，其值精确度高。将所述模拟套刻精度与对所述第四膜层140执行刻蚀工艺后得到的所述第四膜层140和所述第一膜层110之间的实际套刻精度进行比较，两者之间的偏差小于1.5nm，其差距非常小，可见所述模拟套刻精度的精确度非常高。

其中，所述第一标记、所述第二标记、所述第三标记和所述第四标记可以是现有技术中常规设计的标记。优选的，所述第一标记的尺寸、所述第二标记的尺寸、所述第三标记的尺寸和所述第四标记的尺寸依次减小，即所述第一标记的尺寸大于所述第二标记的尺寸，所述第二标记的尺寸大于所述第三标记的尺寸，所述第三标记的尺寸大于所述第四标记的尺寸。较佳的，所述第一标记、所述第二标记、所述第三标记和所述第四标记均呈方形。例如，所述第一标记、所述第二标记、所述第三标记和所述第四标记的形状均为正方形，相应的，所述第一标记的边长大于所述第二标记的边长，所述第二标记的边长大于所述第三标记的边长，所述第三标记的边长大于所述第四标记的边长。

在本申请实施例中，所述第一膜层110为目标层，所述第二膜层120为间隔层，所述第三膜层130为中间层，所述第四膜层140为当层，其中，所述第二膜层120和所述第三膜层130均为透光材质，所述第四膜层140为金属材质。

在本申请的其他实施例中，也可以仅包括所述第一膜层110、所述第三膜层130以及所述第四膜层140，即目标层、中间层和当层两两相邻；或者，所述间隔层位于所述中间层和所述当层之间；还可以是所述目标层和所述中间层之间具有第一间隔层，所述中间层和所述当层之间具有第二间隔层，本申请对此不作限定。进一步的，所述中间层可以为金属材质，所述当层可以为透光材质；并且，存在间隔层时，所述间隔层可以为透光材质，也可以为金属材质。

例如，在本申请的另一实施例中，所述半导体结构可以包括所述第一膜层110、所述第二膜层120、所述第三膜层130以及所述第四膜层140，所述第一膜层110为目标层，所述第二膜层120为间隔层，所述第三膜层130为中间层，所述第四膜层140为当层，其中，所述第二膜层120和/或所述第三膜层130的材质可以为金属材料，所述第四膜层140的材质为透光材质。所述第三膜层130和所述第一膜层110之间的第一套刻精度可以通过刻蚀暴露出所述第一膜层110的第一标记后，根据所述第三膜层130和所述第一膜层110的标记信号获取；接着，再通过所述第三膜层130在所述第四膜层140上留下的标记轮廓，获取两者之间的第二套刻精度，并继而根据所述第一套刻精度和所述第二套刻精度获取模拟套刻精度，本申请对此不再赘述。

在背照式图像传感器（BSI）的制备过程中，经常会要求金属栅层对准与其间隔的有源层，因此，及时、可靠地获取两者之间的套刻精度非常重要。特别的，如果能够在执行刻蚀工艺之前就能够高精度的得到两者之间的套刻精度，对于提高背照式图像传感器的可靠性、降低其制造成本，都有极大的帮助。其中，由于刻蚀工艺的不可逆性，导致在经过了刻蚀工艺之后再发现两者的套刻精度不符合要求时，只能报废这一产品或者花较大成本来改造这一产品；而光刻工艺基本不会对膜层产生影响，从而在光刻工艺过程中发现两者的套刻精度不符合要求时，仅需剥离当前掩膜层、形成一层新的掩膜层并执行曝光、显影工艺即可，相较而言，其操作简便、成本低廉。

请参考图6至图9，其为本发明实施例的背照式图像传感器的制造过程的剖面示意图。

如图6所示，将器件晶圆20粘合至承载晶圆30上。其中，所述承载晶圆30例如可以是硅片、钢板或者玻璃板等。所述器件晶圆20可以包括半导体衬底200、形成于所述半导体衬底200上的半导体外延层210、形成于所述半导体外延层210上的有源层220以及形成于所述有源层220上的互连层230。其中，所述有源层220作为希望对准的目标层。在此，所述有源层220上具有用于获取套刻精度的第一标记（图6中未示出，在此，标记前采用了与前文相同的序号，以与前文中的目标层、中间层以及当层更好地对应说明，本申请对此并不作限定）。其中，所述器件晶圆20的正面粘合至所述承载晶圆30上，具体的，所述互连层230与所述承载晶圆30相粘合，暴露出所述半导体衬底200。

接着，如图7所示，对所述半导体衬底200执行研磨工艺，以暴露出所述半导体外延层210。在本申请实施例中，所述半导体外延层210的厚度例如可以为2.6μm。在此，所述半导体外延层210作为间隔层，通常其上具有第二标记。

如图8所示，接着，在所述半导体外延层210上形成介质层240，所述介质层240的材料为低K介质。在此，所述介质层240作为中间层，所述介质层240中具有开口241，所述开口241暴露出部分所述半导体外延层210。所述介质层240上具有第三标记，例如，所述开口241可以作为所述第六标记。在本申请实施例中，通过所述第三标记的信号和所述第一标记的电信号，便可得到所述介质层240和所述有源层220之间的第一套刻精度。

其中，所述介质层240的厚度例如可以为1000Å~5000 Å，所述开口241的截面宽度例如可以为0.1μm~1μm。在本申请实施例中，所述介质层240的厚度具体为2515 Å，所述开口241的截面宽度具体为0.5μm。

接着，如图9所示，在所述介质层240上形成金属栅层250，在本申请实施例中，所述金属栅层250的材质为铝，所述金属栅层250的厚度为2800 Å。所述金属栅层250作为当层，其上具有第四标记（图9中未示出）。所述金属栅层250覆盖介质层240并填充所述开口241，如图9所示，由此，所述金属栅层250对应所述开口241的表面低于对应所述介质层240的表面，也即所述开口241在所述金属栅层250上留下了轮廓，即所述第三标记在所述当层上留下了标记轮廓。

接着，对所述金属栅层250执行光刻工艺。具体的，所述金属栅层250上形成掩膜层260，所述掩膜层260的材质例如可以为光刻胶或者硬掩膜等；对所述掩膜层260执行曝光和显影工艺，以暴露出部分所述金属栅层250。在本申请实施例中，在对所述金属栅层250执行光刻工艺后，利用所述介质层240在所述金属栅层250上留下的标记轮廓，便可得到所述金属栅层250和所述介质层240之间的第二套刻精度。进而，通过所述第二套刻精度和所述第一套刻精度，便可得到所述金属栅层250和所述有源层220之间的模拟套刻精度。

请参考表1，其为依据上述方法得到的背照式图像传感器的实际套刻精度和模拟套刻精度的对照表，其中，实际套刻精度即为上述得到模拟套刻精度后，直接进行刻蚀后测量得到。在本申请实施例中，在得到实际套刻精度后，通常将提供给光刻机台以作下一批产品光刻参数调整之用，因此，实际套刻精度也称为实际可补偿值；模拟套刻精度也可以提供给光刻机台以作下一批产品光刻参数调整之用，因此，模拟套刻精度也可以称为模拟可补偿值。

表1 背照式图像传感器的实际套刻精度和模拟套刻精度的对照表

在表1中，Offset_X、Offset_Y、W_Scal_X、W_Scal_Y、W_RotX、W_RotY、S_Scal_X、S_Scal_Y、S_ RotX、S_ RotY为套刻精度的常规参数，表征了套刻精度的偏移、缩放以及旋转。由表1可见，模拟套刻精度和实际套刻精度非常接近，模拟套刻精度与实际套刻精度的最大偏差小于1.5nm，并且两者的偏差基本在0.5nm以下，可见模拟套刻精度的精确度非常高。

进一步的，在表1的示例中，还给出了机台原始补值，机台原始补值为光刻机台在一预设期间内的初次设定值，例如，所述预设周期可以为一固定周期，光刻机台以一个月为周期，在周期的初始，依据前一周期的套刻精度情况等，设置所述机台原始补值；又如，所述预设周期可以为一个非固定周期，光刻机台可以先预设第一机台原始补值（其中，用语“第一”仅在描述时起到区分作用），工作半个月后又重新调整，预设第二机台补值，工作一个月后可以再次重新调整，预设第三机台补值。

请继续参考表1，模拟套刻精度和/或实际套刻精度的部分参数相对于机台原始补值而言，其数值比较大，例如W_Scal_X和S_Scal_X这两个参数，由此可见，机台原始补值在这两个参数的设置上偏差比较大。由此，通过实际套刻精度（或者称为实际可补偿值）和/或模拟套刻精度（或者称为模拟可补偿值）能够极大的修正机台原始补值，从而提高后续光刻工艺的精度。

相应的，本发明实施例还提供一种套刻精度校正方法，请参考图2，所述套刻精度校正方法包括：通过上述方法获取模拟套刻精度；接着，对所述模拟套刻精度进行判断，具体的，将所述模拟套刻精度与一套刻精度阈值进行比较，其中，所述套刻精度阈值可以根据不同的线宽尺寸和/或工艺要求等进行设定，本申请对此不作限定。例如，所述套刻精度阈值中W_Scal_X≤1，则对于表1所示的示例中，可以得出模拟套刻精度超出了套刻精度阈值这一结论。此处，需要说明的是，表1所示表格主要通过实际套刻精度以说明模拟套刻精度的数值精确度极高，因此，在表1所示中，即使判断为模拟套刻精度超出了套刻精度阈值，仍能够进行刻蚀以得到实际套刻精度，通常这一批次所使用的半导体结构为测试结构。

而对于真正生产时，在判断为模拟套刻精度超出了套刻精度阈值时，对于本次光刻工艺就不再进行刻蚀工艺了。具体的，若所述模拟套刻精度超出所述套刻精度阈值，则将所述模拟套刻精度（也即模拟可补偿值）提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值，即在机台原始补值的基础上附加了模拟可补偿值。请参考表1，此时，光刻机台的补值即为模拟机台最佳补值。接着，便可通过更新了补值（即机台原始补值变为了模拟机台最佳补值）的光刻机台对该半导体结构重新执行光刻工艺，例如包括剥离当前掩膜层、形成一层新的掩膜层并执行曝光、显影工艺。由此，在套刻精度不符合要求的情况下，也不会导致半导体结构产生不可逆的伤害，仅需重新执行一道光刻工艺便能够得到符合要求的半导体结构，相较于现有技术中往往因为刻蚀工艺导致半导体结构产生了不可逆的伤害，不得不报废这批半导体结构而言，极大的降低了半导体制造的成本。

请继续参考图2，在本申请实施例中，若所述模拟套刻精度在所述套刻精度阈值内，则对当层执行刻蚀工艺并暴露出中间层的标记；利用所述当层和所述中间层的标记信号获取所述当层与所述中间层之间的实际套刻精度；以及，将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值。即，若所述模拟套刻精度在所述套刻精度阈值内，就直接对于本次光刻工艺执行刻蚀工艺。进一步的，为了更精准的调整光刻机台的补值，可以将经过刻蚀工艺后得到的实际套刻精度（也即实际可补偿值）提供给光刻机台，即如表1所示，此时光刻机台的补值就从机台原始补值变为了实际机台最佳补值。虽然模拟套刻精度与实际套刻精度的偏差较小，对于spec±80nm（甚至spec±25nm，即25nm规格产品）的半导体结构而言，其实完全可以接受的。但本申请实施例中，在得到实际套刻精度后，将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值，可以更好的提高套刻精度。

在本申请实施例中，在所述预设期间（在此与机台原始补值对应的预设期间相同）内，仅最初m批次获取实际套刻精度后，将所述实际套刻精度提供给光刻机台，以调整所述光刻机台执行光刻工艺时的补值，其中m≥1，例如m取5，即预设期间内的最初5批次获取实际套刻精度后，将所述实际套刻精度提供给光刻机台。在本申请的其他实施例中，也可以在预设期间内，每次获取的实际套刻精度均提供给光刻机台；或者，也可以根据实际套刻精度的稳定度，确定是否提供给光刻机台以作补值，例如，实际套刻精度达到一稳定度阈值时，则不再提供给光刻机台以作补值。

综上所述，在本发明提供的套刻精度获取方法中，通过目标层和中间层的标记信号获取所述中间层与所述目标层之间的第一套刻精度，并且，通过所述中间层在所述当层留下的标记轮廓，获取所述当层与所述中间层之间的第二套刻精度，以所述中间层为中介分别得到了与所述中间层相关的第一套刻精度和第二套刻精度，接着便可根据所述第一套刻精度和第二套刻精度计算得到所述当层和所述目标层之间的模拟套刻精度。即，通过简便的方法便能准确的得到当层和目标层之间的套刻精度。

进一步的，本发明还提供一种套刻精度校正方法，在得到了模拟套刻精度后，对于模拟套刻精度在套刻精度阈值内，也即套刻精度符合要求的情况，才执行刻蚀工艺，由此能够提高刻蚀工艺后的所述当层与所述中间层之间的实际套刻精度。并在刻蚀工艺后得到所述实际套刻精度后，利用所述实际套刻精度调整光刻机台，从而提高光刻机台的曝光精度，进而提高套刻精度。

此外，对于模拟套刻精度超出套刻精度阈值，也即套刻精度不符合要求的情况，利用所述模拟套刻精度调整光刻机台。发明人研究发现，通过上述套刻精度获取方法获取的模拟套刻精度，其值精度高，与实际套刻精度的偏差小于1.5nm，由此，通过所述模拟套刻精度调整光刻机台，也能提高光刻机台的曝光精度，进而提高套刻精度。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。