一种半导体器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，因此氮化镓基电子器件具有很好的应用前景。

现行氮化镓基器件主要基于AlGaN/GaN异质结结构中较强的二维电子气(2DEG)形成的高电子迁移率晶体管(High Electron Mobility Transistor；HEMT)。随着技术的发展，业界对氮化镓基器件输入电容输出电容的要求越来越高。故对于减小器件中的寄生电容方法的研究具有十分重要的意义。

现行减小寄生电容的研究主要集中在减小有源区内的电容，如减小场板面积，增大场板与2DEG之间介质的厚度，采用介电常数更小的介质等。但这些方法有两个问题：其一，减小场板面积会减小器件耐压能力；其二，实现增大场板与2DEG之间介质厚度和换用电常数更小的介质使工艺更为复杂，提高生产成本。

发明内容

本发明实施例提供了一种半导体器件及其制备方法，以减少欧姆接触电极键合盘和衬底之间产生的寄生电容，满足对半导体器件输入和输出电容的高要求。

第一方面，本发明实施例提供了一种半导体器件，包括有源区；

所述半导体器件还包括：

衬底；

外延结构，位于所述衬底一侧，且位于所述有源区的所述外延结构中形成有二维电子气；

电极结构，位于所述外延结构远离所述衬底的一侧且位于所述有源区，所述电极结构包括多个欧姆接触电极；

第一介质层，位于所述电极结构远离所述衬底的一侧，所述第一介质层覆盖所述电极结构；

电极连接线，位于所述第一介质层远离所述衬底的一侧；所述电极连接线包括欧姆接触电极连接线，所述欧姆接触电极连接线与所述欧姆接触电极电连接；

第二介质层，位于所述电极连接线远离所述衬底的一侧，所述第二介质层覆盖所述电极连接线；

电极键合盘，位于所述第二介质层远离所述衬底的一侧；所述电极键合盘包括欧姆接触电极键合盘，所述欧姆接触电极键合盘与所述欧姆接触电极连接线电连接，且至少部分所述欧姆接触电极键合盘位于所述有源区。

可选的，所述欧姆接触电极包括源极和漏极；

所述欧姆接触电极连接线包括源极连接线和漏极连接线，所述源极连接线与所述源极电连接，所述漏极连接线与所述漏极电连接；

所述欧姆接触电极键合盘包括源极键合盘和漏极键合盘，所述源极键合盘与所述源极连接线电连接，所述漏极键合盘与所述漏极连接线电连接；

所述源极连接线在所述衬底所在平面上的垂直投影与所述漏极连接线在所述衬底所在平面上的垂直投影不交叠。

可选的，所述有源区设置有多个源极和多个漏极，多个所述源极沿第一方向排列，所述源极沿第二方向延伸，多个所述漏极沿所述第一方向排列，所述漏极沿所述第二方向延伸；所述第一方向和所述第二方向相交，且均与所述衬底所在平面平行；

所述源极连接线包括第一源极连接线分部和第二源级连接线分部，所述第一源极连接线分部与多个所述源极电连接，所述第二源级连接线分部与多个第一源级连接线分部电连接；

所述漏极连接线包括第一漏极连接线分部和第二漏极连接线分部，所述第一漏极连接线分部与多个所述漏极电连接，所述第二漏极连接线分部与多个所述第一漏极连接线分部电连接；

沿所述第二方向，所述第一源极连接线分部和所述第一漏极连接线分部位于同一所述有源区相对设置的两侧；

沿所述第一方向，所述第二源极连接线分部和所述第二漏极连接线分部位于多个所述有源区相对设置的两侧。

可选的，所述的半导体器件，沿所述第二方向，所述有源区包括沿所述第二方向依次设置的多个有源区组，所述有源区组包括沿所述第二方向设置的第一有源区和第二有源区；

所述第一源极连接线分部位于同一所述有源区组中的所述第一有源区和所述第二有源区之间，同一所述有源区组中的所述第一有源区和所述第二有源区中的多个所述源极均与所述第一源极连接线分部电连接，同一所述有源区组中的所述第一有源区中的多个所述漏极和所述第二有源区中的多个所述漏极分别与不同的所述第一漏极连接线分部电连接；所述第一漏极连接线分部位于沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区之间，沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区中的多个所述漏极均与所述第一漏极连接线分部电连接，沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区中的多个所述源极分别与所述不同的第一源极连接线分部电连接；

或者，所述第一漏极连接线分部位于同一所述有源区组中的所述第一有源区和所述第二有源区之间，同一所述有源区组中的所述第一有源区和所述第二有源区中的多个所述漏极均与所述第一漏极连接线分部电连接，同一所述有源区组中的所述第一有源区中的多个所述源极和所述第二有源区中的多个所述源极分别与不同的所述第一源极连接线分部电连接；所述第一源极连接线分部位于沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区之间，沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区中的多个所述源极均与所述第一源极连接线分部电连接，沿所述第二方向相邻设置的两个所述有源区组中的所述第一有源区和所述第二有源区中的多个所述漏极分别与所述不同的第一漏极连接线分部电连接。

可选的，所述半导体器件还包括无源区，所述无源区围绕所述有源区；

沿所述第二方向，所述第一源极连接线分部和所述第一漏极连接线分部位于同一所述有源区两侧的所述无源区中；

沿所述第一方向，所述第二源极连接线分部和所述第二漏极连接线分部位于多个所述有源区两侧的所述无源区中。。可选的，所述电极结构还包括栅极；

所述电极连接线还包括栅极连接线，所述栅极连接线与所述栅极电连接；

所述电极键合盘还包括栅极键合盘，所述栅极键合盘与所述栅极连接线电连接；

至少部分所述栅极键合盘位于所述有源区。

可选的，所述栅极连接线在所述衬底所在平面上的垂直投影与所述源极连接线在所述衬底所在平面上的垂直投影部分交叠，或者，所述栅极连接线在所述衬底所在平面上的垂直投影与所述漏极连接线在所述衬底所在平面上的垂直投影部分交叠。

可选的，所述有源区设置有多个源极、多个栅极和多个漏极，多个所述源极沿第一方向排列，所述源极沿第二方向延伸，多个所述栅极沿所述第一方向排列，所述栅极沿所述第二方向延伸，多个所述漏极沿所述第一方向排列，所述漏极沿所述第二方向延伸，沿所述第一方向，所述栅极位于所述源极和所述漏极之间；所述第一方向和所述第二方向相交，且均与所述衬底所在平面平行；

所述源极连接线包括第一源极连接线分部和第二源级连接线分部，所述第一源极连接线分部与多个所述源极电连接，所述第二源级连接线分部与多个第一源级连接线分部电连接；

所述栅极连接线包括第一栅极连接线分部和第二栅极连接线分部，所述第一栅极连接线分部与多个所述栅极电连接，所述第二栅极连接线分部与多个所述第一栅极连接线分部电连接；

所述漏极连接线包括第一漏极连接线分部和第二漏极连接线分部，所述第一漏极连接线分部与多个所述漏极电连接，所述第二漏极连接线分部与多个所述第一漏极连接线分部电连接；

沿所述第二方向，所述第一源极连接线分部和所述第一栅极连接线分部位于同一所述有源区的同一侧，或者，所述第一漏极连接线分部和所述第一栅极连接线分部位于同一所述有源区的同一侧；

沿所述第一方向，所述第二源极连接线分部和所述第二栅极连接线分部位于多个所述有源区的同一侧，或者，所述第二漏极连接线分部和所述第二栅极连接线分部位于多个所述有源区的同一侧。

可选的，所述栅极连接线在所述衬底所在平面上的垂直投影与所述源极连接线在所述衬底所在平面上的垂直投影部分交叠，所述栅极连接线与所述源级连接线异层设置；

或者，所述栅极连接线在所述衬底所在平面上的垂直投影与所述漏极连接线在所述衬底所在平面上的垂直投影部分交叠，所述栅极连接线与所述漏级连接线异层设置。

可选的，所述源极连接线和所述漏极连接线同层设置。

可选的，所述第一介质层包括叠层设置的第一子介质层和第二子介质层，所述第一子介质层位于所述第二子介质层靠近所述衬底的一侧；

所述栅极连接线位于所述第一子介质层远离所述衬底的一侧，所述源极连接线和所述漏极连接线位于所述第二子介质层远离所述衬底的一侧。

第二方面，本发明实施例还提供了一种半导体器件的制备方法，用于制备上述半导体器件，所述半导体器件包括有源区；

所述半导体器件的制备方法包括：

提供衬底；

在所述衬底一侧制备外延结构，位于所述有源区的所述外延结构中形成有二维电子气；

在所述外延结构远离所述衬底的一侧且在所述有源区制备电极结构，所述电极结构包括多个欧姆接触电极；

在所述电极结构远离所述衬底的一侧制备第一介质层，所述第一介质层覆盖所述电极结构；

在所述第一介质层远离所述衬底的一侧制备电极连接线；所述电极连接线包括欧姆接触电极连接线，所述欧姆接触电极连接线与所述欧姆接触电极电连接；

在所述电极连接线远离所述衬底的一侧制备第二介质层，所述第二介质层覆盖所述电极连接线；

在所述电极连接线远离所述衬底的一侧制备电极键合盘，所述电极键合盘包括欧姆接触电极键合盘，所述欧姆接触电极键合盘与所述欧姆接触电极连接线电连接，且至少部分所述欧姆接触电极键合盘位于所述有源区。

本发明实施例提供的半导体器件，通过电极连接线实现电极结构与电极键合盘之间的电连接，保证电极键合盘设置方式灵活；进一步的，通过合理设置电极连接线的设置位置，还可以保证电极连接线的设置不会增加不同电极连接线之间的寄生电容。同时，通过将至少部分欧姆接触电极键合盘设置于有源区，通过异质结结构中的二维电子气屏蔽至少部分欧姆接触电极键合盘与衬底之间的寄生电容，如此可以减少欧姆接触电极键合盘和衬底之间的寄生电容，满足对半导体器件输入和输出电容越来越高的要求；将至少部分欧姆接触电极键合盘设置于有源区，可以大大减小无源区的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度，在降低芯片的成本的同时还有利于实现半导体器件的小型化设计。

附图说明

图1是本发明实施例提供的一种半导体器件的结构示意图；

图2是图1提供的半导体器件沿剖面线A-A的剖面结构示意图；

图3是图1提供的半导体器件沿剖面线B-B的剖面结构示意图；

图4是本发明实施例提供的一种半导体器件的制备方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

现有技术的半导体器件一般包括有源区和无源区，有源区内设置有源极、栅极和漏极，无源区内一般设置有电极键合盘，例如漏极键合盘。漏极键合盘与半导体器件中的衬底形成寄生电容，影响半导体器件输出电容和输入电容；并且，电极键合盘占用了大量面积，相对的增大了整个芯片的面积，不利于半导体器件的小型化设计，也不利于降低芯片的制造成本。

基于上述技术问题，本发明实施例提供一种半导体器件，包括：衬底；外延结构，位于所述衬底一侧，且位于有源区的外延结构中形成有二维电子气；电极结构，位于衬底一侧且位于所述有源区，电极结构包括多个欧姆接触电极；第一介质层，位于电极结构远离衬底的一侧，第一介质层覆盖电极结构；电极连接线，位于第一介质层远离衬底的一侧；电极连接线包括欧姆接触电极连接线，欧姆接触电极连接线与欧姆接触电极电连接；第二介质层，位于电极连接线远离衬底的一侧，第二介质层覆盖电极连接线；电极键合盘，位于第二介质层远离衬底的一侧；电极键合盘包括欧姆接触电极键合盘，欧姆接触电极键合盘与欧姆接触电极连接线电连接，且至少部分欧姆接触电极键合盘位于有源区。采用上述技术方案，通过电极连接线实现电极结构与电极键合盘之间的电连接，保证电极键合盘设置方式灵活；进一步的，通过合理设置电极连接线的设置位置，还可以保证电极连接线的设置不会增加不同电极连接线之间的寄生电容。同时，通过将至少部分欧姆接触电极键合盘设置于有源区，通过异质结结构中的二维电子气屏蔽至少部分欧姆接触电极键合盘与衬底之间的寄生电容，如此可以减少欧姆接触电极键合盘和衬底之间的寄生电容，满足对半导体器件输入和输出电容越来越高的要求；进一步的，将至少部分欧姆接触电极键合盘设置于有源区，可以大大减小无源区的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度，在降低芯片的成本的同时还有利于实现半导体器件的小型化设计。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提供的一种半导体器件的结构示意图，图2是图1提供的半导体器件沿剖面线A-A的剖面结构示意图。参考图1和图2所示，该半导体器件10包括有源区aa；

该半导体器件10还包括：

衬底110；

外延结构150，位于衬底110一侧，且位于有源区aa的外延结构150中形成二维电子气155；

电极结构120，位于外延结构150远离衬底110一侧且位于aa有源区，电极结构120包括多个欧姆接触电极121；

第一介质层a，位于电极结构120远离衬底110的一侧，第一介质层a覆盖电极结构120；

电极连接线130，位于第一介质层a远离衬底110的一侧；电极连接线130包括欧姆接触电极连接线131，欧姆接触电极连接线131与欧姆接触电极121电连接；

第二介质层b，位于电极连接线130远离衬底110的一侧，第二介质层b覆盖电极连接线130；

电极键合盘140，位于第二介质层b远离衬底110的一侧；电极键合盘140包括欧姆接触电极键合盘141，欧姆接触电极键合盘141与欧姆接触电极连接线131电连接，且至少部分欧姆接触电极键合盘141位于有源区aa。

如图1和图2所示，该半导体器件10包括有源区aa，有源区aa可以理解为其下方存在二维电子气、电子或空穴的区域，其工作状态与特性受外部电路影响，是半导体器件的活性工作区域。半导体器件10包括依次位于衬底110一侧的外延结构150、电极结构120、第一介质层a、电极连接线130、第二介质层b和电极键合盘140。外延结构150中形成有异质结结构，位于有源区aa的异质结结构中形成为二维电子气155。电极连接线130分别与电极结构120和电极键合盘140电连接，用于实现电极结构120与电极键合盘140之间的电连接。第一介质层a位于电极结构120与电极连接线130之间，对应设置的电极与电极连接线通过第一介质层a中的过孔实现电连接，非对应设置的电极与电极连接线之间通过第一介质层a电绝缘。同理，第二介质层b位于电极结构120与电极连接线130之间，对应设置的电极连接线与电极键合盘通过第二介质层b中的过孔实现电连接，非对应设置的电极连接线与电极键合盘之间通过第二介质层b电绝缘。

进一步的，电极结构120包括多个欧姆接触电极121，欧姆接触电极121与外延结构150之间形成欧姆接触；对应的，电极连接线130包括欧姆接触电极连接线131，欧姆接触电极连接线131与欧姆接触电极121电连接；对应的，电极键合盘140包括欧姆接触电极键合盘141，欧姆接触电极键合盘141与欧姆接触电极连接线131电连接，如此实现欧姆接触电极键合盘141与欧姆接触电极121之间的电连接，将电极信号传输至欧姆接触电极121。进一步的，区别于现有技术中将欧姆接触电极键合盘141设置于有源区aa外的方案，本发明实施例创造性地将至少部分欧姆接触电极键合盘141位于有源区aa内，通过电极连接线130实现电极结构120与电极键合盘140之间的电连接，保证电极键合盘140设置方式灵活；进一步的，通过将至少部分欧姆接触电极键合盘141设置于有源区aa，通过异质结结构中的二维电子气155屏蔽至少部分欧姆接触电极键合盘141与衬底110之间的寄生电容，如此可以减少欧姆接触电极键合盘141和衬底110之间的寄生电容，满足对半导体器件输入和输出电容越来越高的要求；同时，将至少部分欧姆接触电极键合盘141设置于有源区aa，可以大大减小无源区的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度，在降低芯片的成本的同时还有利于实现半导体器件的小型化设计。

具体的，衬底110的材料可由硅、蓝宝石、碳化硅、砷化镓、氮化镓、金刚石等中的其中一种材料或多种材料形成，还可以是其他适合生长氮化镓的材料。

第一介质层a和第二介质层b的材料可以是二氧化硅，氮化硅，氧化铝等等介质材料，用于隔绝电极结构120和电极键合盘140。电极连接线130的材料可以是铝镍金银铂等导电金属。

综上，本发明实施例的技术方案，通过电极连接线实现电极结构与电极键合盘之间的电连接，保证电极键合盘设置方式灵活；进一步的，通过将至少部分欧姆接触电极键合盘设置于有源区，通过异质结结构中的二维电子气屏蔽至少部分欧姆接触电极键合盘与衬底之间的寄生电容，如此可以减少欧姆接触电极键合盘和衬底之间的寄生电容，满足对半导体器件输入和输出电容越来越高的要求；同时，将至少部分欧姆接触电极键合盘设置于有源区，可以大大减小无源区的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度，在降低芯片的成本的同时还有利于实现半导体器件的小型化设计。

图3是图1提供的半导体器件沿剖面线B-B的剖面结构示意图，参考图1-3所示，欧姆接触电极121包括源极1211和漏极1212；

欧姆接触电极连接线131包括源极连接线1311和漏极连接线1312，源极连接线1311与源极1211电连接，漏极连接线1312与漏极1212电连接；

欧姆接触电极键合盘141包括源极键合盘1411和漏极键合盘1412，源极键合盘1411与源极连接线1311电连接，漏极键合盘1412与漏极连接线1312电连接；

源极连接线1311在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影不交叠。

其中，欧姆接触电极连接线131包括源极连接线1311和漏极连接线1312。欧姆接触电极键合盘141包括源极键合盘1411和漏极键合盘1412。源极连接线1311与源极1211电连接，源极键合盘1411与源极连接线1311电连接，实现源极1211与源极键合盘1411的连接。漏极连接线1312与漏极1212电连接，漏极键合盘1412与漏极连接线1312电连接，实现漏极1212与漏极键合盘1412的连接。

进一步的，至少部分源极键合盘1411位于有源区aa，和/或，至少部分漏极键合盘1412位于有源区aa。

具体的，的可以是源极键合盘1411及漏极键合盘1412均全部位于有源区aa，也可以是源极键合盘1411及漏极键合盘1412均部分位于有源区aa，亦可以仅仅是源极键合盘1411部分或者全部在有源区aa，还可以仅仅是源极键合盘1412部分或者全部在有源区aa，本发明实施例对此不进行限定。通过控制欧姆接触电极键合盘141至少有一部分在有源区aa，二维电子气155屏蔽至少部分欧姆接触电极键合盘141与衬底110之间的寄生电容，实现减少电极键合盘140和衬底110之间产生的寄生电容，达到较高的半导体器件10的输出电容和输入电容。

继续参考图1所示，源极连接线1311在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影不交叠。

其中，图1为半导体器件结构的俯视图，从图1中示出了源极连接线1311和漏极连接线1312。源极连接线1311在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影不交叠，可以避免源极1211和漏极1212之间产生寄生电容。

继续参考图1所示，有源区aa设置有多个源极1211和多个漏极1212，多个源极1211沿第一方向X排列，源极1211沿第二方向Y延伸，多个漏极1212沿第一方向X排列，漏极1212沿第二方向Y延伸；第一方向X和第二方向Y相交，且均与衬底110所在平面平行；

源极连接线1311包括第一源极连接线分部1311A和第二源级连接线分部1311B，第一源极连接线分部1311A与多个源极1211电连接，第二源级连接线分部1311B与多个第一源级连接线分部1311A电连接；

漏极连接线1312包括第一漏极连接线分部1312A和第二漏极连接线分部1312B，第一漏极连接线分部1312A与多个漏极1212电连接，第二漏极连接线分部1312B与多个第一漏极连接线分部1312A电连接；

沿第二方向Y，第一源极连接线分部1311A和第一漏极连接线分部1312A位于同一有源区aa相对设置的两侧；

沿第一方向X，第二源极连接线分部1311B和第二漏极连接线分部1312B位于多个有源区aa相对设置的两侧。

其中，有源区aa设置多个源极1211和多个漏极1212，多个源极1211和多个漏极1212沿第一方向X排列，沿第二方向Y延伸。

源极连接线1311包括第一源极连接线分部1311A和第二源级连接线分部1311B，第一源极连接线分部1311A沿第一方向X延伸并与多个源极1211电连接，第二源级连接线分部1311B沿第二方向Y延伸并与多个第一源级连接线分部1311A电连接，第一源极连接线分部1311A和第二源级连接线分部1311B位于不同的位置处，可以保证源极1211与源极连接线1311之间的有效电连接。进一步的，第二源级连接线分部1311B还可以用于连接多个源级键合盘1411，实现源级连接线1311与源级键合盘1411之间的电连接。

漏极连接线1312包括第一漏极连接线分部1312A和第二漏极连接线分部1312B，第一漏极连接线分部1312A沿第一方向X延伸并与多个漏极1212电连接，第二漏极连接线分部1312B沿第二方向Y延伸并与多个第一漏极连接线分部1312A电连接，第一漏极连接线分部1312A和第二漏极连接线分部1312B位于不同的位置处，可以保证漏极1212与漏极连接线1312之间的有效电连接。进一步的，第二漏极连接线分部1312B还可以用于连接多个漏级键合盘1412，实现漏极连接线1312与漏级键合盘1412之间的电连接。

进一步的，为了保证源极连接线1311和漏极连接线1312所在平面上的垂直投影在衬底110所在平面上的垂直投影不交叠，沿第二方向Y，第一源极连接线分部1311A和第一漏极连接线分部1312A位于有源区aa的两侧，保证第一源极连接线分部1311A和第一漏极连接线分部1312A不相互接触；沿第二方向Y，第二源级连接线分部1311B和第二漏极连接线分部1312B位于多个有源区aa相对设置的两侧，保证第二源级连接线分部1311B和第二漏极连接线分部1312B不相互接触，如此可以有效的避免源极连接线1311和漏极连接线1312之间产生寄生电容。

继续参考图1所示，本发明实施例提供的半导体器件10，沿第二方向Y，有源区aa包括沿第二方向Y依次设置的多个有源区组C，有源区组C包括沿所述第二方向Y设置的第一有源区aa1和第二有源区aa2；

第一源极连接线分部1311A位于同一有源区组C中的第一有源区aa1和第二有源区aa2之间，同一有源区组C中的第一有源区aa1和第二有源区aa2中的多个源极1211均与第一源极连接线分部1311A电连接，同一有源区组C中的第一有源区aa中的多个漏极1212和第二有源区aa2中的多个漏极1212分别与不同的第一漏极连接线分部1312A电连接；第一漏极连接线分部1312A位于沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2之间，沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2中的多个漏极1212均与第一漏极连接线分部1312A电连接，沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2中的多个源极1211分别与不同的第一源极连接线分部1311A电连接；

或者，第一漏极连接线分部1312A位于同一有源区组C中的第一有源区aa1和第二有源区aa2之间，同一有源区组C中的第一有源区aa1和第二有源区aa2中的多个漏极1212均与第一漏极连接线分部1312A电连接，同一有源区组C中的第一有源区aa1中的多个源极1311和第二有源区aa2中的多个源极1211分别与不同的第一源极连接线分部1311A电连接；第一源极连接线分部1311A位于沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2之间，沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2中的多个源极1211均与第一源极连接线分部1311A电连接，沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2中的多个漏极1212分别与不同的第一漏极连接线分部1312A电连接。

其中，有源区aa包括沿第二方向Y依次设置的多个有源区组C，其中有源区组C包括多个第一有源区aa1和第二有源区aa2，如图1所示，多个有源区组C依次设置。进一步的，图1以第一漏极连接线分部1312A位于同一有源区组C中的第一有源区aa1和第二有源区aa2之间，第一源极连接线分部1311A位于沿第二方向Y相邻设置的两个有源区组C中的第一有源区aa1和第二有源区aa2之间为例进行说明。

如图1所示，第一漏极连接线分部1312A位于同一有源区组C中的第一有源区aa1和第二有源区aa2之间，多个源极1211和多个漏极1212设置于第一有源区aa1和第二有源区aa2，通过第一漏极连接线分部1312A将位于同一有源区组C中的的多个漏极1212电连接。其中，第一源极连接线分部1311A和第一漏极连接线分部1312A位于同一有源区aa的两侧不重叠，所以第一源极连接线分部1311A位于沿第二方向Y相邻设置的两个有源区组C中第一有源区aa1和第二有源区aa2沿第二方向Y的两侧，所以相邻设置的两个有源区组C中的源极1211分别与不同位置的第一源极连接线分部1311A电连接。第一源极连接线分部1311A和第一漏极连接线分部1312A在不同位置的排布，可以避免源极连接线1311和漏极连接线1312的交叠，产生寄生电容。

继续参考图3所示，半导体器件10还包括无源区bb，无源区bb围绕有源区aa；

沿第二方向Y，第一源极连接线分部1311A和第一漏极连接线分部1312A位于同一有源区aa两侧的无源区bb中；

沿第一方向X，第二源极连接线分部1311B和第二漏极连接线分部1312B位于多个有源区aa两侧的无源区bb中。

其中，半导体器件10还包括无源区bb，但无源区bb参与半导体器件10的工作，但其工作状态不受外部电路影响。其中，源极连接线1311和漏极连接线1312在所在平面上的垂直投影在衬底110所在平面上的垂直投影不交叠，投影在无源区bb上也不交叠。具体的，沿第二方向Y，第一源极连接线分部1311A和第一漏极连接线分部1312A位于同一有源区aa两侧的无源区bb中，第一源极连接线分部1311A和第一漏极连接线分部1312A在无源区bb上不相互接触；沿第一方向X，第二源极连接线分部1311B和第二漏极连接线分部1312B位于多个有源区aa两侧的无源区bb中，第二源级连接线分部1311B和第二漏极连接线分部1312B不相互接触。可以保证源极连接线1311与漏极连接线1312在衬底110所在平面上的垂直投影不交叠，避免源极1211和漏极1212之间产生寄生电容。

参考图1和图2所示，电极结构120还包括栅极122；

电极连接线130还包括栅极连接线132，栅极连接线132与栅极122电连接；

电极键合盘140还包括栅极键合盘142，栅极键合盘142与栅极连接线132电连接；

至少部分栅极键合盘142位于有源区aa。

其中，电极结构120包括栅极122，电极连接线130还包括栅极连接线132，电极键合盘140还包括栅极键合盘142。栅极122由导电金属构成并与外延结构150形成肖特基接触。栅极连接线132与栅极122电连接，栅极键合盘142与栅极连接线132电连接，通过栅极连接线132实现栅极122与栅极键合盘142的连接。并且至少部分栅极键合盘142位于有源区aa，示例性的，可以是全部栅极键合盘142位于有源区aa，也可以只有一部分栅极键合盘142位于有源区aa，保证可以减小栅极键合盘142有在无源区bb的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度。

继续参考图1所示，栅极连接线132在衬底110所在平面上的垂直投影与源极连接线1311在衬底110所在平面上的垂直投影部分交叠，或者，栅极连接线132在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影部分交叠。

其中，为了降低源极1211和漏极1212之间的寄生电容，可以设置源极连接线1311在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影不交叠。进一步的，为了实现栅极连接线132与栅极122以及栅极键合盘142之间的连接关系，且保证半导体器件体积小巧，可以设置栅极连接线132在衬底110所在平面上的垂直投影与源极连接线1311在衬底110所在平面上的垂直投影部分交叠，或者，栅极连接线132在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影部分交叠，图1仅以栅极连接线132在衬底110所在平面上的垂直投影与源极连接线1311在衬底110所在平面上的垂直投影部分交叠为例进行说明。

可选的，有源区aa设置有多个源极1211、多个栅极122和多个漏极1212，多个源极1211沿第一方向X排列，源极1211沿第二方向Y延伸，多个栅极122沿第一方向X排列，栅极122沿第二方向Y延伸，多个漏极1212沿第一方向X排列，漏极1212沿第二方向Y延伸，沿第一方向X，栅极122位于源极1211和漏极1212之间；第一方向X和第二方向Y相交，且均与衬底110所在平面平行；

源极连接线1311包括第一源极连接线分部1311A和第二源级连接线分部1311B，第一源极连接线分部1311A与多个源极1211电连接，第二源级连接线分部1311B与多个第一源级连接线分部1311A电连接；

栅极连接线132包括第一栅极连接线分部132A和第二栅极连接线分部132B，第一栅极连接线分部132A与多个栅极122电连接，第二栅极连接线分部132B与多个第一栅极连接线分部132A电连接；

漏极连接线1312包括第一漏极连接线分部1312A和第二漏极连接线分部1312B，第一漏极连接线分部1312A与多个漏极1212电连接，第二漏极连接线分部1312B与多个第一漏极连接线分部1312A电连接；

沿第二方向Y，第一源极连接线分部1311A和第一栅极连接线分部132A位于同一有源区aa的同一侧，或者，第一漏极连接线分部1312A和第一栅极连接线分部132A位于同一有源区aa的同一侧；

沿第一方向X，第二源极连接线分部1311B和第二栅极连接线分部132B位于多个有源区aa的同一侧，或者，第二漏极连接线分部1312B和第二栅极连接线分部132B位于多个有源区aa的同一侧。

其中，有源区aa还设置多个栅极132。如图1所示，多个栅极122沿第一方向X排列，沿第二方向Y延伸，保证了多个栅极122规整排列在有源区aa上，并具有一定的长度。

栅极连接线132包括第一栅极连接线分部132A和第二栅极连接线分部132B，第一栅极连接线分部132A和第二栅极连接线分部132B位于不同的位置处，可以保证栅极122与栅极连接线132的有效电连接。具体的，第一栅极连接线分部132A沿第一方向X延伸与多个栅极122电连接，第二栅极连接线分部132B沿第二方向Y延伸与多个第一栅极连接线分部132A电连接。

其中，栅极连接线132在衬底110所在平面上的垂直投影与源极连接线1311或者漏极连接线1312在衬底110所在平面上的垂直投影部分交叠。具体的，沿第二方向Y，第一栅极连接线分部132A与第一源极连接线分部1311A或者第一漏极连接线分部1312A在有源区aa的同一侧分布。如图1所示，第一源极连接线分部1311A和第一栅极连接线分部132A位于同一有源区aa的同一侧，或者，第一漏极连接线分部1312A和第一栅极连接线分部132A位于同一有源区aa的同一侧。沿第一方向X，第二栅极连接线分部132B与第二源极连接线分部1311B或者第二漏极连接线分部1312B在多个有源区aa的同一侧分布。如图1所示，第二源极连接线分部1311B和第二栅极连接线分部132B位于多个有源区aa的同一侧。通过设置源极连接线1311和漏极连接线1312与栅极连接线132的相对位置，有效保证源极连接线1311和漏极连接线1312不接触，不重叠，避免寄生电容的产生。继续参考图2和图3所示，栅极连接线在衬底所在平面上的垂直投影与源极连接线在衬底所在平面上的垂直投影部分交叠，栅极连接线与源级连接线异层设置；

或者，栅极连接线在衬底所在平面上的垂直投影与漏极连接线在衬底所在平面上的垂直投影部分交叠，栅极连接线与漏级连接线异层设置。

其中，由于栅极连接线132在衬底110所在平面上的垂直投影与源极连接线1311在衬底110所在平面上的垂直投影部分交叠，或者，栅极连接线132在衬底110所在平面上的垂直投影与漏极连接线1312在衬底110所在平面上的垂直投影部分交叠，因此为了避免栅极信号与源极信号或者漏极信号短路，可以设置栅极连接线132与源极连接线1311或者漏极连接线1312异层设置，保证半导体器件正常工作。

继续参考图2和图3所示，源极连接线1311和漏极连接线1312同层设置。

示例性的，源极连接线1311和漏极连接线1312同层设置，保证半导体器件结构简答，膜层结构简单，易于实现半导体器件的轻薄化设置。进一步的，源极连接线1311和漏极连接线1312可以采用同一材料在同一工艺中制备得到，保证半导体器件结构简单。

继续参考图2所示，第一介质层a包括叠层设置的第一子介质层a1和第二子介质层a2，第一子介质层a1位于第二子介质层a2靠近衬底110的一侧；

栅极连接线132位于第一子介质层a1远离衬底110的一侧，源极连接线1311和漏极连接线1312位于第二子介质层a2远离衬底110的一侧。

其中，第一介质层a包括叠层设置的第一子介质层a1和第二子介质层a2，第一子介质层a1位于第二子介质层a2靠近衬底110的一侧。栅极连接线132位于第一子介质层a1远离衬底110的一侧，源极连接线1311和漏极连接线1312位于第二子介质层a2远离衬底110的一侧。可以理解为，相比较于源极连接线1311和漏极连接线1312，栅极连接线132更加靠近衬底110。源极连接线1311和漏极连接线1312与栅极连接线132设计在不同的高度位置以相互电绝缘避免短路。

继续参考图2所示，外延结构150至少包括沟道层153和势垒层154，沟道层153和势垒层154之间形成有异质结结构。

其中，沟道层153的材料可以为GaN或者其他半导体材料，例如InAlN。势垒层154位于沟道层153上方，势垒层154的材料可以是能够与沟道层153形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或氮类化物半导体材料，例如In

如图2所示，位于衬底110上的成核层151；位于成核层151远离衬底110一侧的缓冲层152；位于缓冲层152远离成核层151一侧的沟道层153；位于沟道层153远离缓冲层152一侧的势垒层154，势垒层154和沟道层153形成异质结结构，在异质结界面处形成异质结结构155。

示例性的，成核层151和缓冲层152的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，成核层151和缓冲层152可以用于匹配衬底150的材料和外延沟道层153。

基于同一构思，本发明实施例还提供了一种半导体器件的制备方法，用于制备上述任一实施例所述的半导体器件，该半导体器件包括有源区，图4是本发明实施例提供的一种半导体器件的制备方法的流程图。如图4所示，该半导体器件的制备方法包括：

S110、提供衬底。

示例性的，衬底的材料可以为Si、SiC、氮化镓或者蓝宝石，还可以是其他适合生长氮化镓的材料。衬底的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法等。

S120、在所述衬底一侧制备外延结构，位于所述有源区的所述外延结构中形成有二维电子气。

示例性的，外延结构的生长方法包括金属有机物化学气相沉积、氢化物气相外延、分子束外延和液相外延等，本发明实施例对此不进行限定。外延层包括成核层、缓冲层、沟道层和势垒层，依次设置于衬底一侧。沟道层和势垒层组成半导体异质结结构，在沟道层和势垒层的界面处形成二维电子气。

S130、在所述外延结构远离所述衬底的一侧且在所述有源区制备电极结构，所述电极结构包括多个欧姆接触电极。

示例性的，欧姆接触电极包括源极和漏极，可以是钛铝镍金等导电金属材料。欧姆接触电极与衬底表面形成欧姆接触。

S140、在所述电极结构远离所述衬底的一侧制备第一介质层，所述第一介质层覆盖所述电极结构。

示例性的，第一介质层可以是二氧化硅、氮化硅和氧化铝等材料。第一介质层的制备方法包括物理气相沉积和化学气相沉积。

S150、在所述第一介质层远离所述衬底的一侧制备电极连接线；所述电极连接线包括欧姆接触电极连接线，所述欧姆接触电极连接线与所述欧姆接触电极电连接。

示例性的，电极连接线由可以是铝镍金银铂等导电金属。

S160、在所述电极连接线远离所述衬底的一侧制备第二介质层，所述第二介质层覆盖所述电极连接线。

示例性的，第二介质层可以是二氧化硅、氮化硅和氧化铝等材料。同理，第二介质层的制备方法包括物理气相沉积和化学气相沉积。

S170、在所述电极连接线远离所述衬底的一侧制备电极键合盘，所述电极键合盘包括欧姆接触电极键合盘，所述欧姆接触电极键合盘与所述欧姆接触电极连接线电连接，且至少部分所述欧姆接触电极键合盘位于所述有源区。

示例性的，由于电极连接线的存在，电极键合盘的设计较为灵活，不会受制于电极的结构。电极键合盘可以将较大的面积设计在有源区内，减小电极键合盘与衬底中的半导体结构形成的寄生电容，同时减小器件面积提高集成度。电极键合盘的尺寸可由需要后期封装的要求而改变。

本发明实施例提供的半导体器件的制备方法，通过电极连接线实现电极结构与电极键合盘之间的电连接，保证电极键合盘设置方式灵活；进一步的，通过将至少部分欧姆接触电极键合盘设置于有源区，通过异质结结构中的二维电子气屏蔽至少部分欧姆接触电极键合盘与衬底之间的寄生电容，如此可以减少欧姆接触电极键合盘和衬底之间的寄生电容，满足对半导体器件输入和输出电容越来越高的要求；同时，将至少部分欧姆接触电极键合盘设置于有源区，可以大大减小无源区的面积，从而减小半导体器件的整体面积，提高半导体器件的集成度，在降低芯片的成本的同时还有利于实现半导体器件的小型化设计。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。