一种相变存储器及其制作方法

技术领域

本公开实施例涉及半导体技术领域，尤其涉及一种相变存储器及其制作方法。

背景技术

相变存储器作为一种新兴的非易失性存储器件，同时具有动态随机存取存储器(Dynamic Random Access Memory，DRAM)的高速度、高寿命和快闪存储器(Flash Memory)的低成本、非易失的优点。另外，由于其低功耗和高集成度而可以用于移动设备中。

相关技术中，可沿垂直于衬底方向堆叠设置存储单元，以提高相变存储器的位密度和集成度。然而，随着相变存储器的位密度和集成度提高，相变存储器的质量较低。因此，如何在提高相变存储器的位密度和集成度的同时，保证相变存储器的质量较好，成为亟待解决的问题。

发明内容

有鉴于此，本发明实施例提供一种相变存储器及其制作方法。

根据本公开实施例的第一方面，提供一种相变存储器，包括：

相变存储单元，包括：层叠设置的相变存储层和多个电极层；其中，所述相变存储层位于两个所述电极层之间；

所述相变存储单元还包括：导电的粘接层，位于至少一个电极层和所述相变存储层之间，用于增大所述至少一个电极层与所述相变存储层之间的附着力。

在一些实施例中，所述相变存储单元还包括：

第一导电层，位于所述粘接层与所述相变存储层之间，用于减小所述至少一个电极层与所述相变存储层之间的接触电阻；

和/或，

第二导电层，位于另一个电极层和所述相变存储层之间，用于减小所述另一个电极层与所述相变存储层之间的接触电阻；其中，所述粘接层位于一个电极层和所述相变存储层之间；所述另一个电极层和所述一个电极层，分别位于所述相变存储层相对设置的两侧。

在一些实施例中，在所述相变存储单元包括所述第一导电层时，所述粘接层，还用于增大所述至少一个电极层和所述第一导电层之间的附着力。

在一些实施例中，所述第二导电层，用于阻挡所述另一个电极层与所述相变存储层之间的扩散。

在一些实施例中，所述粘接层的组成材料包括金属氮化物。

根据本公开实施例的第二方面，提供一种相变存储器的制备方法，包括：

形成相变存储单元；其中，所述相变存储单元包括层叠设置的相变存储层、多个电极层以及导电的粘接层，所述相变存储层位于两个所述电极层之间；所述粘接层，位于至少一个电极层和所述相变存储层之间，用于增大所述至少一个电极层与所述相变存储层之间的附着力。

在一些实施例中，所述形成相变存储单元包括：

形成由下至上依次层叠设置的第一个所述电极层、第一个所述粘接层、第一个第一导电层、以及所述相变存储层；其中，所述第一个第一导电层，用于减小第一个所述电极层和所述相变存储层之间的接触电阻；所述粘接层，还用于增大第一个所述电极层和所述第一个第一导电层之间的附着力；

和/或，

形成由下至上依次层叠设置的所述相变存储层、第二个第一导电层、第二个所述粘接层、以及第二个所述电极层；其中，所述第二个第一导电层，用于减小所述相变存储层和第二个所述电极层之间的接触电阻；所述粘接层，还用于增大第二个所述电极层和所述第二个第一导电层之间的附着力。

在一些实施例中，所述形成相变存储单元包括：

形成由下至上依次层叠设置的第一个所述电极层、所述粘接层、所述相变存储层、第二导电层、以及第二个所述电极层；

或，

形成由下至上依次层叠设置的第一个所述电极层、第二导电层、所述相变存储层、所述粘接层、以及第二个所述电极层；

其中，所述第二导电层，用于减小一个所述电极层与所述相变存储层之间的接触电阻。

在一些实施例中，所述形成相变存储单元包括：

形成由下至上依次层叠设置的第一个所述电极层、所述粘接层、第一导电层、所述相变存储层、第二导电层、以及第二个所述电极层；

或，

形成由下至上依次层叠设置的第一个所述电极层、第二导电层、所述相变存储层、第一导电层、所述粘接层、以及第二个所述电极层；

其中，所述第一导电层，用于减小一个所述电极层与所述相变存储层之间的接触电阻；所述粘结层，还用于增大一个所述电极层和所述第一导电层之间的附着力；所述第二导电层，用于减小另一个所述电极层与所述相变存储层之间的接触电阻。

在一些实施例中，所述粘接层的组成材料包括金属氮化物。

本公开实施例通过在至少一个电极层和相变存储层之间设置粘接层，利用该粘接层增大该至少一个电极层与相变存储层之间的附着力，降低了该至少一个电极层与相变存储层发生分离的风险，即提高了该至少一个电极层与相变存储层之间的接触界面的质量，有利于提高相变存储器的质量，进而提高相变存储器的性能和良率。

此外，相较于设置绝缘的粘接层，本公开实施例通过设置导电的粘接层，至少一个电极层和相变存储器依旧能通过导电的粘接层形成电接触，保证了相变存储器的功能能够正常执行。

附图说明

图1a至图1b是根据一示例性实施例示出的一种相变存储器的示意图；

图2a至图2g分别是根据一示例性实施例示出的又一种相变存储器的示意图；

图3是根据一示例性实施例示出的又一种相变存储器的示意图；

图4是根据一示例性实施例示出的一种相变存储器制作方法的流程图；

图5a至图5k是根据一示例性实施例示出的一种相变存储器制作方法的示意图。

具体实施方式

下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。

可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。

在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。

在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互联层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。

需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

图1a是根据一示例性实施例示出的一种相变存储器1000的示意图。参照图1a所示，相变存储器1000包括：

相变存储单元1200，包括：层叠设置的相变存储层1230和多个电极层；其中，相变存储层1230位于两个电极层之间；

相变存储单元1200还包括：导电的粘接层1240，位于至少一个电极层和相变存储层1230之间，用于增大所述至少一个电极层与相变存储层1230之间的附着力。

示例性地，参照图1a所示，相变存储层1230可位于第一个电极层1210a和第二个电极层1210b之间。

相变存储层1230的组成材料可包括：基于硫属元素化物的合金。例如，G ST(Ge-Sb-Te)合金。相变存储层1230的组成材料还可包括任何其他适合的相变材料。

需要指出的是，当相变存储层1230发生相变时，相变存储层1230的电阻发生变化。相变存储器1000可根据相变存储层1230的电阻状态变化进行数据的存储。

电极层的组成材料可包括非晶碳，例如α相碳。所述电极层用于传导电信号。需要强调的是，第一电极层1210a和第二个电极层1210b均为电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分两个电极层在位置上的不同，而不必用于描述特定的顺序或先后次序。

在一些实施例中，参照图1a所示，相变存储单元可包括一个导电的粘接层1240，粘接层1240位于第一个电极层1210a和相变存储层1230之间，用于增大第一个电极层1210a与相变存储层1230之间的附着力。

在一些实施例中，粘接层1240可位于相变存储层1230和第二个电极层1210b之间，用于增大相变存储层1230和第二个电极层1210b之间的附着力。

在一些实施例中，粘接层1240可包括具有良好粘附性的材料，利用该粘接层自身的粘附型增大电极层与相变存储层之间的附着力，从而降低电极层与相变存储层发生分离的风险。

在一些实施例中，粘接层1240可通过与电极层和相变存储层之间形成化学键，增大电极层与相变存储层之间的结合力。

在一些实施例中，粘接层1240可通过扩散的方式填充电极层和相变存储层粗糙的表面，提高了电极层与相变存储层之间的接触界面的质量。

相较于设置直接接触的电极层和相变存储层，本公开实施例通过在至少一个电极层和相变存储层之间设置粘接层，利用该粘接层增大该至少一个电极层与相变存储层之间的附着力，降低了该至少一个电极层与相变存储层发生分离的风险，即提高了该至少一个电极层与相变存储层之间的接触界面的质量，有利于提高相变存储器的质量，进而提高相变存储器的性能和良率。

此外，相较于设置绝缘的粘接层，本公开实施例通过设置导电的粘接层，至少一个电极层和相变存储器依旧能通过导电的粘接层形成电接触，保证了相变存储器的功能能够正常执行。

在一些实施例中，参照图1b所示，相变存储单元1200可包括两个导电的粘接层；其中，第一个粘接层1240a，位于第一个电极层1210a和相变存储层1230之间，用于增大第一个电极层1210a与相变存储层1230之间的附着力；第二个粘接层1240b，位于相变存储层1230和第二个电极层1210b之间，用于增大相变存储层1230和第二个电极层1210b之间的附着力。

相较于仅在相变存储层与一侧的电极层之间设置粘接层，本公开实施例通过在相变存储层与两侧的电极层之间分别设置粘接层，可使得相变存储层与两侧的电极层之间粘附的更牢固，进一步降低了相变存储层与两侧的电极层发生分离的风险，同时改善相变存储层与两侧的电极层之间的接触界面。

需要指出的是，上述粘接层1240a、粘接层1240b以及粘接层1240表示的是位于一个电极层和相变存储层之间的导电的粘接层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分粘接层位置上的不同，而不必用于描述特定的顺序或先后次序。

在一些实施例中，参照图1a和图1b所示，相变存储器1000还可包括：

第一导电线1100和第二导电线1300；其中，第一导电线1100、相变存储单元1200以及第二导电线1300由下至上依次层叠设置的；第一导电线1100和第二导电线1300平行于同一平面且彼此垂直，所述相变存储单元与所述第一导电线和第二导电线均垂直。

第一导电线1100和第二导电线1300的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。第一导电线1100和第二导电线1300可以具有相同的导电材料，也可以具有不同的导电材料。

需要强调的是，设置第一导电线的第一平面和设置第二导电线的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。

相变存储器1000还包括：位于第一导电线1100下方的衬底1001；衬底1001的组成材料可包括半导体材料，例如硅(Si)衬底。

需要指出的是，本文中所使用的“由下至上”表示的是由靠近衬底1001表面的方向至远离衬底1001表面的方向，在此不作赘述。

在一些实施例中，相变存储单元1200还包括：第三个电极层1210c和选通层1220。

参照图1a和图1b所示，第三个电极层1210c位于第一导电线1100和选通层1220之间，选通层1220位于第三个电极层1210c和第一个电极层1210a之间。

需要指出的是，上述第一个电极层1210a、第二个电极层1210b以及第三个电极层1210c表示的相变存储单元中的电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分电极层位置上的不同，而不必用于描述特定的顺序或先后次序。

选通层1220的组成材料可包括：阈值选择开关(Ovonic threshold switchi ngOTS)材料，例如Zn

在一些实施例中，粘接层1240的组成材料可以包括金属氮化物。

在一些实施例中，所述金属氮化物包括以下至少之一：

氮化钨(WN)；

氮化钛(TiN)；

氮化钽(TaN)。

进一步地，由于粘接层的组成材料中包括氮(N)原子，在相变存储器执行读写操作过程中，较高的局部温度可能会使粘接层中少量的N原子扩散进入相变存储层，形成N掺杂，提高相变存储层的电阻率及稳定性，进而提升相变存储器的数据保持特性，还可减小写入和擦除电流。

在一些实施例中，参照图2a和图2b所示，相变存储单元1200还包括：

第一导电层1250，位于所述粘接层与所述相变存储层之间，用于减小所述至少一个电极层与所述相变存储层之间的接触电阻。

示例性地，参照图2a所示，第一导电层1250可位于第一个电极层1210a和相变存储层1230之间，用于减小第一个电极层1210a与相变存储层1230之间的接触电阻；其中，粘接层1240位于第一个电极层1210a和第一导电层1250之间，用于增大第一个电极层1210a和第一导电层1250之间的附着力。

在相变存储器中，通过在电极层与相变存储层之间设置导电薄层，可减小电极层与相变存储层界面处的高接触电阻。然而，电极层与导电薄层之间存在接触界面粗糙的问题，在制造工序中，导电薄层若发生脱离，则不能起到减小电极层与相变存储层之间的接触电阻的作用。

本公开实施例通过在电极层与第一导电层之间设置粘接层，在利用第一导电层减小电极层与相变存储层之间的接触电阻的同时，也利用粘接层提高了电极层与第一导电层之间的附着力，降低了第一导电层与电极层发生分离的风险，进一步地提高相变存储器的性能。

在一些实施例中，参照图2b所示，第一导电层1250可位于第二个电极层1210b和相变存储层1230之间，用于减小第二个电极层1210b与相变存储层1230之间的接触电阻；其中，粘接层1240位于第二个电极层1210b和第一导电层1250之间，用于增大第二个电极层1210b和第一导电层1250之间的附着力。

在一些实施例中，相变存储单元可包括两个第一导电层。例如，参照图2c所示，相变存储单元可包括：

第一个第一导电层1250a和第二个第一导电层1250b；其中第一个第一导电层1250a位于第一个电极层1210a和相变存储层1230之间，用于减小第一个电极层1210a与相变存储层1230之间的接触电阻；第二个第一导电层1250b位于相变存储层1230和第二个电极层1210b之间，用于减小相变存储层1230和第二个电极层1210b之间的接触电阻。

粘接层1240也可包括：

第一个粘接层1240a和第二个粘接层1240b；其中，第一个粘接层1240a位于第一个电极层1210a和第一个第一导电层1250a之间，用于增大第一个电极层1210a和第一个第一导电层1250a之间的附着力；第二个粘接层1240b位于第二个电极层1210b和第二个第一导电层1250b之间，用于增大第二个电极层1210b和第二个第一导电层1250b之间的附着力。

相较于仅在相变存储层与一侧的电极层之间设置第一导电层和粘接层，本公开实施例通过在相变存储层与两侧的电极层之间均设置第一导电层和粘接层，可同时减小相变存储层与两侧的电极层之间的高接触电阻；此外，由于两侧均在第一导电层与电极层之间均设置有粘接层，可保证两侧的第一导电层与电极层之间形成良好的接触，进一步的提升相变存储器的性能。

在一些实施例中，参照图2d和图2e所示，相变存储单元1200还包括：

第二导电层1260，位于另一个电极层和相变存储层之间，用于减小所述另一个电极层与所述相变存储层之间的接触电阻；其中，粘接层位于一个电极层和所述相变存储层之间；所述另一个电极层和所述一个电极层，分别位于所述相变存储层相对设置的两侧。

示例性地，参照图2d所示，第二导电层1260位于第二个电极层1210b与相变存储层1230之间，用于减小第二个电极层1210b与相变存储层1230之间的接触电阻；粘接层1240位于第一个电极层1210a和相变存储层1230之间；第二个电极层1210b和第一个电极层1210a分别位于相变存储层相对设置的两侧。

在一些实施例中，参照图2e所示，第二导电层1260位于第一个电极层1210a与相变存储层1230之间，用于减小第一个电极层1210a与相变存储层1230之间的接触电阻；粘接层1240位于第二个电极层1210b和相变存储层1230之间；第一个电极层1210a和第二个电极层1210b分别位于相变存储层相对设置的两侧。

在一些实施例中，参照图2d所示，第二导电层1260，用于阻挡第二个电极层1210b与相变存储层1230之间的扩散。

在一些实施例中，参照图2e所示，第二导电层1260，用于阻挡第一个电极层1210a与相变存储层1230之间的扩散。

在相变存储器中，通过施加电压驱动相变存储层发生相变。然而，施加的驱动电压会在相变存储层附近形成局部的高温，在高温的作用下，电极层的组成材料可能会向相变存储层中扩散，和/或，相变存储层的组成材料可能会向电极层中扩散。

可以理解的是，相较于电极层与相变存储层直接接触，本公开实施例通过在另一个电极层与相变存储层之间还设置第二导电层，可阻挡局部高温引起的电极层与相变存储层之间发生扩散，有利于保证电极层与相变存储层各自的组成稳定性较好，进而保证存储器的可靠性较好。

需要强调的是，第二导电层1260不与粘接层1240直接接触。

在一些实施例中，相变存储单元1200可同时包括第一导电层和第二导电层。

示例性地，参照图2f所示，第一导电层1250位于粘接层1240与相变存储层1230之间，用于减小第一个电极层1210a和相变存储层1230之间的接触电阻；第二导电层1260位于第二个电极层1210b和相变存储层1230之间；用于减小第二个电极层1210b和相变存储层1230之间的接触电阻；其中，粘接层1240位于第一个电极层1210a和第一导电层1250之间；第一个电极层1210a和第二个电极层1210b，分别位于相变存储层1230相对设置的两侧。

在一些实施例中，参照图2g所示，第一导电层1250位于粘接层1240与相变存储层1230之间，用于减小第二个电极层1210b和相变存储层1230之间的接触电阻；第二导电层1260位于第一个电极层1210a和相变存储层1230之间；用于减小第一个电极层1210a和相变存储层1230之间的接触电阻；其中，粘接层1240位于第二个电极层1210b和第一导电层1250之间；第一个电极层1210a和第二个电极层1210b，分别位于相变存储层1230相对设置的两侧。

第一导电层1250和第二导电层1260的组成材料包括导电材料。导电材料包括但不限于钨(W)，铂(Pt)，钌(Ru)，铱(Ir)或其任何组合。其中，第一导电层和第二导电层可以具有相同的导电材料，也可以具有不同的导电材料。

本公开实施例通过在一个电极层和相变存储层之间设置第一导电层和粘接层，在另一个电极层和相变存储层之间设置第二导电层，可同时减小相变存储层与相对设置的两侧的电极层之间界面电阻。此外，通过在所述一个电极层和第一导电层之间设置粘接层，增大所述一个电极层与第一导电层之间的附着力，减小所述一个电极层和相变存储层之间的界面电阻的同时，改善了所述一个电极层和第一导电层之间接触界面的粗糙度；由于附着力的增加，制造工艺中所述一个电极层与第一导电层发生分离风险大大降低，提高了产品的良率。

需要指出的是，粘接层1240的厚度过厚，会影响相变存储层与电极层之间电信号的传输；粘接层1240的厚度过薄，则会降低相变存储层与电极层之间的附着力。因此，可根据相变存储器的实际设计需求选择粘接层1240的厚度。

在一些实施例中，粘结层1240的厚度介于1nm～10nm之间，以保证粘接层1240既不会影响相变存储层与电极层之间电信号的传输，又能够在相变存储器和电极层之间提供足够的附着力。优选地，粘结层1240的厚度为2nm。

图3是根据一示例性实施例示出的一种相变存储器1000的示意图。参照图3所示，相变存储器1000由下至上依次包括：衬底1001、第一个第一导电线1100a、第一个相变存储阵列、第二导电线1300、第二个相变存储阵列以及第二个第一导电线1100b。第一个相变存储阵列包括平行于衬底1001并列设置的多个相变存储单元1200a，第二个相变存储阵列包括平行于衬底1001并列设置的多个相变存储单元1200b。

可以理解的是，相变存储单元1200a和相变存储单元1200b的结构可以相同，参照图3所示，均包括：由下至上依次层叠设置的第三个电极层1210c、选通层1220、第一个电极层1210a、第一个粘接层1240a、相变存储层1230、第二个粘接层1240b和第二个电极层1210b。相变存储单元1200a和相变存储单元1200b的结构也可以不同，可以包括图2a至图2g中所示的相变存储单元1200中的任意一种或其组合，在此不作赘述。

本公开实施例中相变存储器包括两个层叠设置的相变存储阵列，可进一步地提高相变存储器的集成度和位密度。

可以理解的是，相变存储器还可包括层叠设置的M个相变存储阵列，M为大于2的整数；其中，第一导电线位于第2N个相变存储阵列和第2N+1个相变存储阵列之间，第二导电线位于第2N-1个相变存储阵列和第2N个相变存储阵列之间，N为正整数，2N+1小于或等于M。

图4是根据一示例性实施例示出的一种相变存储器的制作方法，该方法用于制作本公开实施例提供的相变存储器1000。参照图4所示，所述方法包括以下步骤：

S110：形成相变存储单元；其中，相变存储单元包括层叠设置的相变存储层、多个电极层以及导电的粘接层，相变存储层位于两个电极层之间；粘接层，位于至少一个电极层和相变存储层之间，用于增大至少一个电极层与相变存储层之间的附着力。

本公开实施例通过在至少一个电极层和相变存储层之间设置粘接层，利用该粘接层增大该至少一个电极层与相变存储层之间的附着力，降低了该至少一个电极层与相变存储层在制作过程中发生分离的风险，即提高了该至少一个电极层与相变存储层之间的接触界面的质量，有利于提高相变存储器的质量，进而提高相变存储器的性能和良率。

此外，相较于设置绝缘的粘接层，本公开实施例通过设置导电的粘接层，至少一个电极层和相变存储器依旧能通过粘接层形成电接触，保证了相变存储器的功能能够正常执行。

在一些实施例中，S110包括：

形成由下至上依次层叠设置的第一个所述电极层、第一个所述粘接层、第一个第一导电层、以及所述相变存储层；其中，所述第一个第一导电层，用于减小第一个所述电极层和所述相变存储层之间的接触电阻；所述粘接层，还用于增大第一个所述电极层和所述第一个第一导电层之间的附着力；

和/或，

形成由下至上依次层叠设置的所述相变存储层、第二个第一导电层、第二个所述粘接层、以及第二个所述电极层；其中，所述第二个第一导电层，用于减小所述相变存储层和第二个所述电极层之间的接触电阻；所述粘接层，还用于增大第二个所述电极层和所述第二个第一导电层之间的附着力。

本公开实施例通过在至少一个电极层与相变存储层之间设置粘接层和第一导电层，在利用第一导电层减小电极层与相变存储层之间的接触电阻的同时，也利用粘接层提高了电极层与第一导电层之间的附着力，降低了第一导电层与电极层发生分离的风险，进一步地提高相变存储器的性能。

在一些实施例中，S110包括：

形成由下至上依次层叠设置的第一个所述电极层、所述粘接层、所述相变存储层、第二导电层、以及第二个所述电极层；

或，

形成由下至上依次层叠设置的第一个所述电极层、第二导电层、所述相变存储层、所述粘接层、以及第二个所述电极层；

其中，所述第二导电层，用于减小一个所述电极层与所述相变存储层之间的接触电阻。

相较于在相变存储层与两侧的电极层之间均设置第一导电层和粘接层，本公开实施例通过在一个电极层与相变存储层之间设置粘接层、在另一个电极层与相变存储层之间设置粘接层，简化了工艺步骤，节约了生产成本，同时可提高相变存储器的性能。

在一些实施例中，S110还包括

形成由下至上依次层叠设置的第一个所述电极层、所述粘接层、第一导电层、所述相变存储层、第二导电层、以及第二个所述电极层；

或，

形成由下至上依次层叠设置的第一个所述电极层、第二导电层、所述相变存储层、第一导电层、所述粘接层、以及第二个所述电极层；

其中，所述第一导电层，用于减小一个所述电极层与所述相变存储层之间的接触电阻；所述粘结层，还用于增大一个所述电极层和所述第一导电层之间的附着力；所述第二导电层，用于减小另一个所述电极层与所述相变存储层之间的接触电阻。

相较于仅在一侧的电极层与相变存储层之间设置第一导电层和粘接层，本公开实施例还在另一侧的电极层与相变存储层之间设置了第二导电层，减小另一侧的电极层与相变存储层之间的接触电阻，更有利于电信号的传输，提高相变存储器的读写、擦除性能。

需要指出的是，相变存储器可包括多个层叠设置的相变存储阵列，每个存储阵列均包括平行于衬底表面并列设置的多个相变存储单元，每个存储阵列均设置在第一导电线和第二导电线之间，且第一导电线或第二导电线设置在相邻的两个相变存储阵列之间。

以下结合上述任意实施例提供具体示例：

示例1：

图5a至图5k是根据一示例性实施例示出的一种相变存储器的制作方法。参照图5a至图5k，所述方法包括以下步骤：

步骤一：参照图5a所示，在衬底1001表面形成第一导电材料层1110和存储堆叠结构，并形成覆盖存储堆叠结构的第一掩膜层1271；其中，存储堆叠结构包括：由下至上依次层叠设置的第三个电极材料层1211c、选通材料层1221、第一个电极材料层1211a、第一个粘接材料层1241a、相变存储材料层1231、第二个粘接材料层1241b和第二个电极材料层1211b；第一个粘接材料层1241a，用于增大第一个电极材料层1211a与相变存储材料层1231之间的附着力；第二个粘接材料层1241b，用于增大相变存储材料层1231和第二个电极材料层1211b之间的附着力。

第一导电材料层1110的组成材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅或其任何组合。

第一个电极材料层1211a、第二个电极材料层1211b和第三个电极材料层1211c的组成材料可包括非晶碳，例如α相碳。

选通材料层1221的组成材料可包括：阈值选择开关(Ovonic thresholdswitching OTS)材料，例如Zn

第一个粘接材料层1241a和第二个粘接材料层1241b的组成材料可以包括金属氮化物。

在一些实施例中，所述金属氮化物包括以下至少之一：

氮化钨(WN)；

氮化钛(TiN)；

氮化钽(TaN)。

示例性地，可通过沉积工艺，在第一个电极材料层1211a的表面依次形成第一个粘接材料层1241a、相变存储材料层1231以及第二个粘接材料层1241b；沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

相变存储材料层1231的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储材料层1231的组成材料还可包括任何其他适合的相变材料。

第一掩膜层1271可包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜。例如：氮化硅等。

步骤二：参照图5b所示，形成沿平行于z轴方向贯穿第一掩膜层1271、第二个电极材料层1211b、第二个粘接材料层1241b、相变存储材料层1231和第一个粘接材料层1241a的多个第一沟槽1011；其中，第一沟槽1011的底部显露第一个电极材料层1211a。

结合图5b所示，多个第一沟槽1011沿平行于x轴的方向并列排布。

步骤三：参照图5c所示，形成覆盖第一沟槽1011侧壁的第一绝缘层1012，并形成覆盖第一绝缘层1012的第二绝缘层1013；其中，第二绝缘层1013还覆盖第一沟槽1011底部显露的第一个电极材料层1211a。

示例性地，可通过化学气相沉积(CVD)的方式向第一沟槽1011中沉积第一绝缘层的组成材料。可以理解的是，在向第一沟槽1011中沉积第一绝缘层的组成材料的同时，部分第一绝缘层的组成材料会沉积在第一掩膜层1271顶部，进而覆盖第一掩膜层1271。

示例性地，第一绝缘层1012的组成材料可包括氮化物，例如氮化硅等。第二绝缘层1013的组成材料可包括氧化物，例如氧化硅等。第一绝缘层1012和第二绝缘层1013用于对覆盖的第二电极材料层1211b、第二个粘接材料层1241b、相变存储材料层1231和第一个粘接材料层1241a进行封装。

步骤四：平坦化处理覆盖第一掩膜层1271表面的第一绝缘层和第二绝缘层；参照图5d所示，沿平行于z轴方向，刻蚀覆盖第一沟槽1011底部显露的第一个电极材料层1211a的第二绝缘层1013、第一个电极材料层1211a、选通材料层1221、第三个电极材料层1211c、第一导电材料层1110，形成第二沟槽；其中，第二沟槽的顶部与第一沟槽1011的底部连通；形成覆盖第二绝缘层1013、第二沟槽侧壁以及第二沟槽底部的第三绝缘层1014；使用第一填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽，形成第一隔热结构1015。

覆盖第二沟槽侧壁的第三绝缘层1014、以及第一隔热结构1015，用于在x方向上电隔离相邻相变存储单元中的第一个电极材料层、选通层、第三个电极材料层以及第一导电线。

可以理解的是，在形成第二沟槽的过程中，会刻蚀部分覆盖第一绝缘层1012的第二绝缘层1013，因此，在形成第二沟槽之后，剩余的覆盖第一绝缘层1012的第二绝缘层1013的厚度，小于在形成第二沟槽前覆盖第一绝缘层1012的第二绝缘层1013的厚度。结合图5d所示，剩余的第二绝缘层1013位于第一绝缘层1012和第三绝缘层1014之间。

示例性地，第三绝缘层1014的组成材料可包括氮化物，例如氮化硅。第一隔热结构1015的组成材料可包括氧化物，例如氧化硅等。即第一填充材料可包括氧化物。

示例性地，可通过原子层气相沉积(ALD)、旋涂绝缘介质(SOD)或者化学气相沉积(CVD)的方式填充形成有第三绝缘层1014的第一沟槽和第二沟槽，以形成第一隔热结构1015。

通过步骤二、步骤三和步骤四，在x方向对存储堆叠结构进行双重图案化(doublepatterning)处理，形成沿平行于x方向并列设置的多个第一隔离结构；其中，第一隔离结构包括第一绝缘层、第二绝缘层、第三绝缘层和第一隔热结构。

需要强调的是，每个第一隔离结构沿平行于y轴方向延伸，多个彼此平行的第一隔离结构将第一导电材料层1110分割为多条彼此平行的第一导电线1100，每条第一导电线沿平行于y轴方向延伸。

在平行于x轴的方向上，第一隔离结构与存储单元并列交替设置。可以理解的是，平行于x轴的方向为第一方向，平行于y轴的方向即为第二方向。

步骤五：参照图5e所示，平坦化处理图5d示出的结构，以去除覆盖第二个电极层1211b的第一掩膜层1271，直至显露第二个电极层1211b。

可以理解的是，在形成第三绝缘层1014的过程中，部分第三绝缘层1014的组成材料会覆盖在第一掩膜层1271上方。并且，在使用填充材料填充形成有第三绝缘层1014的第一沟槽和第二沟槽时，部分填充材料会覆盖第一掩膜层1271上方。因此，在上述平坦化处理过程中，也会去除覆盖在第一掩膜层1271上方的第三绝缘层1014的组成材料以及填充材料。

步骤六：参照图5f所示，在上述平坦化处理之后，形成覆盖第二个电极层1211b和第一隔离结构的第二导电材料层1310，并形成覆盖第二导电材料层1310的第二掩膜层1272。图5g示出了在AA’位置，在yoz平面的截面图。可以理解的是，yoz平面平行于y轴和z轴，且垂直于x轴。

第二掩膜层1272的组成材料与第一掩膜层1271的组成材料可相同。

步骤七：参照图5h所示，形成沿平行于z轴方向贯穿第二掩膜层1272、第二导电材料层1310、第二个电极材料层1211b、第二个粘接层1241b、相变存储材料层1230和第一个粘接层1240a的多个第三沟槽1012；其中，第三沟槽1012的底部显露第一个电极材料层1211a。

结合图5h所示，多个第三沟槽1012沿平行于y轴的方向并列排布，每个第三沟槽1012沿平行于x轴的方向延伸。需要指出的是，第三沟槽将第二导电材料层分割，剩余的第二导电材料层的组成材料形成第二导电线1300。

步骤八：类似上述步骤二和步骤三的方法，结合图5i所示，形成覆盖第三沟槽1012侧壁的第四绝缘层1022，并形成覆盖第四绝缘层1022的第五绝缘层1023；沿平行于z轴方向，从第三沟槽1012底部刻蚀第一个电极材料层1211a、选通材料层1221、第三个电极材料层1211c，形成第四沟槽；其中，第四沟槽的顶部与第三沟槽1012的底部连通，第四沟槽的底部显露第一导电线1100；形成覆盖第五绝缘层1023、第四沟槽侧壁以及第四沟槽底部的第六绝缘层1024；使用第二填充材料填充形成有第六绝缘层1024的第三沟槽1012和第四沟槽，形成第二隔热结构1025。

覆盖第四沟槽侧壁的第六绝缘层1024、以及第二隔热结构1025，用于在y方向上电隔离相邻存储单元中的第一个电极层、选通层以及第三个电极层。

可以理解的是，在形成第四沟槽的过程中，会刻蚀部分覆盖第四绝缘层1022的第五绝缘层1023，因此，在形成第四沟槽之后，剩余的覆盖第四绝缘层1022的第五绝缘层1023的厚度，小于在形成第四沟槽前覆盖第四绝缘层1022的第五绝缘层1023的厚度。结合图5i所示，剩余的第五绝缘层1023位于第四绝缘层1022和第六绝缘层1024之间。

示例性地，第四绝缘层1022和第六绝缘层1024的组成材料，可与第一绝缘层1012以及第三绝缘层1014的组成材料相同。例如，第四绝缘层1022和第六绝缘层1024的组成材料可包括氮化硅。

示例性地，第二隔热结构1025的形成方式可与第一隔热结构1015的形成方式相同。进一步地，第二隔热结构1025的组成材料可与第一隔热结构1015的组成材料相同，例如第二隔热结构1025的组成材料可包括氧化硅等。即第二填充材料可包括氧化硅等。

通过步骤七和步骤八，在y方向对存储堆叠结构进行双重图案化处理，形成沿y方向并列设置的多个第二隔离结构；其中，第二隔离结构包括第四绝缘层、第五绝缘层、第六绝缘层和第二隔热结构。

需要强调的是，每个第二隔离结构沿x轴方向延伸，多个彼此平行的第二隔离结构将第二导电材料层1310分割为多条彼此平行的第二导电线1300，每条第二导电线1300沿x轴方向延伸。

在平行于y轴的方向上，第二隔离结构与存储单元并列交替设置。

步骤九：参照图5j所示，平坦化处理图5i示出的结构，以去除覆盖第二导电线1300的第二掩膜层1272，直至显露第二导电线1300。

需要指出的是，沿y轴方向延伸的第一隔离结构以及沿x轴方向延伸的第二隔离结构，将存储堆叠结构分割为多个相变存储单元1200。每个相变存储单元1200包括由下至上依次层叠设置的第三个电极层1210c、选通层1220、第一个电极层1210a、第一个粘接层1240a、相变存储层1230、第二个粘接层1240b和第二个电极层1210b。

步骤十：参照图5k所示，类似于上述步骤一至步骤九，在第二导电线1300上形成上部存储阵列的存储单元1200b。

需要指出的是，在形成存储单元1200b的过程中，第二导电线1300与上部存储阵列的存储堆叠结构直接接触。并且，上部存储阵列的第一导电线1100b位于存储单元1200b的上方，而下部存储阵列的第一导电线1100a位于存储单元1200a的下方。存储单元1200a和存储单元1200b共用相同的第二导电线1300。

示例性地，存储器1000可包括三维相变存储器。第一导电线1100a和第一导电线1100b可为三维相变存储器的字线(word line)，第二导电线1100b可为三维相变存储器的位线(bit line)。或者，第一导电线1100a和第一导电线1100b可为三维相变存储器的位线，第二导电线1100b可为三维相变存储器的字线。

在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。