将漏电器装置并入到电容器配置中以减少单元干扰的方法，以及并入有漏电器装置的电容器配置

本专利主张2019年1月23日申请的第16/255,569号美国专利申请的优先权，所述专利申请的公开内容以引用的方式并入本文中。

技术领域

将漏电器装置并入到电容器配置中以减少单元干扰的方法，以及并入有漏电器装置的电容器配置。

背景技术

计算机和其它电子系统(例如，数字电视、数码相机、蜂窝式电话等)通常具有一或多个存储器装置以存储信息。逐渐地，存储器装置的大小得到减小以实现更高密度的存储容量。即使当实现了增大的密度时，消费者通常要求存储器装置也使用较少功率同时维持存储在存储器装置上的数据的高速存取和可靠性。

存储器单元内的电荷累积可以是成问题的，其原因至少在于这可能使得难以可靠地存储数据。随着电路系统被缩放到越来越小的尺寸，电荷累积可能变为越来越难以控制的。

所期望的是研发出缓解或甚至防止不期望的电荷累积的架构；并且研发出用于制造此类架构的方法。

附图说明

图1是在用于形成实例集成结构的实例方法的实例过程阶段处的实例组合件的区的图解俯视图。

图1A是图1的实例组合件的图解截面侧视图。图1A的视图沿图1的线A-A。

图2是在图1的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图2A是图2的实例组合件的图解截面侧视图。图2A的视图沿图2的线A-A。

图3是在图2的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图3A是图3的实例组合件的图解截面侧视图。图3A的视图沿图3的线A-A。

图4是在图3的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图4A是图4的实例组合件的图解截面侧视图。图4A的视图沿图4的线A-A。

图5是在图4的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图5A是图5的实例组合件的图解截面侧视图。图5A的视图沿图5的线A-A。

图6是在图5的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图6A是图6的实例组合件的图解截面侧视图。图6A的视图沿图6的线A-A。

图7是在图6的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图7A是图7的实例组合件的图解截面侧视图。图7A的视图沿图7的线A-A。

图8是在图7的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图8A是图8的实例组合件的图解截面侧视图。图8A的视图沿图8的线A-A。

图9是在图8的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图9A是图9的实例组合件的图解截面侧视图。图9A的视图沿图9的线A-A。

图10是在图9的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图10A是图10的实例组合件的图解截面侧视图。图10A的视图沿图10的线A-A。

图11是在图10的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图11A是图11的实例组合件的图解截面侧视图。图11A的视图沿图11的线A-A。

图12是在图11的实例过程阶段之后的实例过程阶段处的图1的实例组合件的区的图解俯视图。

图12A是图12的实例组合件的图解截面侧视图。图12A的视图沿图12的线A-A。

图13是在用于形成实例集成结构的实例方法的实例过程阶段处的实例组合件的区的图解俯视图。图13的过程阶段可在图4的过程阶段之后。

图13A是图13的实例组合件的图解截面侧视图。图13A的视图沿图13的线A-A。

图14是在图13的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图14A是图14的实例组合件的图解截面侧视图。图14A的视图沿图14的线A-A。

图15是在图14的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图15A是图15的实例组合件的图解截面侧视图。图15A的视图沿图15的线A-A。

图16是在图15的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图16A是图16的实例组合件的图解截面侧视图。图16A的视图沿图16的线A-A。

图17是在图16的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图17A是图17的实例组合件的图解截面侧视图。图17A的视图沿图17的线A-A。

图18是在图17的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图18A是图18的实例组合件的图解截面侧视图。图18A的视图沿图18的线A-A。

图19是在图18的实例过程阶段之后的实例过程阶段处的图13的实例组合件的区的图解俯视图。

图19A是图19的实例组合件的图解截面侧视图。图19A的视图沿图19的线A-A。

图20是包括铁电电容器的实例存储器阵列的示意图。

图21是包括铁电电容器的实例存储器单元的示意图。

具体实施方式

一些实施例包含漏电器装置的利用以减少沿着电容器的底部电极的电荷累积。漏电器装置可将底部电极耦合到导电板。导电板可沿着电容器的顶部电极，并且可用于将顶部电极电耦合到彼此。漏电器装置可具有导电性(或替代地，电阻)，其经定制以允许过量电荷从底部电极泄漏到导电板，同时不允许底部电极与导电板之间的成问题的短路。

许多(如果不是大部分)主存储器单元干扰机制是由于在单元底部(CB)电极节点处的电势的累积。如下文更详细地论述，此干扰机制适用于铁电RAM(FERAM)。然而，其它类型的电子装置也可受益于所公开的标的物。

在一个实施例中，存储器阵列中的存储器单元中的每一个可以经编程到两个数据状态中的一个以在单个位中表示“0”或“1”的二进制值。此类单元有时被称作单层级单元(SLC)。在这些类型的单元上的各种操作是在半导体和相关技术中独立地已知的。

无论存储器单元布置如何，上文所论述的主要干扰机制可以由于不同的因素而产生。举例来说，由于例如板干扰、存取晶体管泄漏、单元到单元交互的因素和/或其它因素，单元底部节点上的电荷可以上升。如果存储器单元中的介电材料显著地泄漏，那么单元的状态可能受到不利地影响。

在本文中所描述的各种实施例中，漏电器装置被引入到存储器阵列中以防止在与个体存储器单元相关联的电容器的底部节点处的电势的累积。参考图1到21描述了实例实施例。

参考图1和1A，组合件(即，设备、构造等)10包括在基底12上方的结构14。

基底12可包括半导体材料；并且可例如包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底12可被称作半导体衬底。术语“半导体衬底”意味着包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，以及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含，例如，耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。

间隙被示出为在基底12与结构14之间以指示在基底12与结构14之间可能提供有额外的材料、组件等。

结构14被示出为包括第一材料16和第二材料18。第一材料16可以是牺牲材料；并且在一些实施例中可包括硅(例如，多晶硅)、基本上由硅(例如，多晶硅)组成，或由硅(例如，多晶硅)组成。

第二材料18可被视作形成绝缘晶格，并且可被称作绝缘晶格材料。在一些实施例中，第二材料18可包括氮化硅，基本上由氮化硅组成，或由氮化硅组成。

在所示的实施例中，绝缘晶格材料18包含在牺牲材料16上方的水平横杆20。水平横杆20具有上表面(即，顶部表面)21。

水平横杆20将为穿过结构14形成的导电柱(下文论述)提供支撑。在一些实施例中(未示出)晶格材料18的额外的横杆可穿过牺牲16以为导电柱提供额外的支撑。在一些实施例中，结构14可被称作支撑结构，原因在于此类结构将为形成于其中的导电柱提供支撑。

在一些实施例中，第一材料16可以是相对于第二材料18选择性地可蚀刻的。术语“选择性地可蚀刻的”意味着通过适当的蚀刻条件第一材料与第二材料相比可以被更快的移除；并且可包含但不限于，其中条件是用于相对于第二材料的第一材料的移除的100％选择性的应用。

虽然在所说明的实施例中材料16和18被示出为是均质的，但是在其它实施例中材料16和18中的一或两种可以是两种或大于两种组合物的异质的组合。

材料18被示出为提供在牺牲材料16下方的分段中，以及在牺牲材料16上方的横杆20中。在其它实施例中，不同于材料18的绝缘材料可提供在牺牲材料16下方来代替材料18的所说明的分段。

导电结构(即，导电接触件)22被示出为在结构14的底部区内。本文中所描述的处理形成电容器(例如，图12中所示的电容器)，并且导电结构22可用于耦合此类电容器的电极与额外的电路系统(例如，晶体管)。

导电结构22包括导电材料23。此类导电材料可包括任何合适的组合物或组合物的组合；例如，各种金属(例如，钛、钨、钴、钌、镍、铂等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电材料23可包括钨。

参考图2和2A，开口24形成于支撑结构14中。开口24延伸穿过材料16和18，并且暴露导电结构22的上表面。开口24可通过任何合适的处理形成。举例来说，经图案化掩模(未示出)可提供在支撑结构14上方并且用于限定开口24的位置，并且随后通过一或多个合适的蚀刻开口24可延伸到支撑结构14中。随后，可移除经图案化掩模以留下图2和2A的组合件。

应注意基底12(图1A)未在图2A中示出，或未在之后的其它图式中的任一个中示出，以便减小图式的整体大小。然而，将理解基底将存在于此类图式的过程阶段。

开口22可具有任何合适的形状。图2示出了其中当从上往下查看时开口是圆形形状的实例应用。在其它实施例中，开口22可能具有其它形状，包含例如，椭圆形形状、多边形形状等。

参考图3和3A，导电材料25形成于开口24内。导电材料25最终被用于形成电容器的电极；并且可被称作电极材料或第一电极材料。电极材料25可包括任何合适的组合物或组合物的组合；例如，各种金属(例如，钛、钨、钴、钌、镍、铂等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，电极材料25可包括氮化钛，基本上由氮化钛组成，或由氮化钛组成。

导电材料25经图案化成柱26(其在本文中可以被称作导电柱、竖直延伸柱、第一电极、第一电容器电极，或第一电极柱)。导电柱26竖直地延伸穿过支撑结构14到导电接触件22。柱26中的每一个包括顶部表面31和底部表面33。柱中的每一个还包括从顶部表面31延伸到底部表面33的侧壁表面35。柱33中的每一个包括沿着图3A的截面的一对相对的侧壁表面35；但是图3的俯视图示出了此类相对的侧壁表面实际上融合到柱中的每一个的单个侧壁表面中。在所示的实施例中，柱26是实心的(确切地说，不是中空的或容器形状的)。

在所示的实施例中，柱26的底部表面33直接抵靠着接触件22的导电材料23。

利用任何合适的处理导电材料25可形成于开口24内；所述处理包含例如，物理气相沉积(PVD)、原子层沉积(ALD)和化学气相沉积(CVD)中的一或多个。在一些实施例中，导电材料25可经形成为过填充开口24，并且随后平坦化(例如，化学机械抛光(CMP))可用于移除过量的材料25并且形成平坦化上表面27，所述平坦化上表面延伸跨越绝缘晶格材料18的顶部表面21，并且跨越柱26的顶部表面31。

图3A的竖直延伸柱26沿着所说明的截面彼此水平地间隔开；并且确切地说是通过中介空间28(其中的仅一个被标记在图3A中)彼此间隔开。图3A的竖直延伸柱26可被视为由包括晶格材料18的晶格结构的水平横杆20横向地支撑的。水平横杆在相邻柱的侧壁表面35之间延伸。

参考图4和4A，导电柱26的顶部表面31是相对于绝缘晶格材料18的顶部表面21凹陷的。如此在导电柱26上方形成凹陷30。顶部表面31凹陷到深度D使得顶部表面仍然沿着绝缘晶格材料18(即，牺牲材料16并未暴露)。在一些实施例中，深度D可在从绝缘晶格材料18的厚度的至少约10％到绝缘晶格材料18的厚度的至少约90％的范围内。在一些实施例中，深度D可以至少约

柱26的顶部表面31可以通过任何合适的处理而凹陷，包含例如，对导电材料25相对于绝缘材料18的蚀刻选择性的利用。蚀刻可以经计时使得凹陷30形成到所期望的深度。

参考图5和5A，漏电器装置材料32形成于凹陷30内并且在绝缘晶格材料18的上表面21上方。漏电器装置材料可包括任何合适的组合物或组合物的组合。在一些实施例中，漏电器装置材料32可包括钛、镍和铌中的一或多个以及锗、硅、氧、氮和碳中的一或多个、基本上由钛、镍和铌中的一或多个以及锗、硅、氧、氮和碳中的一或多个组成，或由钛、镍和铌中的一或多个以及锗、硅、氧、氮和碳中的一或多个组成。在一些实施例中，漏电器装置材料可包括Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON和TiON中的一或多个、基本上由Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON和TiON中的一或多个组成，或由Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON和TiON中的一或多个组成；其中化学式指示主要组分而非特定化学计量。在一些实施例中，漏电器装置材料可包括钛、氧和氮，基本上由钛、氧和氮组成，或由钛、氧和氮组成。在一些实施例中，漏电器装置材料可包括非晶硅、氧化铌、富硅氮化硅等；它们是单独的或在任何合适的组合中。

参考图6和6A，组合件10经受平坦化(例如，CMP)以形成延伸跨越绝缘晶格材料18和漏电器装置材料32的平坦化上表面39。

参考图7和7A，开口34经形成为延伸穿过材料18、32和25，并且由此暴露牺牲材料16的区。开口34可通过图案化和蚀刻的任何合适的组合形成。

参考图8和8A，牺牲材料16(图7和7A)被移除以形成空隙36并且暴露导电柱26的侧壁表面35。空隙36可被视为相邻导电柱26之间的开口。

参考图9和9A，空隙(开口)36内衬有绝缘材料38以沿着导电柱26的侧壁表面35形成绝缘材料38。绝缘材料38可被称作绝缘电容器材料，因为它最终在电容器配置中被利用。绝缘电容器材料38中的至少一些可包括铁电绝缘材料，并且在一些实施例中全部的绝缘电容器材料是铁电绝缘材料。

铁电绝缘材料可包括任何合适的组合物或组合物的组合；并且在一些实例实施例中可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、锆钛酸铅以及钛酸锶钡中的一或多个。并且，在一些实例实施例中铁电绝缘材料可能在其中具有掺杂剂，所述掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶和稀土元素中的一或多个。

绝缘电容器材料38可经形成为任何合适的厚度；并且在一些实施例中可具有在从约

参考图10和10A，导电材料40形成于加内衬的空隙(开口)36内。导电材料40最终被用于形成电容器的电极；并且可被称作电极材料、电容器电极材料、第二电容器电极材料，或第二电极材料。电极材料40可包括任何合适的组合物或组合物的组合；例如，各种金属(例如，钛、钨、钴、钌、镍、铂等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，电极材料40可包括硅化钼、氮化钛、氮化硅钛、硅化钌、钌、钼、氮化钽、氮化硅钽和钨中的一或多个、基本上由硅化钼、氮化钛、氮化硅钛、硅化钌、钌、钼、氮化钽、氮化硅钽和钨中的一或多个组成，或由硅化钼、氮化钛、氮化硅钛、硅化钌、钌、钼、氮化钽、氮化硅钽和钨中的一或多个组成。

参考图11和11A，组合件10经受平坦化(例如，CMP)以形成延伸跨越材料18、32、38和40的平坦化表面41。这样将材料40图案化到电容器电极42中。在一些实施例中，柱26可被称作第一电容器电极(或第一电极)，并且电极42可被称作第二电容器电极(或第二电极)。第二电容器电极横向处于第一电容器电极之间(即，横向处于竖直延伸柱26之间)，并且通过绝缘材料38与第一电容器电极间隔开。

第一电容器电极26和第二电容器电极42连同绝缘电容器材料38一起形成多个电容器44。每个电容器具有单个柱26，并且与其它相邻电容器共享第二电容器电极42。

参考图12和12A，导电板材料46跨越平坦化上表面41形成。导电板材料46与电容器电极材料40电耦合，并且与漏电器装置材料32电耦合。

导电板材料46可包括任何合适的导电材料，例如，各种金属(例如，钛、钨、钴、镍、钌、铂等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。导电板材料46可包括与电极42相比不同的组合物。举例来说，在一些实施例中，电极42可包括TiSiN和/或TiN、基本上由TiSiN和/或TiN组成，或由TiSiN和/或TiN组成(其中化学式列出主要组合物而非特定化学计量)，并且导电板材料46可包括钨、基本上由钨组成，或由钨组成。

漏电器装置材料32被配置为漏电器装置48，所述漏电器装置电耦合电容器44的第一电极26与导电板材料46以允许任何过量电荷中的至少一部分从第一电极26释放到导电板材料46。在一些实施例中，漏电器装置48的电阻经定制使得漏电器装置48具有适当的导电性以从第一电极26移除过量的电荷同时具有足够低的导电性(例如，足够高的电阻)使得漏电器装置48无法不合期望地将第一电极26电气地短接到导电板材料46。在图12A的实施例中，漏电器装置48是水平地延长的。举例来说，柱26可被视为沿着示出为轴5的纵轴延伸(即，将沿着所述纵轴延长)，并且漏电器装置48可被视为沿着示出为轴7的横轴延长。漏电器装置48中的每一个具有直接抵靠着第一电极的导电材料25的底部表面43，并且具有直接抵靠着导电板材料46的上表面45。在所示的实施例中，漏电器装置48的上表面45与绝缘晶格材料18的水平延伸横杆20的上表面21大体上共面；其中术语“大体上共面”意味着共面以在制造和测量的合理的容差内。

在一些实施例中，电容器44可被并入到存储器单元50(例如，铁电存储器单元)中，方法是耦合电容器与适当的电路组件。举例来说，存取晶体管49在图12A中以图解方式被说明为通过导电接触件(即，导电互连件)22耦合到第一电极26。可在任何合适的过程阶段制造晶体管49和/或其它合适的组件。举例来说，在一些实施例中可在图1的所说明的过程阶段之前的过程阶段处制造晶体管49。

存储器单元50可以是存储器阵列52的部分，例如，FeRAM(铁电随机存取存储器)阵列。

在一些实施例中，漏电器装置48可被视为将存储器单元50内的电极26耦合到导电板材料46(其可被称作板线或板结构)的电阻互连件。如果漏电器装置泄漏的过多，那么一或多个存储器单元可能体验单元到单元干扰。如果漏电器装置48泄漏的(导电的)不足，那么来自电极26的过量电荷将不会被排尽。所属领域的一般技术人员将认识到如何计算用于给定存储器阵列的漏电器装置48所需的电阻。在一些实施例中，漏电器装置48可能具有在从约0.1兆欧姆到约5兆欧姆的范围内的电阻。当作出适合用于漏电器装置48的电阻的确定时可考虑例如邻近存储器单元之间的分离、在存储器单元之间使用的绝缘(介电)材料、存储器单元的物理尺寸、放置在存储器单元中的电荷的量、存储器阵列的大小、由存储器阵列进行的操作的频率等因素。

图1到12描述了用于制造实例电容器的实例方法。参考图13到19描述了用于制造实例电容器的另一实例方法。

参考图13和13A，在可在图4和4A的过程阶段之后的过程阶段处示出了组合件10。导电柱26的上表面31随后相对于绝缘晶格材料18的上表面21凹陷以形成凹陷30。波状表面形态延伸到凹陷30中并且跨越绝缘晶格材料18的顶部表面。材料60跨越波状表面形态形成。材料60可包括与上文参考图5和5A所描述的材料32相同的漏电器装置材料。替代地，材料60可包括漏电器装置材料的前体；并且在一些实施例中可包括将在氧化之后变为漏电器装置材料的材料。举例来说，材料60可以是前体，其包括钛和氮(例如，氮化钛)、基本上由钛和氮(例如，氮化钛)组成，或由钛和氮(例如，氮化钛)组成；并且其在氧化之后变为漏电器装置材料32，所述漏电器装置材料包括钛、氮和氧、基本上由钛、氮和氧组成，或由钛、氮和氧组成。在本文中所描述的实施例中，材料60将被称为前体材料。

前体材料60可经形成为任何合适的厚度。在一些实施例中，前体材料60可以是具有在从约

参考图14和14A，开口34a经形成为暴露牺牲材料16的区。在一些实施例中，开口34a的形成可被视为包括冲压穿过前体材料16和绝缘晶格材料18的区。在开口34a的形成之后前体材料60的分段保留在柱26上方。

在图14A的所示的实施例中，导电柱26可被视为成对布置；其中柱中的两个被标记为26a和26b，并且彼此处于成对关系。成对的柱26a和26b可以被一起考虑以形成成对的相邻柱结构62a。其它成对的相邻柱结构62b和62c的部分在图14A中示出为靠近结构62a，并且通过中介间隙64a和64b与结构62a间隔开。图14A的处理阶段已从中介间隙34a和34b移除前体材料60和绝缘晶格材料18的区，同时留下在成对的相邻柱结构的导电柱之间(例如，在导电柱26a和26b之间)的前体材料60和绝缘晶格材料18的区。前体材料60和绝缘晶格材料18的剩余区可被视为成对的相邻柱结构的部分。举例来说，成对的相邻柱结构62a包括部分66，所述部分包含前体材料60和绝缘晶格材料18。

参考图15和15A，牺牲材料16被移除以留下空隙(开口)36。

参考图16和16A，绝缘材料38经形成为通过与上文参考图9和9A所描述的处理相似的处理来内衬空隙36。可利用氧化条件(例如，利用O

参考图17和17A，电极材料40经形成为通过与上文参考图10和10A所描述的处理相似的处理来填充加内衬的空隙36。

参考图18和18A，通过与上文参考图11和11A所描述的处理相似的处理来进行平坦化以形成平坦化表面41。如此形成类似于上文参考图11和11A所描述的电容器44的电容器44a。

参考图19和19A，跨越电容器44a的上表面形成导电板材料46。电容器44a被并入到类似于上文参考图12和12A所描述的存储器单元50的存储器单元50a中；并且此类存储器单元50a被并入到存储器阵列52a中。

图19A的漏电器装置材料32类似于图12A的漏电器装置材料，并且形成将电极26耦合到导电板材料46的漏电器装置48a。图19A的漏电器装置48a不同于图12A的装置48在于装置48a包含竖直延长结构64，所述竖直延长结构从柱26的顶部表面向上延伸。

上文所描述的存储器阵列(图12的存储器阵列52和图19的存储器阵列52a)可以是铁电存储器阵列，并且可以具有任何合适的配置。参考图20描述实例铁电存储器阵列。图20的存储器阵列确切地说被描述为存储器阵列52，但是可以替代地是存储器阵列52a。图20的存储器阵列包含多个大体上相同的铁电电容器44(如果存储器阵列是存储器阵列52a，那么所述铁电电容器将是电容器44a)。字线70沿着存储器阵列的行延伸，并且数字线72沿着存储器阵列的列延伸。电容器44中的每一个在存储器单元50内，所述存储器单元是利用字线和数字线的组合唯一地寻址的。字线70延伸到驱动器电路系统76，并且数字线72延伸以检测电路系统78。在一些应用中，存储器阵列52可经配置为铁电随机存取存储器(FeRAM)。

存储器单元50可包含与铁电电容器组合的晶体管49(上文参考图12所描述)。举例来说，在一些应用中存储器单元50中的每一个可包含与铁电电容器44组合的晶体管49中的一个，如图21中所示。存储器单元50被示出为与字线70和数字线72耦合。并且，电容器44的电极中的一个被示出为与包括板材料46的板线耦合。板线可与字线70组合利用以用于控制铁电电容器44的操作状态。

上文所论述的组合件和结构可以在集成电路内利用(术语“集成电路”意味着由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，并且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如，相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

除非另外规定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或有待开发的任何合适的方法形成，所述方法包含例如ALD、CVD、PVD等。

术语“介电”和“绝缘”可用于描述具有绝缘电特性的材料。所述术语在本发明中被视为同义的。在一些例子中术语“介电”和在其它例子中术语“绝缘”(或“电绝缘”)的利用可用于在本发明内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著的化学或电气差异。

图式中的各种实施例的特定定向仅出于说明的目的，并且在一些应用中，实施例可相对于所示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述的关系的任何结构，无论结构是处于图式的特定定向中，还是相对于此类定向旋转。

除非另外规定，否则随附图示的截面视图仅示出截面的平面内的特征，而并未示出截面的平面后面的材料，以便简化图式。

当结构在上文中被称作在另一结构“上”、“邻近”另一结构或“抵靠着”另一结构时，所述结构可以直接在另一结构上或还可能存在中介结构。相比之下，当结构被称作“直接”在另一结构“上”、“直接邻近”另一结构或“直接抵靠着”另一结构时，不存在中介结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对齐。

结构(例如，层、材料等)可被称作“竖直地延伸”以指示结构大体上从下伏基底(例如，衬底)向上延伸。竖直延伸结构可相对于或不相对于基底的上表面大体上正交地延伸。

一些实施例包含集成组合件，所述集成组合件具有第一电极，所述第一电极具有顶部表面以及从顶部表面向下延伸的侧壁表面。第一电极是实心柱。绝缘材料沿着第一电极的侧壁表面。第二电极沿着第一电极的侧壁表面延伸并且通过绝缘材料与侧壁表面间隔开。导电板材料延伸跨越第一电极和第二电极，并且将第二电极耦合到彼此。漏电器装置将第一电极电耦合到导电板材料并且经配置以将过量电荷中的至少一部分从第一电极释放到导电板材料。

一些实施例包含集成组合件，所述集成组合件具有第一电极，所述第一电极彼此水平地间隔开，并且所述第一电极经配置为竖直延伸柱。竖直延伸柱中的每一个具有沿着截面的侧壁表面，具有底部表面，并且具有顶部表面，其中侧壁表面从底部表面延伸到顶部表面。绝缘材料沿着竖直延伸柱的侧壁表面。第二电极横向处于竖直延伸柱之间并且通过绝缘材料与侧壁表面间隔开。导电板材料延伸跨越第一电极和第二电极，并且将第二电极耦合到彼此。漏电器装置从竖直延伸柱的顶部表面延伸到导电板材料。漏电器装置经配置以将过量电荷中的至少一部分从第一电极释放到导电板材料。

一些实施例包含形成设备的方法。提供一种组合件，所述组合件包含竖直地延伸穿过支撑结构到导电接触件的导电柱。支撑结构包括在牺牲材料上方的绝缘晶格材料。组合件的平坦化上表面延伸跨越导电柱的顶部表面并且跨越绝缘晶格材料的顶部表面。导电柱的顶部表面是相对于绝缘晶格材料的顶部表面凹陷的。漏电器装置材料是沿着导电柱的凹陷的顶部表面形成的。牺牲材料被移除以暴露导电柱的侧壁表面并且在导电柱之间留下开口。开口被内衬有绝缘电容器材料以沿着导电柱的侧壁表面形成绝缘电容器材料。电容器电极材料形成于加内衬的开口内。电容器电极材料、绝缘电容器材料和导电柱一起形成多个电容器。导电板材料经形成为延伸跨越电容器电极材料和漏电器装置材料。导电板材料与电容器电极材料电耦合并且与漏电器装置材料电耦合。漏电器装置材料将导电柱电耦合到导电板材料。

根据规定，已经就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所示出和描述的特定特征，这是因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。