半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

在集成电路的制造过程中，需要采用栅极切断(Gate Cut)工艺对条状栅极进行切断，切断后栅极与不同的晶体管相对应，可以提高晶体管的集成度。此外，多个栅极沿着延伸方向排列成一列时，通过栅极切断，能够高精度地缩小栅极切断后断开的栅极间的对接方向间距。

然而，现有技术采用栅极切断工艺所形成的半导体结构性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效的提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部；在所述衬底上形成若干初始栅极结构，所述初始栅极结构横跨于所述鳍部上；在所述初始栅极结构的顶部表面形成保护层；在所述保护层上形成图形化层，所述图形化层内具有若干图形化开口，所述图形化开口暴露出部分所述保护层的顶部表面；以所述图形化层为掩膜刻蚀所述保护层和所述初始栅极结构，在所述初始栅极结构内形成隔离开口；在形成所述隔离开口之后，采用平坦化工艺去除保护层。

可选的，在形成所述隔离开口之后，还包括：在所述隔离开口内形成初始隔离结构。

可选的，所述初始隔离结构的材料包括氧化硅。

可选的，所述初始隔离结构的形成方法包括：在所述隔离开口内以及所述保护层上形成隔离材料层；平坦化所述隔离材料层，直至暴露出所述保护层的顶部表面为止，形成所述初始隔离结构。

可选的，平坦化所述隔离材料层的工艺包括：化学机械研磨工艺。

可选的，去除保护层的平坦化工艺包括：化学机械研磨工艺。

可选的，采用平坦化工艺去除保护层的过程中，还包括：去除部分所述初始隔离结构和部分所述初始栅极结构，使得所述初始隔离结构形成隔离结构，使得所述初始栅极结构形成栅极结构。

可选的，所述图形化层包括：第一掩膜层以及位于所述第一掩膜层上的第二掩膜层。

可选的，所述第一掩膜层的材料包括：氮化硅。

可选的，所述第二掩膜层的材料包括：氧化硅。

可选的，在所述图形化层的形成方法包括：提供初始图形化层；在所述初始图形化层上形成第一牺牲层；在所述第一牺牲层上形成第一光刻胶层，所述第一光刻胶层暴露出部分所述第一牺牲层的顶部表面；以所述第一光刻胶层为掩膜刻蚀所述第一牺牲层和所述初始图形化层，直至暴露出所述保护层的顶部表面为止，在所述初始图形化层内形成图形化开口；在所述图形化开口内以及所述初始图形化层表面形成第二牺牲层；在所述第二牺牲层上形成第二光刻胶层，所述第二光刻胶层暴露出部分所述第二牺牲层的顶部表面；以所述第二光刻胶层为掩膜刻蚀所述第二牺牲层和所述初始图形化层，直至暴露出所述保护层的顶部表面为止，形成所述图形化层。

可选的，所述保护层的材料包括：氮化钛、氮化钽、无定型碳、氮化铝或掺杂钨的碳。

可选的，在形成所述图形化层之后，还包括：在所述图形化开口的底部和侧壁表面、以及所述图形化层的顶部表面形成内衬层。

可选的，所述内衬层的形成工艺包括原子层沉积工艺。

可选的，所述内衬层的厚度为1纳米-8纳米。

可选的，所述内衬层的材料包括：氮化硅、氧化硅、无定型碳或无定型硅。

可选的，在形成所述初始栅极结构之前还包括：在所述衬底上形成若干伪栅结构，所述伪栅结构横跨于所述鳍部上；在所述衬底上形成介质层，所述介质层覆盖所述伪栅结构的侧壁。

可选的，所述初始栅极结构的形成方法包括：去除所述伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内以及所述介质层表面形成栅极材料膜；回刻蚀所述栅极材料膜直至暴露出所述介质层的顶部表面为止，形成所述初始栅极结构。

可选的，在形成所述隔离开口的过程中，还包括：以所述图形化层为掩膜刻蚀去除部分所述介质层，所述隔离开口还位于所述介质层内。

可选的，在形成所述初始栅极结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面；所述初始栅极结构位于所述隔离层上。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案的形成方法中，在所述初始栅极结构的顶部表面形成保护层；在所述保护层上形成图形化层，所述图形化层内具有若干图形化开口，所述图形化开口暴露出部分所述保护层的顶部表面。通过增设所述保护层，使得刻蚀停止在所述保护层的表面，进而避免对所述初始栅极结构的顶部表面造成损伤。

另外，在形成所述隔离开口之后，采用平坦化工艺去除保护层。通过平坦化工艺去除保护层能够有效减少对所述初始栅极结构顶部表面的损伤，进而改善最终形成的半导体结构的性能。

进一步，采用平坦化工艺去除保护层的过程中，还包括：去除部分所述初始隔离结构和部分所述初始栅极结构，使得所述初始隔离结构形成隔离结构，使得所述初始栅极结构形成栅极结构。通过平坦化去除部分所述初始栅极结构，能够减少在刻蚀所述隔离开口过程中在所述初始栅极结构表面所形成的缺陷，使得形成的栅极结构的性能提升，进而改善最终形成的半导体结构的性能。

进一步，在形成所述图形化层之后，还包括：在所述图形化开口的底部和侧壁表面、以及所述图形化层的顶部表面形成内衬层。通过所述内衬层能够调节所述图形化开口的宽度大小，进而调节最终形成的隔离开口的宽度大小，以此满足设计需求。

附图说明

图1至图2是一种半导体结构的形成过程结构示意图；

图3至图14是本发明半导体结构形成方法实施例各步骤结构示意图。

具体实施方式

正如背景技术所述，现有技术采用栅极切断工艺所形成的半导体结构性能较差。以下将结合附图进行具体说明。

图1至图2是一种半导体结构的形成过程结构示意图。

请参考图1，提供衬底，所述衬底包括基底100以及位于所述基底100上的若干相互分立的鳍部101；在所述衬底上形成若干栅极结构102，所述栅极结构102横跨于所述鳍部101上；在所述栅极结构102上形成图形化层103，所述图形化层103内具有若干图形化开口104，所述图形化开口104暴露出部分所述栅极结构102的顶部表面。

请参考图2，以所述图形化层103为掩膜刻蚀所述栅极结构102，在所述栅极结构102内形成隔离开口105；在形成所述隔离开口105之后，去除部分所述图形化层103。

在本实施例中，所述图形化层103的形成方法包括：提供初始图形化层(未图示)；在所述初始图形化层上形成光刻胶层(未图示)，所述光刻胶层暴露出部分所述初始图形化层的顶部表面；以所述光刻胶层为掩膜刻蚀所述初始图形化层，直至暴露出所述栅极结构的顶部表面为止，形成所述图形化层103。

在形成所述图形化层103的过程中，由于形成所述图形化开口104的刻蚀是停止在所述栅极结构102的顶部表面，这样会对所述栅极结构102的顶部表面造成一定缺陷(如图2中A部分所示)，所述缺陷包括对所述栅极结构102顶部表面造成的刻蚀损伤、或者在所述栅极结构102的顶部表面形成一定的残留物，由于在后续的制程中，并未对所述栅极结构102的顶部表面继续进行处理来消除所述缺陷，因此所述缺陷会对最终栅极结构102的性能造成一定的影响，进而影响最终形成的半导体结构的性能。

在此基础上，本发明提供一种半导体结构的形成方法，在所述初始栅极结构的顶部表面形成保护层；在所述保护层上形成图形化层，所述图形化层内具有若干图形化开口，所述图形化开口暴露出部分所述保护层的顶部表面。通过所述保护层降低了在形成所述图形化层的过程中对所述初始栅极结构的顶部表面造成损伤。另外，在形成所述隔离开口之后，采用平坦化工艺去除保护层。通过平坦化工艺去除保护层能够有效减少对所述初始栅极结构顶部表面的损伤，进而改善最终形成的半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图3至图14是本发明实施例的一种半导体结构的形成过程的结构示意图。

请参考图3和图4，图3是半导体结构俯视图，图4是图3中沿A-A线剖面示意图，提供衬底，所述衬底包括基底200以及位于所述基底200上的若干相互分立的鳍部201。

在本实施例中，所述基底200和所述鳍部201的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层(未图示)，所述图形化层暴露出初始衬底的部分顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200和所述鳍部201。

在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟

在本实施例中，所述鳍部201的材料为硅；在其他的实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或者镓化铟。

请参考图5，图5和图4的视图方向一致，在所述衬底上形成隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁，且所述隔离层202的顶部表面低于所述鳍部201的顶部表面。

在本实施例中，所述隔离层202的形成方法包括：在所述衬底上形成初始隔离层(未图示)；刻蚀去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202顶部表面低于所述鳍部201顶部表面。

所述隔离层202的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。

在形成所述隔离层202之后，还包括：在所述衬底上形成若干初始栅极结构，所述初始栅极结构横跨于所述鳍部201上。所述初始栅极结构的具体形成过程请参考图6至图9。

请参考图6和图7，图6是半导体结构俯视图，图7是图6中沿B-B线剖面示意图，在所述衬底上形成若干伪栅结构203，所述伪栅结构203横跨于所述鳍部201上。

在本实施例中，所述伪栅结构203位于所述隔离层202上。

在本实施例中，所述伪栅结构203包括：伪栅介质层、位于所述伪栅介质层上的伪栅层(未标示)。

在本实施例中，所述伪栅介质层的材料采用氧化硅；在其他实施例中，所述伪栅介质层材料还可以采用氮氧化硅。

在本实施例中，所述伪栅层的材料采用多晶硅

在本实施例中，请继续参考图6和图7，在形成所述伪栅结构203之后，还包括：在所述伪栅介质层和所述伪栅层的侧壁形成侧墙(未标示)。

在本实施例中，所述侧墙的形成方法包括：在所述伪栅结构203的侧壁和顶部表面、以及所述隔离层202的顶部表面形成侧墙材料层；回刻蚀所述侧墙材料层直至暴露出所述伪栅结构203和所述隔离层202的顶部表面为止，形成所述侧墙。

在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。

在本实施例中，所述侧墙的材料采用氮化硅。

请参考图8，图8和图7的视图方向一致，在形成所述伪栅结构203之后，在所述衬底上形成介质层204，所述介质层204覆盖所述伪栅结构203的侧壁。

在本实施例中，所述介质层204的形成方法包括：在所述衬底上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅结构203；对所述初始介质层进行平坦化处理，直至暴露出所述伪栅结构203的顶部表面为止，形成所述介质层204。

在本实施例中，所述介质层204的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低K介质材料(低K介质材料指相对介电常数低于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数低于2.5的介质材料)。

请参考图9，在形成所述介质层204之后，去除所述伪栅结构203，在所述介质层内形成栅极开口(未标示)；在所述栅极开口内以及所述介质层表面形成栅极材料膜(未图示)；回刻蚀所述栅极材料膜直至暴露出所述介质层204的顶部表面为止，形成所述初始栅极结构205。

在本实施例中，所述初始栅极结构205位于所述隔离层202上。

在本实施例中，所述初始栅极结构205包括：栅介质层、位于所述栅介质层上的栅极层(未标示)。

在本实施例中，所述栅介质层的材料包括高K介质材料。

所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层的材料采用钨。

请参考图10，在所述初始栅极结构205的顶部表面形成保护层206。

在本实施例中，所述保护层206用于在后续切割所述初始栅极结构205时，使得刻蚀所述图形化层停止在所述保护层206的表面，进而避免所述刻蚀在所述初始栅极结构205的表面形成缺陷。

在本实施例中，所述保护层206的材料采用氮化钛(TiN)；在其他实施例中，所述保护层的材料还可以采用氮化钽(TaN)、无定型碳(C)、氮化铝(AlN)、掺杂钨的碳(WDC)。

请参考图11，在所述保护层206上形成图形化层207，所述图形化层207内具有若干图形化开口208，所述图形化开口208暴露出部分所述保护层206的顶部表面。

在本实施例中，所述图形化层207作为后续切割所述初始栅极结构205的掩膜。

在本实施例中，在所述图形化层207的形成方法包括：提供初始图形化层(未图示)；在所述初始图形化层上形成第一牺牲层(未图示)；在所述第一牺牲层上形成第一光刻胶层(未图示)，所述第一光刻胶层暴露出部分所述第一牺牲层的顶部表面；以所述第一光刻胶层为掩膜刻蚀所述第一牺牲层和所述初始图形化层，直至暴露出所述保护层206的顶部表面为止，在所述初始图形化层内形成图形化开口208；在所述图形化开口208内以及所述初始图形化层表面形成第二牺牲层(未图示)；在所述第二牺牲层上形成第二光刻胶层(未图示)，所述第二光刻胶层暴露出部分所述第二牺牲层的顶部表面；以所述第二光刻胶层为掩膜刻蚀所述第二牺牲层和所述初始图形化层，直至暴露出所述保护层206的顶部表面为止，形成所述图形化层207。

在本实施例中，所述图形化层207包括：第一掩膜层以及位于所述第一掩膜层上的第二掩膜层(未标示)。

在本实施例中，所述第一掩膜层的材料采用氮化硅；所述第二掩膜层的材料采用氧化硅。

在本实施例中，所述第一牺牲层和所述第二牺牲层的材料采用无定型碳。

请继续参考图11，在形成所述图形化层207之后，还包括：在所述图形化开口208的底部和侧壁表面、以及所述图形化层207的顶部表面形成内衬层209。

在本实施例中，通过所述内衬层209能够调节所述图形化开口208的宽度大小，进而调节后续形成的隔离开口的宽度大小，以此满足设计需求。

在本实施例中，所述内衬层209的形成工艺采用原子层沉积工艺。

在本实施例中，所述内衬层209的厚度为1纳米-8纳米。

在本实施例中，所述内衬层209的材料采用氮化硅；在其他实施例中，所述内衬层的材料还可以采用氧化硅、无定型碳或无定型硅。

请参考图12，以所述图形化层207为掩膜刻蚀所述保护层206和所述初始栅极结构205，在所述初始栅极结构205内形成隔离开口210。

在本实施例中，通过对所述初始栅极结构205进行切断，切断后初始栅极结构与不同的晶体管相对应，可以提高晶体管的集成度。通过增设所述保护层206，使得刻蚀停止在所述保护层206的表面，进而避免对所述初始栅极结构205的顶部表面造成损伤。

在本实施例中，在形成所述隔离开口210的过程中，还包括：以所述图形化层207为掩膜刻蚀去除部分所述介质层204，所述隔离开口210还位于所述介质层204内(未图示)。

请参考图13，在形成所述隔离开口210之后，在所述隔离开口210内形成初始隔离结构211。

在本实施例中，所述初始隔离结构211的形成方法包括：在所述隔离开口210内以及所述保护层206上形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出所述保护层206的顶部表面为止，形成所述初始隔离结构211。

在本实施例中，平坦化所述隔离材料层的工艺采用化学机械研磨工艺。

在本实施例中，所述初始隔离结构211的材料采用氧化硅。

请参考图14，在形成所述初始隔离结构211之后，采用平坦化工艺去除保护层206。

在本实施例中，通过平坦化工艺去除保护层206能够有效减少对所述初始栅极结构205顶部表面的损伤，进而改善最终形成的半导体结构的性能。

在本实施例中，去除所述保护层206的平坦化工艺采用化学机械研磨工艺。

在本实施例中，请继续参考图14，采用平坦化工艺去除保护层206的过程中，还包括：去除部分所述初始隔离结构211和部分所述初始栅极结构205，使得所述初始隔离结构211形成隔离结构212，使得所述初始栅极结构205形成栅极结构213。

通过平坦化去除部分所述初始栅极结构205，能够减少在刻蚀所述隔离开口210过程中在所述初始栅极结构205表面所形成的缺陷，使得形成的栅极结构213的性能提升，进而改善最终形成的半导体结构的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。