场效应晶体管驱动电路及电子设备

技术领域

本申请涉及集成电路(Integrated Circuit，IC)技术领域，具体而言，涉及一种场效应晶体管驱动电路及电子设备。

背景技术

随着科学技术的不断发展，集成电路因体积小、重量轻、引出线和焊接点少、寿命长、可靠性高、性能好、制造成本低等特点被广泛应用到各行各业，而在集成电路技术的实际应用过程中，往往需要针对大尺寸场效应晶体管配置的常规驱动电路进行驱动，并在常规驱动电路的基础上单独添加斜率控制电路，来保护大尺寸场效应晶体管的使用安全。

但值得注意的是，场效应晶体管的栅级寄生电容大小与晶体管尺寸成正比，受晶体管栅级寄生电容和斜率控制电路的影响，大尺寸场效应晶体管的栅端电压会在大尺寸场效应晶体管接收到常规驱动电路输出的使能信号后上升得比较缓慢，而对场效应晶体管来说，场效应晶体管只有在栅端电压超过阈值电压后才能通过漏极输出与输入信号匹配的输出信号，因此现有的晶体管驱动方案会使大尺寸场效应晶体管的输入信号和输出信号之间的延迟比较大，即造成极为明显的大尺寸场效应晶体管的信号响应延迟问题。

发明内容

有鉴于此，本申请的目的在于提供一种场效应晶体管驱动电路及电子设备，能够直接基于驱动电路实现对被驱动场效应晶体管的输出信号的斜率控制功能，并有效改善被驱动场效应晶体管的信号响应延迟问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请提供一种场效应晶体管驱动电路，所述驱动电路包括第一偏置电路、第二偏置电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管及第五MOS管，其中所述第一MOS管、所述第三MOS管及所述第四MOS管各自的沟道类型保持一致，所述第二MOS管与所述第五MOS管各自的沟道类型保持一致，所述第一MOS管与所述第二MOS管保持不同的沟道类型；

所述第一偏置电路与所述第一MOS管的栅极电性连接，用于向所述第一MOS管提供偏置电压；

所述第二偏置电路与所述第二MOS管的栅极电性连接，用于向所述第二MOS管提供偏置电压；

所述第三MOS管的栅极、所述第四MOS管的栅极及所述第五MOS管的栅极相互连接并外接驱动控制信号，所述第一MOS管的漏极与所述第三MOS管的源极电性连接，所述第四MOS管的漏极与所述第二MOS管的漏极电性连接，所述第三MOS管的漏极、所述第二MOS管的源极及所述第五MOS管的漏极相互连接并与被驱动场效应晶体管的栅极电性连接，用于根据所述驱动控制信号的电压变化状况调节所述被驱动场效应晶体管的漏极信号输出状况。

在可选的实施方式中，在所述被驱动场效应晶体管为N沟道MOS管的情况下，所述第二MOS管与所述第五MOS管均为N沟道增强型MOS管，所述第一MOS管、所述第三MOS管及所述第四MOS管均为P沟道增强型MOS管；

所述被驱动场效应晶体管的源极与所述第五MOS管的源极均接地，所述第一MOS管的源极与所述第四MOS管的源极均外接工作电源。

在可选的实施方式中，在所述被驱动场效应晶体管为P沟道MOS管的情况下，所述第二MOS管与所述第五MOS管均为P沟道增强型MOS管，所述第一MOS管、所述第三MOS管及所述第四MOS管均为N沟道增强型MOS管；

所述被驱动场效应晶体管的源极与所述第五MOS管的源极均外接工作电源，所述第一MOS管的源极与所述第四MOS管的源极均接地。

在可选的实施方式中，所述第一偏置电路包括第一电流源及第一偏置MOS管；

所述第一电流源与所述第一偏置MOS管的漏极电性连接，用于在外部工作电源作用下对所述第一偏置MOS管进行限流处理；

所述第一偏置MOS管的栅极与所述第一偏置MOS管的漏极电性连接，并与所述第一MOS管的栅极电性连接，用于在外部工作电源作用下向所述第一MOS管提供偏置电压。

在可选的实施方式中，在所述被驱动场效应晶体管为N沟道MOS管的情况下，所述第一偏置MOS管为P沟道增强型MOS管；

所述第一偏置MOS管的源极外接工作电源，所述第一偏置MOS管的漏极与所述第一电流源的负极电性连接，所述第一电流源的正极接地。

在可选的实施方式中，在所述被驱动场效应晶体管为P沟道MOS管的情况下，所述第一偏置MOS管为N沟道增强型MOS管；

所述第一电流源的负极外接工作电源，所述第一电流源的正极与所述第一偏置MOS管的漏极电性连接，所述第一偏置MOS管的源极接地。

在可选的实施方式中，所述第二偏置电路包括第二电流源及多个第二偏置MOS管；

所述第二电流源与一个第二偏置MOS管的漏极电性连接，每个第二偏置MOS管的源极与相邻第二偏置MOS管的漏极电性连接，每个第二偏置MOS管的栅极和漏极电性连接，其中所述第二电流源用于在外部工作电源作用下对多个第二偏置MOS管进行限流处理；

与所述第二电流源直接电性连接的第二偏置MOS管的栅极与所述第二MOS管的栅极电性连接，用于在外部工作电源作用下向所述第二MOS管提供偏置电压。

在可选的实施方式中，在所述被驱动场效应晶体管为N沟道MOS管的情况下，多个第二偏置MOS管均为N沟道增强型MOS管；

所述第二电流源的负极外接工作电源，所述第二电流源的正极与直接连接所述第二MOS管的第二偏置MOS管的漏极电性连接，多个第二偏置MOS管中的目标MOS管的源极接地，其中所述目标MOS管为对应源极未与相邻第二偏置MOS管的漏极电性连接的第二偏置MOS管。

在可选的实施方式中，在所述被驱动场效应晶体管为P沟道MOS管的情况下，多个第二偏置MOS管均为P沟道增强型MOS管；

直接连接所述第二MOS管的第二偏置MOS管的漏极与所述第二电流源的负极电性连接，所述第二电流源的正极接地，多个第二偏置MOS管中的目标MOS管的源极外接工作电源，其中所述目标MOS管为对应源极未与相邻第二偏置MOS管的漏极电性连接的第二偏置MOS管。

第二方面，本申请提供一种电子设备，所述电子设备包括至少一个前述实施方式中任意一项所述的场效应晶体管驱动电路以及至少一个被驱动场效应晶体管，其中每个场效应晶体管驱动电路对应调节一个被驱动场效应晶体管的漏极信号输出状况。

在此情况下，本申请实施例的有益效果包括以下内容：

本申请通过第一偏置电路向第一MOS管提供偏置电压，并通过第二偏置电路向第二MOS管提供偏置电压，同时使第一MOS管的漏极与第三MOS管的源极电性连接，使第四MOS管的漏极与第二MOS管的漏极电性连接，由第三MOS管的栅极、第四MOS管的栅极及第五MOS管的栅极外接驱动控制信号，并由第三MOS管的漏极、第二MOS管的源极及第五MOS管的漏极与被驱动场效应晶体管的栅极电性连接，此时随着驱动控制信号的电压变化，第五MOS管会断开而第三MOS管和第四MOS管都会导通，被驱动场效应晶体管的栅端电压将在两个偏置电路共同作用下快速上升达到阈值电压，直到第二MOS管随着被驱动场效应晶体管的栅端电压上升到miller平台而断开时，由第一偏置电路单独促使被驱动场效应晶体管的栅端电压缓慢上升，使被驱动场效应晶体管的漏极能够快速输出对应的输出信号，并通过栅端电压上升速率的变化对应调整输出信号的电压下降速率，从而得以直接基于驱动电路实现对被驱动场效应晶体管的输出信号的斜率控制功能，并有效改善被驱动场效应晶体管的信号响应延迟问题，其中第一MOS管、第三MOS管及第四MOS管各自的沟道类型保持一致，第二MOS管与第五MOS管各自的沟道类型保持一致，第一MOS管与第二MOS管保持不同的沟道类型。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的场效应晶体管驱动电路的组成示意图之一；

图2为本申请实施例提供的场效应晶体管驱动电路的组成示意图之二；

图3为本申请实施例提供的场效应晶体管驱动电路的组成示意图之三；

图4为本申请实施例提供的针对N沟道被驱动场效应晶体管的场效应晶体管驱动电路的电路示意图；

图5为本申请实施例提供的针对P沟道被驱动场效应晶体管的场效应晶体管驱动电路的电路示意图；

图6为本申请实施例提供的针对N沟道被驱动场效应晶体管的场效应晶体管驱动电路和针对P沟道被驱动场效应晶体管的场效应晶体管驱动电路的组合示意图之一；

图7为本申请实施例提供的针对N沟道被驱动场效应晶体管的场效应晶体管驱动电路和针对P沟道被驱动场效应晶体管的场效应晶体管驱动电路的组合示意图之二。

图标：10-场效应晶体管驱动电路；11-第一偏置电路；12-第二偏置电路；13-第一MOS管；14-第二MOS管；15-第三MOS管；16-第四MOS管；17-第五MOS管；20-被驱动场效应晶体管；111-第一电流源；112-第一偏置MOS管；121-第二电流源；122-第二偏置MOS管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要理解的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

请参照图1，图1是本申请实施例提供的场效应晶体管驱动电路10的组成示意图之一。在本申请实施例中，所述场效应晶体管驱动电路10能够直接实现对被驱动场效应晶体管20在漏极处的输出信号的斜率控制功能，并有效改善被驱动场效应晶体管20的信号响应延迟问题，即确保被驱动场效应晶体管20在接收到所述场效应晶体管驱动电路10传输的驱动控制信号（即所述被驱动场效应晶体管20的使能信号）时能够快速响应地输出信号，降低被驱动场效应晶体管20的输入信号和输出信号之间的延迟。

在本申请实施例中，所述场效应晶体管驱动电路10可以包括第一偏置电路11、第二偏置电路12、第一MOS（Metal-Oxide-Semiconductor，金属-氧化物-半导体）管13、第二MOS管14、第三MOS管15、第四MOS管16及第五MOS管17，其中所述第一MOS管13、所述第三MOS管15及所述第四MOS管16各自的沟道类型保持一致，所述第二MOS管14与所述第五MOS管17各自的沟道类型保持一致，所述第一MOS管13与所述第二MOS管14保持不同的沟道类型。

在本实施例中，所述第一偏置电路11与所述第一MOS管13的栅极（即G端口）电性连接，用于向所述第一MOS管13提供偏置电压，使所述第一MOS管13能够在所述第一偏置电路11作用下保持初始导通的状态，以经所述第一MOS管13输出所述第一偏置电路11提供的电压。所述第二偏置电路12与所述第二MOS管14的栅极（即G端口）电性连接，用于向所述第二MOS管14提供偏置电压，使所述第二MOS管14能够在所述第二偏置电路12作用下保持初始导通的状态，以经所述第二MOS管14输出所述第二偏置电路12提供的电压。

在本实施例中，所述第一MOS管13的漏极（即D端口）与所述第三MOS管15的源极（即S端口）电性连接，此时当所述第三MOS管15导通时，所述第一偏置电路11提供的电压可相应地经所述第一MOS管13及所述第三MOS管15从所述第三MOS管15的漏极（即D端口）输出。

所述第三MOS管15的栅极（即G端口）外接驱动控制信号，所述第三MOS管15的漏极与所述被驱动场效应晶体管20的栅极（即G端口）电性连接，因此当所述第三MOS管15随所述驱动控制信号的电压变化而导通时，由所述第一MOS管13和所述第三MOS管15串联形成的第一驱动支路将对应导通，此时所述驱动控制信号可经所述第一驱动支路传输给所述被驱动场效应晶体管20的栅极，所述第一偏置电路11提供的电压可对应施加在所述被驱动场效应晶体管20的栅极上。

在本实施例中，所述第四MOS管16的栅极（即G端口）外接驱动控制信号，所述第四MOS管16的漏极（即D端口）与所述第二MOS管14的漏极（即D端口）电性连接，所述第二MOS管14的源极（即S端口）与所述被驱动场效应晶体管20的栅极电性连接。因此当所述第四MOS管16随所述驱动控制信号的电压变化而导通，并且第二MOS管14处于导通状态时，由所述第四MOS管16和所述第二MOS管14串联形成的第二驱动支路将对应导通，此时所述驱动控制信号也可经所述第二驱动支路传输给所述被驱动场效应晶体管20的栅极，所述第二偏置电路12提供的电压也将对应施加在所述被驱动场效应晶体管20的栅极上。其中，因所述第四MOS管16与所述第三MOS管15具有相同沟道类型，所述第四MOS管16与所述第三MOS管15在相同信号电压作用下的通断特性将保持一致。

值得注意的是，对第二MOS管14来说，需要保证该第二MOS管14的栅极电压和源极电压之间的电压差值超过该第二MOS管14的阈值电压，才能使该第二MOS管14处于导通状态，否则该第二MOS管14将变为断开状态。

因此，当所述第二MOS管14处于导通状态而所述第四MOS管16和所述第三MOS管15均导通时，上述第一驱动支路和上述第二驱动支路均导通，所述第一偏置电路11将经所述第一驱动支路把提供的电压施加到所述被驱动场效应晶体管20的栅极上，所述第二偏置电路12也将经所述第二驱动支路把提供的电压施加到所述被驱动场效应晶体管20的栅极上，此时被驱动场效应晶体管20的栅极电压明显可以快速上升，即连接所述被驱动场效应晶体管20的栅极的所述第二MOS管14的源极电压也将对应上升，第二MOS管14的栅极电压和源极电压之间的电压差值也将对应下降，直至所述电压差值下降到小于所述第二MOS管14的阈值电压时，所述第二MOS管14变为断开状态。

而当所述第二MOS管14处于断开状态但所述第四MOS管16和所述第三MOS管15均导通时，所述上述第一驱动支路导通而上述第二驱动支路断开，此时第一偏置电路11和第二偏置电路12中仅第一偏置电路11可以经对应匹配的驱动支路（即第一驱动支路）把提供的电压施加到所述被驱动场效应晶体管20的栅极上，此时所述被驱动场效应晶体管20的栅极电压上升速率明显相较于所述第二MOS管14处于导通状态时的栅极电压上升速率呈下降状态。

在本实施例中，所述第五MOS管17的栅极（即G端口）外接驱动控制信号，所述第五MOS管17的漏极（即D端口）与所述被驱动场效应晶体管20的栅极电性连接。因此当所述第五MOS管17随所述驱动控制信号的电压变化而导通时，此时所述驱动控制信号也可经所述第五MOS管17传输给所述被驱动场效应晶体管20的栅极，所述驱动控制信号的实际电压也将对应施加在所述被驱动场效应晶体管20的栅极上。在本实施例的一种实施方式中，所述第三MOS管15的漏极、第二MOS管14的源极及第五MOS管17的漏极可以相互连接地与所述被驱动场效应晶体管20的栅极电性连接，所述第三MOS管15的栅极、第四MOS管16的栅极及第五MOS管17的栅极可以相互连接地外接驱动控制信号。

在此过程中，值得注意的是，所述第五MOS管17的沟道类型与所述第三MOS管15的沟道类型并不相同，所述第五MOS管17与所述第三MOS管15在相同信号电压作用下的通断特性对应相反，例如当同时施加在所述第五MOS管17与所述第三MOS管15上的驱动控制信号的信号电压从低电压变为高电压时，若所述第五MOS管17从导通状态变为断开状态，则所述第三MOS管15将从断开状态变为导通状态；当同时施加在所述第五MOS管17与所述第三MOS管15上的驱动控制信号的信号电压从高电压变为低电压时，若所述第三MOS管15从断开状态变为导通状态，则所述第五MOS管17将从导通状态变为断开状态。

因此，对所述被驱动场效应晶体管20来说，随着所述驱动控制信号的电压变化（包括从低电压变为高电压，或者从高电压变为低电压），所述第五MOS管17会从导通状态变更为断开状态，所述第三MOS管15和第四MOS管16均会从断开状态变更为导通状态，此时上述第一驱动支路与上述第二驱动支路均会导通，所述第一偏置电路11和所述第二偏置电路12将同时向所述被驱动场效应晶体管20的栅极提供电压，使被驱动场效应晶体管20的栅端电压得以在两个偏置电路共同作用下快速上升达到阈值电压，保证被驱动场效应晶体管20在接收到所述场效应晶体管驱动电路10传输的驱动控制信号（即所述被驱动场效应晶体管20的使能信号）时能够快速响应地输出对应的输出信号，降低被驱动场效应晶体管20的输入信号和输出信号之间的延迟，即有效改善被驱动场效应晶体管20的信号响应延迟问题。

而当所述被驱动场效应晶体管20的栅端电压上升到miller平台时，所述第二MOS管14的栅端电压（即所述第二偏置电路12直接提供的偏置电压）与所述第二MOS管14的源端电压（即所述被驱动场效应晶体管20的栅端电压）之间的电压差值小于所述第二MOS管14的阈值电压时，所述第二MOS管14将对应从导通状态变更为断开状态，所述第二MOS管14的源端电压即为所述第二偏置电路12直接提供的偏置电压与所述第二MOS管14的阈值电压之间的电压差值，上述第二驱动支路也将断开，仅第一偏置电路11能够通过第一驱动支路为所述被驱动场效应晶体管20的栅极提供电压，由第一偏置电路11单独促使被驱动场效应晶体管20的栅端电压缓慢上升，所述被驱动场效应晶体管20的漏极（即D端口）输出的输出信号电压下降速率将对应变慢，此时即能通过栅端电压上升速率的变化对应调整输出信号的电压下降速率，从而得以直接基于驱动电路实现对被驱动场效应晶体管20的输出信号的斜率控制功能。其中，可通过调整所述第二偏置电路12在所述第二MOS管14的栅极处施加的偏置电压数值，调整上述第二驱动支路的可导通时长。

也就是说，本申请提供的所述场效应晶体管驱动电路10能够实现对被驱动场效应晶体管20在漏极处的输出信号的斜率控制功能，并有效改善被驱动场效应晶体管20的信号响应延迟问题。

可选地，请参照图2，图2是本申请实施例提供的场效应晶体管驱动电路10的组成示意图之二。在本申请实施例中，所述第一偏置电路11可以包括第一电流源111及第一偏置MOS管112。所述第一电流源111与所述第一偏置MOS管112的漏极（即D端口）电性连接，用于在外部工作电源作用下对所述第一偏置MOS管112进行限流处理；所述第一偏置MOS管112的栅极（即G端口）与所述第一偏置MOS管112的漏极电性连接，并与所述第一MOS管13的栅极电性连接，用于在外部工作电源作用下向所述第一MOS管13提供偏置电压。其中，可由所述第一电流源111直接与外部工作电源电性连接，也可由所述第一偏置MOS管112与外部工作电源电性连接。

可选地，请参照图3，图3是本申请实施例提供的场效应晶体管驱动电路10的组成示意图之三。在本申请实施例中，所述第二偏置电路12可以包括第二电流源121及相互串联的多个第二偏置MOS管122。所述第二电流源121与一个第二偏置MOS管122的漏极（即D端口）电性连接，每个第二偏置MOS管122的源极（即S端口）与相邻第二偏置MOS管122的漏极电性连接，每个第二偏置MOS管122的栅极（即G端口）和漏极电性连接，其中所述第二电流源121用于在外部工作电源作用下对多个第二偏置MOS管122进行限流处理。

与所述第二电流源121直接电性连接的第二偏置MOS管122的栅极与所述第二MOS管14的栅极电性连接，用于在外部工作电源作用下向所述第二MOS管14提供偏置电压。其中，可由所述第二电流源121直接与外部工作电源电性连接，也可由多个所述第二偏置MOS管122中的目标MOS管直接与外部工作电源电性连接，所述目标MOS管为对应源极未与相邻第二偏置MOS管122的漏极电性连接的第二偏置MOS管122。所述第二偏置电路12在所述第二MOS管14的栅极处提供的偏置电压为该第二偏置电路12包括的多个第二偏置MOS管122各自的栅源电压之和。

可选地，请参照图4，图4是本申请实施例提供的针对N沟道被驱动场效应晶体管20的场效应晶体管驱动电路10的电路示意图。在本申请实施例中，当所述被驱动场效应晶体管20为N沟道MOS管时，为确保图1~图3中任意一个附图所提供的场效应晶体管驱动电路10能够有效实现对N沟道被驱动场效应晶体管20的输出信号的斜率控制功能，并有效改善N沟道被驱动场效应晶体管20的信号响应延迟问题，所述场效应晶体管驱动电路10中的所述第二MOS管14（MN0）与所述第五MOS管17（MN4）均可被配置为N沟道增强型MOS管，所述第一MOS管13（MP1）、所述第三MOS管15（MP2）及所述第四MOS管16（MP0）均可被配置为P沟道增强型MOS管。

在本实施例中，需将所述被驱动场效应晶体管20的源极（即S端口）接地，将所述第五MOS管17（MN4）的源极接地，将所述第一MOS管13（MP1）的源极（即S端口）外接工作电源（VDD），将所述第四MOS管16（MP0）的源极（即S端口）外接工作电源（VDD）。

此时，所述第一MOS管13（MP1）将在所述第一偏置电路11的作用下维持导通状态，所述第二MOS管14（MN0）将在所述第二偏置电路12的作用下维持初始导通状态。当经INPUT端口向所述第五MOS管17（MN4）、所述第三MOS管15（MP2）及所述第四MOS管16（MP0）传输的驱动控制信号的信号电压由高电压变为低电压时，所述第五MOS管17（MN4）由导通状态变为断开状态，所述第三MOS管15（MP2）与所述第四MOS管16（MP0）由断开状态变为导通状态，所述第一偏置电路11与所述第二偏置电路12将经Out节点向N沟道被驱动场效应晶体管20的栅极提供电压，使Out节点的电压（即N沟道被驱动场效应晶体管20的栅端电压）快速上升到超过N沟道被驱动场效应晶体管20的阈值电压的状态，N沟道被驱动场效应晶体管20得以快速通过漏极输出对应的输出信号（即Vout所在信号）。

而随着Out节点的电压上升到miller平台，所述第二MOS管14（MN0）将从导通状态变为断开状态，仅由第一偏置电路11经Out节点向N沟道被驱动场效应晶体管20的栅极提供电压，使N沟道被驱动场效应晶体管20的栅端电压缓慢上升，以调低N沟道被驱动场效应晶体管20的输出信号的电压下降速率，实现对N沟道被驱动场效应晶体管20的输出信号的斜率控制功能。

在本申请实施例中，在所述被驱动场效应晶体管20被配置为N沟道MOS管的情况下，所述第一偏置电路11中的第一偏置MOS管112可被配置为P沟道增强型MOS管。此时，需将所述第一偏置MOS管112的源极（即S端口）外接工作电源（VDD），将所述第一偏置MOS管112的漏极（即D端口）与所述第一电流源111的负极电性连接，将所述第一电流源111的正极接地，从而确保所述第一电流源111能够对所述第一偏置MOS管112进行限流处理，使所述第一偏置MOS管112针对所述第一MOS管13提供偏置电压。

在本申请实施例中，在所述被驱动场效应晶体管20被配置为N沟道MOS管的情况下，所述第二偏置电路12中的多个第二偏置MOS管122将被配置为N沟道增强型MOS管。此时，需将第二电流源121的负极外接工作电源（VDD），所述第二电流源121的正极与直接连接所述第二MOS管14的第二偏置MOS管122的漏极（即D端口）电性连接，多个第二偏置MOS管122中的目标MOS管的源极（即S端口）接地，从而确保所述第二电流源121能够对所述第二偏置MOS管122进行限流处理，使所述第二偏置MOS管122针对所述第二MOS管14提供偏置电压。

可选地，请参照图5，图5是本申请实施例提供的针对P沟道被驱动场效应晶体管20的场效应晶体管驱动电路10的电路示意图。在本申请实施例中，当所述被驱动场效应晶体管20为P沟道MOS管时，为确保图1~图3中任意一个附图所提供的场效应晶体管驱动电路10能够有效实现对P沟道被驱动场效应晶体管20的输出信号的斜率控制功能，并有效改善P沟道被驱动场效应晶体管20的信号响应延迟问题，所述场效应晶体管驱动电路10中的所述第二MOS管14（MP3）与所述第五MOS管17（MP4）均可被配置为P沟道增强型MOS管，所述第一MOS管13（MN3）、所述第三MOS管15（MN2）及所述第四MOS管16（MN1）均可被配置为N沟道增强型MOS管。

在本实施例中，需将所述被驱动场效应晶体管20的源极（即S端口）外接工作电源（VDD），将所述第五MOS管17（MP4）的源极外接工作电源（VDD），将所述第一MOS管13（MN3）的源极（即S端口）接地，将所述第四MOS管16（MN1）的源极（即S端口）接地。

此时，所述第一MOS管13（MN3）将在所述第一偏置电路11的作用下维持导通状态，所述第二MOS管14（MP3）将在所述第二偏置电路12的作用下维持初始导通状态。当经INPUT端口向所述第五MOS管17（MP4）、所述第三MOS管15（MN2）及所述第四MOS管16（MN1）传输的驱动控制信号的信号电压由低电压变为高电压时，所述第五MOS管17（MP4）由导通状态变为断开状态，所述第三MOS管15（MN2）与所述第四MOS管16（MN1）由断开状态变为导通状态，所述第一偏置电路11与所述第二偏置电路12将经Out节点向P沟道被驱动场效应晶体管20的栅极提供电压，使Out节点的电压（即P沟道被驱动场效应晶体管20的栅端电压）快速上升到超过P沟道被驱动场效应晶体管20的阈值电压的状态，P沟道被驱动场效应晶体管20得以快速通过漏极输出对应的输出信号（即Vout所在信号）。

而随着Out节点的电压上升到miller平台，所述第二MOS管14（MP3）将从导通状态变为断开状态，仅由第一偏置电路11经Out节点向P沟道被驱动场效应晶体管20的栅极提供电压，使P沟道被驱动场效应晶体管20的栅端电压缓慢上升，以调低P沟道被驱动场效应晶体管20的输出信号的电压下降速率，实现对P沟道被驱动场效应晶体管20的输出信号的斜率控制功能。

在本申请实施例中，在所述被驱动场效应晶体管20被配置为P沟道MOS管的情况下，所述第一偏置电路11中的第一偏置MOS管112可被配置为N沟道增强型MOS管。此时，需将所述第一偏置MOS管112的源极（即S端口）接地，将所述第一电流源111的负极外接工作电源（VDD），将所述第一电流源111的正极与所述第一偏置MOS管112的漏极（即D端口）电性连接，从而确保所述第一电流源111能够对所述第一偏置MOS管112进行限流处理，使所述第一偏置MOS管112针对所述第一MOS管13提供偏置电压。

在本申请实施例中，在所述被驱动场效应晶体管20被配置为P沟道MOS管的情况下，所述第二偏置电路12中的多个第二偏置MOS管122将被配置为P沟道增强型MOS管。此时，需将所述第二电流源121的正极接地，直接连接所述第二MOS管14的第二偏置MOS管122的漏极（即D端口）与第二电流源121的负极电性连接，多个第二偏置MOS管122中的目标MOS管的源极（即S端口）外接工作电源（VDD），从而确保所述第二电流源121能够对所述第二偏置MOS管122进行限流处理，使所述第二偏置MOS管122针对所述第二MOS管14提供偏置电压。

在本申请中，本申请实施例还可以提供一种电子设备，所述电子设备包括至少一个上述任意一种场效应晶体管驱动电路10以及至少一个被驱动场效应晶体管20，每个场效应晶体管驱动电路10对应调节一个被驱动场效应晶体管20的漏极信号输出状况。其中，若所述电子设备处存在多个被驱动场效应晶体管20，则对应的多个场效应晶体管驱动电路10可以集成在一起，多个场效应晶体管驱动电路10各自的驱动控制信号可以连接一起，也可以相互独立，而多个被驱动场效应晶体管20各自的沟道类型可以保持一致，也可以互补相同。

以图6所示的针对N沟道被驱动场效应晶体管20的场效应晶体管驱动电路10和针对P沟道被驱动场效应晶体管20的场效应晶体管驱动电路10的组合示意图为例，对两个沟道类型不同的被驱动场效应晶体管20各自的场效应晶体管驱动电路10的电路集成状况进行举例说明：可将两个被驱动场效应晶体管20各自的漏极连接在一起并通过一个端口输出信号，此时通过将这两个场效应晶体管驱动电路10各自的INPUT端口连接在一起，并通过交叠状态的相同驱动控制信号输入INPUT端口，使两个场效应晶体管驱动电路10切换式地对匹配的被驱动场效应晶体管20进行驱动处理，避免存在大电流的中间态，减少了对被驱动场效应晶体管20的输出驱动功耗。

其中，当驱动控制信号由高电压变为低电压时，MP4将导通，P沟道被驱动场效应晶体管20断开，而MN4将断开，N沟道被驱动场效应晶体管20将在对应场效应晶体管驱动电路10作用下缓慢导通；当驱动控制信号由低电压变为高电压时，MN4将导通，N沟道被驱动场效应晶体管20断开，而MP4将导通，P沟道被驱动场效应晶体管20将在对应场效应晶体管驱动电路10作用下缓慢导通。

可以理解的是，以图7所示的针对N沟道被驱动场效应晶体管20的场效应晶体管驱动电路10和针对P沟道被驱动场效应晶体管20的场效应晶体管驱动电路10的组合示意图为例，当将多个沟道类型不同的被驱动场效应晶体管20各自的场效应晶体管驱动电路10集成在一起时，可针对每个场效应晶体管驱动电路10，将其他场效应晶体管驱动电路10中的第二偏置电路12中的部分电路结构作为自身的第一偏置电路11，从而有效精简多个场效应晶体管驱动电路10的原始集成电路结构，取消原始集成电路结构中的多余偏置电流，减少了对被驱动场效应晶体管20的输出驱动功耗。

综上所述，本申请实施例提供一种场效应晶体管驱动电路及电子设备，本申请通过第一偏置电路向第一MOS管提供偏置电压，并通过第二偏置电路向第二MOS管提供偏置电压，同时使第一MOS管的漏极与第三MOS管的源极电性连接，使第四MOS管的漏极与第二MOS管的漏极电性连接，由第三MOS管的栅极、第四MOS管的栅极及第五MOS管的栅极外接驱动控制信号，并由第三MOS管的漏极、第二MOS管的源极及第五MOS管的漏极与被驱动场效应晶体管的栅极电性连接，此时随着驱动控制信号的电压变化，第五MOS管会断开而第三MOS管和第四MOS管都会导通，被驱动场效应晶体管的栅端电压将在两个偏置电路共同作用下快速上升达到阈值电压，直到第二MOS管随着被驱动场效应晶体管的栅端电压上升到miller平台而断开时，由第一偏置电路单独促使被驱动场效应晶体管的栅端电压缓慢上升，使被驱动场效应晶体管的漏极能够快速输出对应的输出信号，并通过栅端电压上升速率的变化对应调整输出信号的电压下降速率，从而得以直接基于驱动电路实现对被驱动场效应晶体管的输出信号的斜率控制功能，并有效改善被驱动场效应晶体管的信号响应延迟问题，其中第一MOS管、第三MOS管及第四MOS管各自的沟道类型保持一致，第二MOS管与第五MOS管各自的沟道类型保持一致，第一MOS管与第二MOS管保持不同的沟道类型。

以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应当以权利要求的保护范围为准。