包括通过腔耦合至衬底的集成器件的封装件

相关申请的交叉引用/优先权要求

本专利申请要求于2020年9月10日在美国专利商标局提交的第17/017,418号未决非临时申请的优先权和权益，该申请的内容被并入本文中，如同在下文中针对所有适用目的全面阐述。

技术领域

各种特征涉及封装件和衬底，但更具体地说，涉及包括耦合至衬底的集成器件的封装件。

背景技术

图1图示了包括衬底102、集成器件103、集成器件104和集成器件106的封装件100。衬底102包括至少一个电介质层120、多个互连件122和多个焊料互连件124。多个焊料互连件144被耦合至衬底102的第一表面和集成器件104。多个焊料互连件164被耦合至衬底102的第一表面和集成器件106。多个焊料互连件134被耦合至衬底102的第二表面和集成器件103。封装件100通过多个焊料互连件124被耦合至板105，使得集成器件103位于板105的腔150中。一直需要提供具有小形状因子的坚固、可靠的封装件。

发明内容

各种特征涉及封装件和衬底，但更具体地说，涉及包括耦合至衬底的集成器件的封装件。

一个示例提供了一种包括衬底和集成器件的封装件。该衬底包括芯部、第一衬底部和第二衬底部。芯部包括第一表面、第二表面、芯层以及位于芯层中的多个芯互连件。第一衬底部被耦合至芯部的第一表面。第一衬底部包括耦合至芯层的至少一个第一电介质层，以及位于至少一个第一电介质层中的第一多个互连件。第一多个互连件被耦合至多个芯互连件。第二衬底部被耦合至芯部的第二表面。第二衬底部包括耦合至芯层的至少一个第二电介质层，以及位于至少一个第二电介质层中的第二多个互连件。第二多个互连件被耦合至多个芯互连件。芯部和第二衬底部包括腔。集成器件通过第二衬底部和芯部的腔被耦合至第一衬底部。

另一个示例提供了一种包括衬底和集成器件的封装件。衬底包括第一衬底部和第二衬底部。第一衬底部包括至少一个第一电介质层以及位于该至少一个第一电介质层中的第一多个互连件。第二衬底部被耦合至第一衬底部。第二衬底部包括至少一个第二电介质层以及位于该至少一个第二电介质层中的第二多个互连件。第二多个互连件被耦合至第一多个互连件。第二衬底部包括延伸穿过至少一个第二电介质层的腔。第一衬底部的长度小于第二衬底部的长度。第二衬底部的长度包括第二衬底部中的腔的长度。集成器件通过第二衬底部的腔被耦合至第一衬底部。

另一示例提供了一种用于制造封装件的方法。该方法提供衬底。该衬底包括芯部、第一衬底部和第二衬底部。芯部包括第一表面和第二表面、芯层以及位于芯层中的多个芯互连件。第一衬底部被耦合至芯部的第一表面。第一衬底部包括耦合至芯层的至少一个第一电介质层，以及位于至少一个第一电介质层中的第一多个互连件。第一多个互连件被耦合至多个芯互连件。第二衬底部被耦合至芯部的第二表面。第二衬底部包括耦合至芯层的至少一个第二电介质层，以及位于至少一个第二电介质层中的第二多个互连件。第二多个互连件被耦合至多个芯互连件。该方法将第一器件耦合至第一衬底部的第一表面。该方法将第二器件耦合至第二衬底部的第一表面。该方法在第二衬底部和芯部中形成腔。该方法通过第二衬底部和芯部的腔将集成器件耦合至第一衬底部。

另一示例提供了一种用于制造封装件的方法。该方法提供衬底。衬底包括第一衬底部和耦合至第一衬底部的第二衬底部。第一衬底部包括至少一个第一电介质层以及位于该至少一个第一电介质层中的第一多个互连件。第二衬底部包括至少一个第二电介质层以及位于该至少一个第二电介质层中的第二多个互连件。第二多个互连件被耦合至第一多个互连件。第一衬底部的长度小于第二衬底部的长度。该方法将第一器件耦合至第一衬底部的第一表面。该方法将第二器件耦合至第二衬底部的第一表面。该方法在第二衬底部中形成腔。腔延伸穿过至少一个第二电介质层。第二衬底部的长度包括第二衬底部中的腔的长度。该方法通过第二衬底部的腔将集成器件耦合至第一衬底部。

附图说明

各种特征、性质和优点可从下文结合附图所述的详细说明中变得显而易见，在所有附图中，相同的附图标记在全文中相应地标识。

图1图示了耦合至板的封装件的剖面视图。

图2图示了包括阶梯形状衬底的封装件的剖面视图。

图3图示了包括阶梯形状衬底的封装件的剖面视图。

图4A-4G图示了用于制造衬底的示例性序列。

图5A-5D图示了用于制造包括集成器件和阶梯形状衬底的封装件的示例性序列。

图6图示了用于制造包括阶梯形状衬底的封装件的方法的示例性流程图。

图7图示了可集成本文所描述的裸片、电子电路、集成器件、集成无源器件(IPD)、无源组件、封装件和/或器件封装件的各种电子设备。

具体实施方式

在以下描述中，给出了具体细节，以提供对本公开的各个方面的全面理解。然而，本领域普通技术人员将理解，这些方面可在没有这些具体细节的情况下实践。例如，可在框图中示出电路，以便避免在不必要的细节中模糊这些方面。在其他情况下，为了不模糊本公开的各方面，可能没有详细示出公知的电路、结构和技术。

本公开描述了一种包括衬底和集成器件的封装件。该衬底包括芯部、第一衬底部和第二衬底部。芯部包括第一表面、第二表面、芯层以及位于芯层中的多个芯互连件。第一衬底部被耦合至芯部的第一表面。第一衬底部包括耦合至芯层的至少一个第一电介质层以及位于至少一个第一电介质层中的第一多个互连件。第一多个互连件被耦合至多个芯互连件。第二衬底部被耦合至芯部的第二表面。第二衬底部包括耦合至芯层的至少一个第二电介质层，以及位于至少一个第二电介质层中的第二多个互连件。第二多个互连件耦合至多个芯互连件。芯部和第二衬底部包括腔。腔是芯部和第二衬底部中的开口。集成器件通过第二衬底部和芯部的腔被耦合至第一衬底部。封装件可以耦合至板(例如，印刷板)。封装件的设计和配置使得板不需要具有腔。这导致整个组件在机械上和结构上坚固，同时仍然维持相对较低的厚度，这使得具有小形状因子的封装件能够在小型设备(例如，电子设备)中实施。

包括阶梯形状衬底的示例性封装件

图2图示了包括阶梯形状衬底的封装件200的剖面视图。封装件200通过多个焊料互连件212而被耦合至板210。板210可以包括印刷板(PCB)。

封装件200包括衬底201、集成器件203、集成器件205、集成器件207、包封层208和多个无源器件209(例如，209a、209b、209c)。衬底201可以包括阶梯形状衬底。衬底201可以具有可变厚度(例如，非均匀厚度)。

衬底201包括芯部202、第一衬底部204和第二衬底部206。芯部202包括第一表面(例如，顶表面)和第二表面(例如，底表面)。芯部202的第二表面可以与芯部202的第一表面相对。第一衬底部204被耦合至芯部202的第一表面。第二衬底部206被耦合至芯部202的第二表面。芯部202包括芯层220和多个芯互连件221。芯层220包括第一表面和第二表面。芯层220的第二表面可以与芯层220的第一表面相对。多个芯互连件221位于芯层220中。多个芯互连件221可以延伸穿过芯层220。多个芯互连件221可以包括芯过孔互连件。

第一衬底部204包括至少一个第一电介质层224和第一多个互连件225。至少一个第一电介质层224被耦合至芯层220的第一表面。第一多个互连件225位于至少一个第一电介质层224中和/或之上。第一多个互连件225被配置为耦合至多个芯互连件221。第二衬底部206被耦合至芯部202的第二表面。第二衬底部206包括至少一个第二电介质层226和第二多个互连件227。至少一个第二电介质层226被耦合至芯层220。第二多个互连件227位于至少一个第二电介质层226中和/或之上。第二多个互连件227被配置为耦合至多个芯互连件221。芯部202和第二衬底部206包括腔260。腔260可为芯部202和第二衬底部206中的腔(例如，开口)。腔260可以延伸穿过至少一个第二电介质层226和芯层220。

集成器件203(至少部分地)位于芯部202和第二衬底部206的腔260中。集成器件203通过第二衬底部206和芯部202的腔260而被耦合至第一衬底部204。集成器件203可通过多个焊料互连件230耦合至第一衬底部204的第二表面(例如，底表面)。集成器件203可耦合至第一衬底部204的第二表面(例如，底表面)。集成器件203可以包括前侧和后侧。集成器件203的前侧可以面向第一衬底部204。

集成器件205通过多个焊料互连件250而被耦合至第二衬底部206的第一表面。集成器件205可以位于芯部202和/或第一衬底部204的旁侧。集成器件207通过多个焊料互连件270而被耦合至第一衬底部204的第一表面。无源器件209a通过至少一个焊料互连件290a被耦合至第一衬底部204的第一表面。无源器件209b通过至少一个焊料互连件290b被耦合至第一衬底部204的第一表面。无源器件209c通过至少一个焊料互连件290c被耦合至第二衬底部206的第一表面。无源器件209c可以位于芯部202和/或第一衬底部204的旁侧。

包封层208可以耦合至第一衬底部204的第一表面和第二衬底部206的第一表面。包封层208可以包封集成器件205、集成器件207和无源器件209a-209c。包封层208可以包括模制物、树脂和/或环氧树脂。包封层208可以是用于包封的部件。压缩和转移模塑工艺、片材模塑工艺或液体模塑工艺可用于形成包封层。

芯层220可包括玻璃、石英和/或增强纤维。第一衬底部204、第二衬底部206和芯部202可以共同包括侧面轮廓U形。侧面轮廓U形可包括直立的U形或倒置的U形。第一衬底部204、第二衬底部206和芯部202可以共同包括阶梯形状。如图2所示，第一衬底部204的一部分不与第二衬底部206的另一部分竖直重叠。集成器件203被耦合至第一衬底部204的不与芯部202和第二衬底部206竖直重叠的区域。至少一个第一电介质层224和/或至少一个第二电介质层226可包括预浸料。第一衬底部204和/或第二衬底部206可以是衬底201的堆积层。

第一多个互连件225被耦合至多个芯互连件221，使得第一多个互连件225和多个芯互连件221之间的耦合没有焊料互连件。例如，在第一多个互连件225和多个芯互连件221之间可以不存在任何焊料互连件。

第二多个互连件227被耦合至多个芯互连件221，使得第二多个互连件227和多个芯互连件221之间的耦合没有焊料互连件。例如，在第二多个互连件227和多个芯互连件221之间可以不存在任何焊料互连件。第一衬底部204可以包括第一表面(例如，顶表面)和第二表面(例如，底表面)。第一衬底部204的第二表面可以与第一衬底部204的第一表面相对。第二衬底部206可以包括第一表面(例如，顶表面)和第二表面(例如，底表面)。第二衬底部206的第二表面可以与第二衬底部206的第一表面相对。

图2图示了包括作为芯衬底的衬底201的封装件。不同的实施方式可以使用不同的衬底(例如，层压衬底、有机衬底)。例如，封装件可以包括具有可变厚度、阶梯形状和/或U形的无芯衬底(例如，嵌入式迹线衬底(ETS))。

图3图示了包括阶梯形状衬底的封装件300的剖面视图。封装件300通过多个焊料互连件212被耦合至板210。封装件300可以类似于图2的封装件200，因此可以包括与封装件200类似或相同的组件。封装件300包括衬底301、集成器件203、集成器件205、集成器件207、包封层208和多个无源器件209(例如，209a、209b、209c)。衬底301可以包括阶梯形状衬底。衬底301可以是无芯衬底，诸如嵌入式迹线衬底(ETS)。

衬底301包括第一衬底部304和第二衬底部306。第一衬底部304被耦合至第二衬底部306。第一衬底部304包括至少一个第一电介质层224和第一多个互连件225。第一多个互连件225位于至少一个第一电介质层224中和/或之上。第二衬底部306包括至少一个第二电介质层226和第二多个互连件227。第一多个互连件225被配置为耦合至第二多个互连件227。第二多个互连件227位于至少一个第二电介质层226中和/或之上。第二衬底部306包括腔260。腔260可以是第二衬底部306中的腔(例如，开口)。腔260可以延伸穿过至少一个第二电介质层226。

集成器件203(至少部分地)位于第二衬底部306的腔260中。集成器件203通过第二衬底部306的腔260被耦合至第一衬底部304。集成器件203可以通过多个焊料互连件230耦合至第一衬底部304。集成器件203可以耦合至第一衬底部304的第二表面(例如，底表面)。集成器件203可以包括前侧和后侧。集成器件203的前侧可以面向第一衬底部304。

集成器件205通过多个焊料互连件250被耦合至第二衬底部306的第一表面。集成器件205可以位于第一衬底部304的旁侧。集成器件207通过多个焊料互连件270被耦合至第一衬底部304的第一表面。无源器件209a通过至少一个焊料互连件290a被耦合至第一衬底部304的第一表面。无源器件209b通过至少一个焊料互连件290b被耦合至第一衬底部304的第一表面。无源器件209c通过至少一个焊料互连件290c被耦合至第二衬底部306的第一表面。无源器件209c可以位于第一衬底部304的旁侧。包封层208可以耦合至第一衬底部304的第一表面和第二衬底部306的第一表面。包封层208可以包封集成器件205、集成器件207和无源器件209a-209c。包封层208可以包括模制物、树脂和/或环氧树脂。包封层208可以是用于包封的部件。压缩模塑工艺和转移模塑工艺、片材模塑工艺或液体模塑工艺可以用于形成包封层。

第一衬底部304和第二衬底部306可以共同包括U形侧面轮廓。侧面轮廓U形可以包括直立的U形或倒置的U形。第一衬底部304和第二衬底部306可以共同包括阶梯形状。如图3所示，第一衬底部304的一部分不与第二衬底部306的另一部分竖直重叠。集成器件203被耦合至第一衬底部304的不与第二衬底部306竖直重叠的区域。

集成器件(例如，203、205、207)可以包括裸片(例如，半导体裸裸片)。集成器件可包括射频(RF)器件、无源器件、滤波器、电容器、电感器、天线、发射器、接收器、基于GaAs的集成器件、表面声波(SAW)滤波器、体声波(BAW)滤波器、发光二极管(LED)集成器件、基于硅(Si)的集成器件、基于碳化硅(SiC)的集成器件、处理器、存储器和/或它们的组合。集成器件(例如，203、205、207)可以包括至少一个电子电路(例如，第一电子电路、第二电子电路等等)。无源器件可以包括表面安装器件(SMD)。无源器件可以包括电容器或电阻器。

封装件(例如，200、300)可以作为应用处理器封装件和/或电源管理封装件的一部分实施。

在一些实施方式中，一个或多个阻焊层可以位于第一衬底部(例如，204、304)和/或第二衬底部(例如，206、306)的表面之上。例如，阻焊层可以位于第一衬底部204的第一表面(例如，顶表面)之上，而另一阻焊层可以位于第二衬底部206的第二表面(例如，底表面)之上。第一衬底部可以是顶部衬底部，而第二衬底部可以是底部衬底部。第一衬底部和/或第二衬底部可以包括堆积层。

封装件200和300包括第二衬底部(例如，206、306)，其长度和/或宽度(包括腔260的大小)长于第一衬底部(例如，204、306)的长度和/或宽度。芯部202可以具有与第一衬底部(例如，204、304)的长度和/或宽度相同或相似的长度和/或宽度(包括腔260的大小)。芯部202可具有不同于(例如，小于)第二衬底部(例如，206、306)的长度和/或宽度(包括腔260的大小)的长度和/或宽度(包括腔260的大小)。集成器件205和无源器件209c可以沿第二衬底部(例如206、306)和/或封装件(例如200、300)的外围定位。集成器件203的前侧可以面向与其他集成器件(例如205、207)的前侧不同的方向(例如相反的方向)。例如，集成器件203的前侧可以面向第一衬底部，并且集成器件205的前侧可具有第二衬底部。无源器件209c和集成器件205可以至少部分地位于集成器件203的旁侧。至少如图2-3所示，第一衬底部(例如204、304)和板210之间的距离大于集成器件203的高度。腔260的深度可以小于、等于或大于集成器件203的厚度。

封装件200和300的配置和设计提供了具有相对较低的厚度的封装件，该封装件是坚固且可靠的。封装件200和300可以耦合至板210，而不需要板210包括腔。由于在板210中不需要腔，因此封装件和板210的整个组件在机械上和结构上比在板210中存在大腔的情况下具有更强的机械和结构强度。此外，由于板210中没有腔，因此板210的更多部分可用于布线，并且板210中浪费的空间更少。具体而言，在不需要焊料互连件的情况下耦合在一起的第一衬底部(例如，204、304)、芯部202和/或第二衬底部(例如，206、306)有助于提供具有较小形状因子(例如，较薄衬底厚度)的坚固且可靠的衬底。例如，在不需要焊料互连件来将第一衬底部、芯部和/或第二衬底部彼此耦合的情况下，衬底具有整体更薄的厚度。此外，避免使用焊料互连件来耦合(i)第一衬底部和芯部，(ii)第二衬底部和芯部，和/或(iii)第一衬底部和第二衬底部，改进并增加了衬底的可靠性，因为提供焊料互连件的过程会导致衬底中的裂纹。因此，通过最小化和/或减少焊料互连件的使用，衬底在制造期间受到较小的应力，这可以转化为具有较少裂纹的衬底。

已经描述了具有改进配置的各种封装件和衬底，现将描述用于制造衬底和封装件的序列。

用于制造衬底的示例性序列

图4A-4G图示了用于提供或制造衬底的示例性序列。在一些实施方式中，图4A-4G的序列可以用于提供或制造衬底，该衬底然后可以用作图2的衬底201，或者本公开中描述的任何衬底。

应当注意，图4A-4G的序列可以结合一个或多个阶段，以便简化和/或阐明用于提供或制造衬底的序列。在一些实施方式中，可以改变或修改过程的顺序。在一些实施方式中，在不脱离本公开的精神的情况下，可以替代或替换一个或多个过程。不同的实施方式可以不同地制造衬底。

如图4A中所示，阶段1图示了提供芯层220后的状态。芯层220可以包括玻璃或具有树脂的玻璃纤维。然而，芯层220可以包括不同的材料，诸如玻璃和/或石英。芯层220可以具有不同的厚度。芯层220可以包括覆铜层压板(CCL)。芯层220可以包括第一金属层和第二金属层。

阶段2图示了在芯层220中形成多个腔410后的状态。多个腔410可以通过激光工艺和/或钻孔工艺形成。多个腔410可以延伸和/或行进穿过芯层220。

阶段3图示了在多个腔410中形成多个芯互连件后的状态。例如，多个芯互连件221可形成在多个腔410中。电镀工艺可用于形成多个芯互连件221。然而，不同的实施方式可以使用不同的工艺(例如，粘贴工艺)来形成多个芯互连件221。多个芯互连件221可以包括位于芯层220中的芯过孔互连件。

阶段4图示了在芯层220的第一表面(例如，顶表面)之上形成多个互连件432后的状态。多个互连件432可以耦合至多个芯互连件221。阶段4还图示了在芯层220的第二表面(例如，底表面)之上形成多个互连件434后的状态。多个互连件434可以耦合至多个芯互连件221。图案化工艺、剥离工艺和/或电镀工艺可用于形成多个互连件432和多个互连件434。

如图4B中所示，阶段5图示了在芯层220的第一表面之上形成电介质层421和在芯层220的第二表面之上形成电介质层422后的状态。沉积工艺和/或层压工艺可以用于形成电介质层421和422。电介质层421和422可包括预浸料(例如，预浸料层)。

阶段6图示了在电介质层421中形成多个腔441和在电介质层422中形成多个腔443后的状态。激光工艺(例如，激光钻孔、激光消融)可用于形成多个腔441和多个腔443。

阶段7图示了在电介质层421和多个腔441之上形成多个互连件442并将其耦合至电介质层421和多个腔441后的状态。多个互连件442可以耦合至多个互连件432。阶段7还图示了在电介质层422和多个腔443之上形成多个互连件444并将其耦合至电介质层422和多个腔443后的状态。多个互连件444可以耦合至多个互连件434。图案化工艺、剥离工艺和/或电镀工艺可以用于形成多个互连件442和多个互连件444。

如图4C中所示，阶段8图示了在电介质层421的第一表面之上形成电介质层423并将其耦合至电介质层421的第一表面，以及在电介质层422的第二表面之上形成电介质层424并将其耦合至电介质层422的第二表面后的状态。沉积工艺和/或层压工艺可以用于形成电介质层423和424。电介质层423和424可以包括预浸料(例如，预浸料层)。

阶段9图示了在电介质层423中形成多个腔451和在电介质层424中形成多个腔453后的状态。激光工艺(例如，激光钻孔、激光消融)可以用于形成多个腔451和多个腔453。

如图4D中所示，阶段10图示了在电介质层423和多个腔451之上形成多个互连件452并将其耦合至电介质层423和多个腔451后的状态。多个互连件452可以耦合至多个互连件442。阶段10还图示了在电介质层424和多个腔453之上形成多个互连件454并将其耦合至电介质层424和多个腔453后的状态。多个互连件454可耦合至多个互连件444。图案化工艺、剥离工艺和/或电镀工艺可用于形成多个互连件452和多个互连件454。

阶段11图示了在电介质层423的第一表面之上形成电介质层425并将其耦合至电介质层423的第一表面，以及在电介质层424的第二表面之上形成电介质层426并将其耦合至电介质层424的第二表面后的状态。沉积工艺和/或层压工艺可以用于形成电介质层425和426。电介质层425和426可以包括预浸料(例如，预浸料层)。

如图4E中所示，第12阶段图示了在电介质层425中形成多个腔461以及在电介质层426中形成多个腔463后的状态。激光工艺(例如，激光钻孔、激光消融)可以用于形成多个腔461和多个腔463。

阶段13图示了在电介质层425和多个腔461之上形成多个互连件462并将其耦合至电介质层425和多个腔461后的状态。多个互连件462可以耦合至多个互连件452。阶段13还图示了在电介质层426和多个腔463之上形成多个互连件464并将其耦合至电介质层426和多个腔463后的状态。多个互连件464可以耦合至多个互连件454。图案化工艺、剥离工艺和/或电镀工艺可以用于形成多个互连件462和多个互连件464。

如图4F所示，阶段14图示了在电介质层425的第一表面之上形成电介质层427并将其耦合至电介质层425的第一表面，以及在电介质层426的第二表面之上形成电介质层428并将其耦合至电介质层426的第二表面后的状态。沉积工艺和/或层压工艺可以用于形成电介质层427和428。电介质层427和428可以包括预浸料(例如，预浸料层)。

阶段15图示了在电介质层427中形成多个腔471和在电介质层428中形成多个腔473后的状态。激光工艺(例如，激光钻孔、激光消融)可以用于形成多个腔471和多个腔473。

阶段16图示了在电介质层427和多个腔471之上形成多个互连件472并将其耦合至电介质层427和多个腔471后的状态。多个互连件472可以耦合至多个互连件462。阶段16还图示了在电介质层428和多个腔473之上形成多个互连件474并将其耦合至电介质层428和多个腔473后的状态。多个互连件474可以耦合至多个互连件464。图案化工艺、剥离工艺和/或电镀工艺可用于形成多个互连件472和多个互连件474。

阶段16可以图示包括芯层220、多个芯互连件221、至少一个第一电介质层224、多个互连件225、至少一个第二电介质层226和多个互连件227的衬底401。至少一个第一电介质层224可以表示电介质层421、423、425和/或427。多个互连件225可以表示互连件432、442、452、462和/或472。至少一个第二电介质层226可以表示电介质层422、424、426和/或428。多个互连件227可以表示互连件434、444、454、464和/或474。不同的实施方式可以具有不同数目的电介质层和/或金属层。在图4A-4G的示例中，衬底401包括10个金属层。如下文图5A-5D所示，衬底401可以用于在封装件中形成阶梯形状衬底。

如上所述，图4A-4G所示的序列可用于制造任何衬底。在一些实施方式中，类似于图4A-4G的序列和/或工艺可用于制造无芯衬底。在一些实施方式中，可以使用与图4A-4G所示的工艺不同的工艺来制造无芯衬底。例如，可以使用嵌入式迹线衬底(ETS)工艺来制造无芯衬底。

用于制造包含阶梯形状衬底的封装件的示例性序列

图5A-5D图示了用于提供或制造包括阶梯形状衬底的封装件的示例性序列。在一些实施方式中，图5A-5G的序列可用于提供或制造封装件200，或者本公开中描述的任何封装件。

应当注意，图5A-5D的序列可以结合一个或多个阶段，以便简化和/或阐明用于提供或制造封装件的顺序。在一些实施方式中，可改变或修改过程的顺序。在一些实施方式中，在不脱离本公开的精神的情况下，可以替代或替换一个或多个过程。不同的实施方式可不同地制造衬底。

如图5A中所示，阶段1图示了提供衬底401后的状态。衬底401可以由供应商制造或提供。衬底401可包括芯衬底。例如，衬底401可包括芯层220、多个芯互连件221、至少一个第一电介质层224、多个互连件225、至少一个第二电介质层226和多个互连件227。衬底401包括芯部202、第一衬底部204和第二衬底部206。可使用图4A-4G中描述的工艺来制造衬底401。在一些实施方式中，可提供无芯衬底。无芯衬底可以类似于芯衬底。然而，无芯衬底可没有芯层。可以由供应商提供的无芯衬底的示例可以类似于没有芯层220的衬底401。在一个示例中，无芯衬底可以类似于第一衬底部204和/或第二衬底部206。

阶段2图示了移除芯部202的部分和第一衬底部204的部分后的状态。部分510可以表示芯部202的部分和第一衬底部204的被移除的部分。不同的实施方式可不同地移除这些部分。喷砂工艺和/或蚀刻工艺可用于移除芯部202的部分和第一衬底部204的部分。例如，喷砂工艺可用于移除第一衬底部204的部分，蚀刻工艺和/或激光工艺(例如，激光消融)可用于移除芯部202的部分。移除第一衬底部204的部分可以包括移除至少一个第一电介质层224中的一些。移除芯部202的部分可以包括移除芯层220中的一些。在一些实施方式中，可以在移除部分510的情况下提供衬底401。在一些实施方式中，衬底401可以设置有腔260，这在图5B的阶段5处描述。

阶段3图示了多个集成器件和多个无源器件耦合至第一衬底部204和第二衬底部206后的状态。具有回流焊接工艺的拾取和放置工艺可用于放置和耦合各种集成器件和无源器件。例如，集成器件205和无源器件209c耦合至第二衬底部206的第一表面，并且集成器件207和无源器件209a和209b耦合至第一衬底部204的第一表面。

如图5B中所示，阶段4图示了在第一衬底部204和第二衬底部206之上形成包封层208后的状态。包封层208包封集成器件205、集成器件207和多个无源器件290a-290c。压缩和转移模塑工艺、片材模塑工艺或液体模塑工艺可用于形成包封层208。

阶段5图示了移除芯部202的部分和第二衬底部206的部分后的状态。不同的实施方式可不同地移除这些部分。喷砂和/或蚀刻工艺可用于移除芯部202的部分和第二衬底部206的部分。例如，喷砂工艺可用于移除第二衬底部206的部分，并且蚀刻工艺和/或激光工艺(例如，激光消融)可用于移除芯部202的部分。移除第二衬底部206的部分可包括移除至少一个第二电介质层226中的一些。移除芯部202的部分可包括移除芯层220中的一些。移除第二衬底部206的部分和芯部202的部分可在第二衬底部206和芯部202中形成腔260(例如，开口)。在一些实施方式中，第二衬底部206和芯部202的部分可更早地被移除，诸如在图5A的阶段2之前、期间和/或之后。

如图5C中所示，阶段6图示了集成器件203通过第二衬底部206和芯部202的腔260被耦合至第一衬底部204后的状态。具有回流焊接工艺的拾取和放置工艺可用于通过多个焊料互连件230将集成器件203耦合至第一衬底部204的第二表面。集成器件203的前侧可以面向第一衬底部204。

阶段7图示了多个焊料互连件212被耦合至第二衬底部206后的状态。回流焊接工艺可用于将多个焊料互连件212耦合至第二衬底部206。阶段7可以图示包括具有阶梯形状的衬底201的封装件200。

如图5D中所示，阶段8图示了封装件200通过多个焊料互连件212被耦合至板210后的状态。如上所述，封装件200包括具有阶梯形状的芯衬底。然而，在一些实施方式中，封装件(例如，300)可用具有阶梯形状的无芯衬底来实施。

用于制造包括具有阶梯形状的衬底的封装件的方法的示例性流程图

在一些实施方式中，制造具有衬底的封装件包括若干个过程。图6图示了用于提供或制造包括具有阶梯形状的衬底的封装件的方法600的示例性流程图。在一些实施方式中，图6的方法600可用于提供或制造图2的封装件。例如，图6的方法可用于制造封装件200。然而，图6的方法可用于制造本公开中的任何封装件。

应当注意，图6的方法可以结合一个或多个过程，以便简化和/或阐明用于提供或制造封装件的方法。在一些实施方式中，可以改变或修改过程的顺序。

该方法提供(在605)包括第一衬底部(例如，202、302)和第二衬底部(例如，204、304)的衬底(例如，401)。衬底还可包括芯部(例如，201)。芯部可包括芯层(例如，220)和多个芯互连件221。芯层220可以包括玻璃、石英和增强纤维。然而，芯层220可以包括不同的材料。第一衬底部和第二衬底部可以包括(一个或多个)电介质层和互连件。图4A-4G图示并描述了制造衬底的示例。

该方法移除(在610)第一衬底部(例如，204、304)的部分，并且如果适用，则移除芯部202的部分。不同的实施方式可以不同地移除这些部分。喷砂和/或蚀刻工艺可用于移除芯部202的部分和第一衬底部(例如，204、304)的部分。例如，喷砂工艺可用于移除第一衬底部(例如，204、304)的部分，并且蚀刻工艺和/或激光工艺(例如，激光消融)可用于移除芯部202的部分。移除第一衬底部(例如，204、304)的部分可以包括移除至少一个第一电介质层224中的一些。移除芯部202的部分可包括移除芯层220中的一些。图5A的阶段2图示并描述了移除第一衬底部和芯部的部分的示例。

该方法将多个器件耦合(在615)至第一衬底部和第二衬底部。将多个器件耦合包括将集成器件(例如205、207)和/或无源器件(例如209)耦合至第一衬底部(例如204、304)和第二衬底部(例如206、306)。具有回流焊接工艺的拾取和放置工艺可用于放置和耦合各种集成器件和无源器件。例如，集成器件205和无源器件209c耦合至第二衬底部(例如206、306)的第一表面，并且集成器件207和无源器件209a和209b耦合至第一衬底部(例如204、304)的第一表面。图5A的阶段3图示并描述了将器件耦合至衬底部的示例。

该方法在衬底部之上形成(在620)包封层(例如，208)。例如，可以在第一衬底部(例如，204、304)和第二衬底部(例如，206、306)之上形成包封层208。包封层208可以包封集成器件205、集成器件207和多个无源器件290a-290c。压缩模塑工艺和转移模塑工艺、片材模塑工艺或液体模塑工艺可用于形成包封层208。图5B的阶段4图示并描述了在衬底部之上形成包封层的示例。

该方法移除(在625)第二衬底部的部分，并且如果适用的话，则移除芯部的部分。不同的实施方式可以不同地移除这些部分。喷砂和/或蚀刻工艺可用于移除芯部202的部分和第二衬底部(例如，206、306)的部分。例如，喷砂工艺可用于移除第二衬底部(例如，206、306)的部分，并且蚀刻工艺和/或激光工艺(例如，激光消融)可用于移除芯部202的部分。移除第二衬底部(例如，206、306)的部分可以包括移除至少一个第二电介质层226中的一些。移除芯部202的部分可以包括移除芯层220中的一些。移除第二衬底部(例如206、306)的部分和芯部202的部分可以在第二衬底部(例如206、306)和芯部202中形成腔260(例如开口)。移除芯部202、第一衬底部(例如204、304)和第二衬底部(例如206、306)的部分可以形成具有阶梯形状和/或侧面轮廓U形的衬底。图5B的阶段5图示并描述了移除第二衬底部和芯部的部分的示例。

该方法通过第二衬底部(以及如适用，芯部)中的腔(例如，开口)将器件耦合(在630)至第一衬底部。例如，集成器件203可以通过第二衬底部(例如206、306)和芯部202的腔260被耦合至第一衬底部(例如204、304)。具有回流焊接工艺的拾取和放置工艺可用于通过多个焊料互连件230将集成器件203耦合至第一衬底部(例如，204、304)。集成器件203的前侧可以面向第一衬底部(例如，204、304)。图5C的阶段6图示并描述了通过腔(例如，开口)被耦合至第一衬底部的集成器件的示例。

该方法将多个焊料互连件(例如，212)耦合(在635)至衬底。例如，多个焊料互连件212可以被耦合至第二衬底部206。回流焊接工艺可用于将多个焊料互连件212耦合至第二衬底部206。图5C的阶段7图示并描述了耦合至衬底的焊料互连件的示例。

如图5D所示，阶段8图示了通过多个焊料互连件212将封装件200耦合至板210后的状态。如上所述，封装件200包括具有阶梯形状的芯衬底。然而，在一些实施方式中，封装件(例如，300)可用具有阶梯形状和/或侧面轮廓U形的无芯衬底来实施。

示例性电子设备

图7图示了可以与任何前述器件、集成器件、集成电路(IC封装件、集成电路(IC)器件、半导体器件、集成电路、裸片、中介层、封装件、叠层封装件(PoP)、系统级封装件(SiP)或片上系统(SoC)集成的各种电子设备。例如，移动电话设备702、膝上型计算机设备704、固定位置终端设备706、可佩戴设备708或机动车辆710可以包括如本文中所描述的设备700。设备700可为例如本文所描述的任何器件和/或集成电路(IC)封装件。图7中所示的设备702、704、706和708以及车辆710仅仅是示例性的。其他电子设备也可以以设备700为特征，该设备700包括但不限于一组设备(例如，电子设备)，包括移动设备、手持个人通信系统(PCS)单元、诸如个人数字助理的便携式数据单元、全球定位系统(GPS)使能设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如仪表读取设备的固定位置数据单元、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如，自动车辆)中实施的电子设备，或者存储或检索数据或计算机指令的任何其他设备，或者它们的任何组合。

图2-3、图4A-4G、图5A-5D和/或图6-7所示的一个或多个组件、工艺、特征和/或功能可被重新排列和/或组合成单个组件、工艺、特征或功能，或体现在若干个组件、工艺或功能中。在不脱离本公开的情况下，还可添加附加的元件、组件、过程和/或功能。还应当注意，图2-3、图4A-4G、图5A-5D和/或图6-7及其在本公开中的对应描述不限于裸片和/或IC。在一些实施方式中，图2-3、图4A-4G、图5A-5D和/或图6-7及其对应的描述可用于制造、创建、提供和/或生产器件和/或集成器件。在一些实施方式中，器件可以包括裸片、集成器件、集成无源器件(IPD)、裸片封装件、集成电路(IC)器件、器件封装件、集成电路(IC)封装件、晶片、半导体器件、叠层封装件(PoP)器件、散热器件和/或中介层。

应注意，本公开中的附图可表示各种零件、组件、物体、器件、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在一些情况下，附图可能不是按比例绘制的。在一些情况下，为了清楚起见，可能没有示出所有的部件和/或组件。在一些情况下，附图中各种部件和/或组件的位置、地点、大小和/或形状可为示例性的。在一些实施方式中，图中的各种组件和/或部件可为任选的。

本文所使用的“示例性”一词意指“用作示例、实例或说明”。本文中描述为“示例性”的任何实施方式或方面不一定被解释为比本公开的其他方面更优选或更有利。同样，术语“方面”不要求本公开的所有方面均包括所论述的特征、优点或操作模式。本文所使用的术语“耦合”是指两个物体之间的直接或间接耦合(例如，机械耦合)。例如，如果物体A物理接触物体B，并且物体B接触物体C，则物体A和C仍然可被认为是彼此耦合的——即使它们没有直接物理接触彼此。术语“电耦合”可意指两个物体直接或间接耦合在一起，使得电流(例如，信号、功率、接地)可以在两个物体之间传播。电耦合的两个物体可具有也可不具有在这两个物体之间传播的电流。术语“第一”、“第二”、“第三”和“第四”(和/或任何高于第四的)的使用是任意的。所描述的组件中的任一个可以是第一组件、第二组件、第三组件或第四组件。例如，被称为第二组件的组件可为第一组件、第二组件、第三组件或第四组件。术语“包封”意指该物体可部分包封或完全包封另一物体。术语“顶部”和“底部”是任意的。位于顶部的组件可定位在位于底部上的组件之上。顶部组件可被认为是底部组件，反之亦然。如本公开中所述，位于第二组件“之上”的第一组件可意指第一组件位于第二组件的上面或下面，这取决于底部或顶部是如何任意定义的。在另一个示例中，第一组件可以位于第二组件的第一表面之上(例如，上面)，并且第三组件可以位于第二组件的第二表面之上(例如，上面)，其中第二表面与第一表面相对。还应注意，在本申请中，在一个组件位于另一个组件之上的上下文中使用的术语“之上”可用于意指在另一个组件上和/或在另一个组件中的组件(例如，在组件的表面上或嵌入在组件中)。因此，例如，在第二组件之上的第一组件可以意指(1)第一组件在第二组件之上，但是不直接接触第二组件，(2)第一组件在第二组件上(例如，在其表面上)，和/或(3)第一组件在第二组件中(例如，嵌入其中)。位于第二组件“中”的第一组件可部分地位于第二组件中或者完全位于第二组件中。本公开中使用的术语“约‘值X’”或“大约值X”意指在“值X”的10％以内。例如，约为1或大约为1的值意指0.9-1.1范围内的值。

在一些实施方式中，互连件是允许或促进两点、元件和/或组件之间的电连接的器件或封装件的元件或组件。在一些实施方式中，互连件可以包括迹线、过孔、焊盘、柱、再分布金属层和/或凸块下金属化(UBM)层。互连件可以包括一个或多个金属组件(例如，种子层+金属层)。在一些实施方式中，互连件是导电材料，其可被配置为提供信号(例如，数据信号、接地或电源)的电路径。互连件可为电路的一部分。互连件可包括一个以上的元件或组件。互连件可以由一个或多个互连件来定义。不同的实施方式可使用相似或不同的工艺来形成互连件。在一些实施方式中，用于形成互连件的化学气相沉积(CVD)工艺和/或物理气相沉积(PVD)工艺。例如，溅射工艺、喷涂工艺和/或电镀工艺可用于形成互连件。

还应当注意，本文所含有的各种公开内容可以被描述为流程图、流程图表、结构图或框图所示的过程。尽管流程图可以将操作描述为顺序过程，但是许多操作可以并行或同时执行。此外，可重新安排操作的顺序。当一个过程的操作完成时，该过程终止。

在不脱离本公开的情况下，可以在不同系统中实施本公开的各种特征。应当注意，本公开的前述方面仅仅是示例，并且不应被解释为限制本公开。对本公开的方面的描述旨在说明性的，而不是限制权利要求的范围。这样，本教导可容易地应用于其他类型的设备，并且许多替换、修改和变型对于本领域技术人员来说是显而易见的。