振荡器、电源电路及电子设备

技术领域

本公开涉及电子技术领域，特别涉及一种振荡器、电源电路及电子设备。

背景技术

振荡器(oscillator，OSC)是一种能够将直流电能转换为具有一定频率的交流电能的能量转换器，常应用于显示驱动电路中产生时钟信号。

其中，OSC通常包括振荡电路和反馈电路。受耦接方式影响，OSC产生的振荡信号的频率(如，输出时钟频率)存在较大波动，OSC的输出稳定性较差。

发明内容

提供了一种振荡器、电源电路及电子设备，可以解决相关技术中振荡器的输出稳定性较差的问题。所述技术方案如下：

一方面，提供了一种振荡器，所述振荡器包括：

参考电流提供电路，其用于提供参考电流；

振荡电路，其用于在来自第一输入端的输入信号和来自第二输入端的输入信号的控制下，基于来自供电电源端的供电电源信号、来自下拉电源端的下拉电源信号和所述参考电流，向所述第一输出端和所述第二输出端传输振荡信号；

反馈电路，其用于基于来自参考电源端的参考电源信号、来自所述第一输出端的振荡信号和来自所述第二输出端的振荡信号，向所述第一输入端和所述第二输入端传输输入信号。

可选的，所述振荡电路包括：

第一振荡子电路，其用于在来自所述第一输入端的输入信号的控制下，基于所述供电电源信号、所述下拉电源信号和所述参考电流，向所述第一输出端传输振荡信号；

第二振荡子电路，其用于在来自所述第二输入端的输入信号的控制下，基于所述供电电源信号、所述下拉电源信号和所述参考电流，向所述第二输出端传输振荡信号。

可选的，所述第一振荡子电路用于：在来自所述第一输入端的输入信号的电位为第一电位时，控制所述下拉电源端与所述第一输出端导通，在来自所述第一输入端的输入信号的电位为第二电位时，控制所述供电电源端与所述第一输出端导通，以向所述第一输出端传输振荡信号；

所述第二振荡子电路用于：在来自所述第二输入端的输入信号的电位为第一电位时，控制所述下拉电源端与所述第二输出端导通，在来自所述第二输入端的输入信号的电位为第二电位时，控制所述供电电源端与所述第二输出端导通，以向所述第二输出端传输振荡信号；

其中，所述第一电位和所述第二电位中，一个电位为高电位，另一个电位为低电位；并且在同一时段，来自所述第一输入端的输入信号的电位与来自所述第二输入端的输入信号的电位相反。

可选的，所述参考电流提供电路与所述振荡电路耦接至同一中间节点；

并且，所述参考电流提供电路包括的晶体管与所述振荡电路中耦接所述中间节点的晶体管的类型相同。

可选的，所述反馈电路，其还用于接收偏置电流，并基于所述偏置电流、所述参考电源信号、来自所述第一输出端的振荡信号和来自所述第二输出端的振荡信号，向所述第一输入端和所述第二输入端传输输入信号；所述振荡器还包括：

偏置电流提供电路，其用于基于所述供电电源信号和所述下拉电源信号，向所述反馈电路传输偏置电流，且所述偏置电流与所述振荡器的温度正相关。

可选的，所述偏置电流提供电路包括：

温度系数可调的调节子电路，其用于基于所述振荡器的温度，控制调节节点的电位；

偏置子电路，其用于基于所述供电电源信号、所述下拉电源信号和所述调节节点的电位，向所述反馈电路传输偏置电流。

可选的，所述温度系数可调的调节子电路包括：温度系数可调的电阻。

可选的，所述反馈电路包括：

第一反馈子电路，其用于接收所述偏置电流，以及基于所述偏置电流、来自所述第一输出端的输出信号、来自所述第一输入端的输入信号和所述参考电源信号，向所述第二输入端传输输入信号；

第二反馈子电路，其用于接收所述偏置电流，以及基于所述偏置电流、来自所述第二输出端的输出信号、来自所述第二输入端的输入信号和所述参考电源信号，向所述第一输入端传输输入信号。

可选的，所述第一反馈子电路用于：比较所述偏置电流与来自所述第一输出端的输出信号得到第一比较结果，并对所述第一比较结果和来自所述第一输入端的输入信号进行逻辑运算，以向所述第二输入端传输输入信号；

所述第二反馈子电路用于：比较所述偏置电流与来自所述第二输出端的输出信号得到第二比较结果，并对所述第二比较结果和来自所述第二输入端的输入信号进行逻辑运算，以向所述第一输入端传输输入信号。

可选的，所述振荡器还包括：

信号产生电路，其用于基于所述供电电源信号产生所述参考电流，基于所述参考电流和所述下拉电源信号产生参考电源信号，并将所述参考电源信号传输至所述参考电源端。

另一方面，提供了一种驱动电路，所述驱动电路包括：负载，以及如上述一方面所述的振荡器；

其中，所述振荡器用于向所述负载提供振荡信号，以驱动所述负载工作。

又一方面，提供了一种电子设备，所述电子设备包括：供电组件，以及如上述另一方面所述的驱动电路；

其中，所述供电组件用于为所述驱动电路供电。

综上所述，本公开实施例提供的技术方案的有益效果至少包括：

提供了一种振荡器、电源电路及电子设备。振荡器包括：参考电流提供电路、振荡电路和反馈电路。其中，参考电流提供电路可以提供参考电流，使得振荡电路可以基于该参考电流，以及来自不同输入端的输入信号，向不同输出端分别传输振荡信号，反馈电路可以基于来自不同输出端的振荡信号再向不同输入端传输输入信号，形成信号反馈。因同一时段，来自不同输入端的输入信号的跳变沿相反，故两者相互抵消，可以使得参考电流提供电路提供的参考电流稳定，确保振荡器输出时钟频率接近设计值，即确保振荡器的输出稳定性可以较好。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中一种振荡器的电路结构示意图；

图2是相关技术中另一种振荡器的电路结构示意图；

图3是相关技术中又一种振荡器的电路结构示意图；

图4是图3所示的一种振荡器的工作时序图；

图5是本公开实施例提供的一种振荡器的结构示意图；

图6是本公开实施例提供的一种振荡器中部分电路的结构示意图；

图7是本公开实施例提供的一种振荡器中部分电路的示例性的结构示意图；

图8是图7所示的一种振荡器的示例性的工作时序图；

图9是图7所示的一种振荡器的工作原理等效图；

图10是本公开实施例提供的一种振荡器中反馈电路的结构示意图；

图11是本公开实施例提供的一种反馈电路的示例性的电路结构示意图；

图12是本公开实施例提供的另一种振荡器中部分电路的结构示意图；

图13是本公开实施例提供的一种参数随温度变化示意图；

图14是本公开实施例提供的一种振荡器中偏置电流提供电路的结构示意图；

图15是本公开实施例提供的一种偏置电流提供电路的示例性的电路结构示意图；

图16是本公开实施例提供的一种偏置电流提供电路和反馈电路的示例性的电路结构示意图；

图17是本公开实施例提供的一种振荡器中信号产生电路的结构示意图；

图18是本公开实施例提供的一种信号产生电路的示例性的电路结构示意图；

图19是本公开实施例提供的一种驱动电路的结构示意图；

图20是本公开实施例提供的一种电子设备的结构示意图。

具体实施方式

为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

需要说明的是，本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极和漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为控制极，也可以称为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。

目前，常见的振荡器OSC包括：Ring OSC(即，环形振荡器)、LC OSC(即，由电感L和电容C作为振荡回路的振荡器)、MEMS OSC(即，可编程的硅振荡器)和RC OSC(即，由电阻R和电容C作为振荡回路的振荡器)。其中，RC OSC因体积小和成本低等优势而被广泛应用。本公开下述实施例均以RC OSC为例进行说明。示例的，根据充放电方式的不同，图1和图2分别示出了常见的两种类型(Type)的RC OSC，分别为Type-1类型和Type-2类型。

参考图1和图2可以看出，RC OSC通常包括四个晶体管M01至M04，两个电容C01和C02，两个电流源I01和I02，两个比较器COMP01和COMP02，以及两个逻辑门。其中，Type-1类型的RC OSC中，两个逻辑门均为或非门，标识为NOR01和NOR02；Type-2类型的RC OSC中，两个逻辑门均为与非门，标识为NAND01和NAND02。关于Type-1类型的RC OSC中各个器件的耦接方式可以参考图1；关于Type-2类型的RC OSC中各个器件的耦接方式可以参考图2。此处均不再赘述。

对于图1所示Type-1类型的RC OSC而言，其输出时钟周期Tosc可以满足：

对于图2所示Type-2类型的RC OSC而言，其输出时钟周期Tosc可以满足：

其中，c0是指RC OSC中电容的容值，电容C01和C02的容值一般相等；Iref是RC OSC中电流源提供的参考电流(也称电容的放电电流)，电流源I01和I02提供的参考电流一般相等；Vref0是指参考电源端Vref提供的参考电源信号的参考电压；Vss0是指下拉电源端Vss提供的下拉电源信号的电压；Voff1和Voff2分别是指比较器COMP01和COMP02的输入失调电压；td1和td2分别是指比较器COMP01和COMP02的时延。并且，参考电流Iref通常由参考电压经过电阻R转换得来，Iref满足：

其中，r0是指电阻R的阻值。

将公式(3)代入上述公式(1)/(2)后，可以将Type-1类型和Type-2类型的RC OSC的输出时钟周期Tosc统一为：

因输入失调电压可以通过增加比较器中晶体管的尺寸降低。故在此基础上，若考虑忽略该输入失调电压，则可以将公式(4)进一步简化为：

Tosc＝2r0c0+td1+td2 公式(5)；

根据公式(5)可知，RC OSC的输出时钟周期Tosc主要由电阻的阻值r0和电容的容值c0决定，且还受比较器的时延td1和td2影响。而比较器的时延随温度变化较大，不易精确控制，故降低了RC OSC输出的精度和稳定性。在一些实施例中，为降低比较器的时延对输出的影响，通常要求设置比较器的时延足够小，这相应的就需要比较器消耗较大功耗，目前业界尚无有效解决方案。

此外，除图1和图2所示结构的RC OSC外，目前还采用如图3所示的单端电流镜结构设置RC OSC。具体的，对比图2可知，图3可以认为是将图2所示的电流源I01和I02分别替换为两个晶体管M05和M06。

图3中示出了在一个输出时钟周期Tosc内的阶段T1和T2的RC OSC电路的工作状态示意图。需要说明的是，图3中虚线所示晶体管是指该阶段(T1或T2)中，晶体管关闭，处于截止状态。反之，非虚线所示晶体管是指该阶段T1或T2)中，晶体管开启，处于导通状态。下述实施例同理，不再赘述。

下面一边参考图4所示工作时序图(分别示出正常和异常时序)，一边参考图3来说明RC OSC电路的在阶段T1和T2的工作流程。

在阶段T1，来自第二输入端VI_P的输入信号为正向阶跃信号，即输入信号由低电位向高电位跳变，存在上升沿；该正向阶跃信号通过晶体管寄生电容(如图3所示的寄生电容C03和C04)会耦合到晶体管M06的栅极，导致电容C02的放电电流在上升沿时段激增，造成第二输出端VO_N的放电电压偏离理想的线性关系，进而导致电容C02放电过快(见第二输出端VO_N放电电压曲线图中表示“异常”的曲线)。

在阶段T2，来自第一输入端VI_N的输入信号为正向阶跃信号；同理，该正向阶跃信号通过晶体管寄生电容(如图3所示的寄生电容C05和C06)会耦合到晶体管M05的栅极，导致电容C01的放电电流在上升沿时段激增，造成第一输出端VO_P的放电电压偏离理想的线性关系，进而导致电容C01放电过快(见第一输出端VO_PVO_P放电电压曲线图中表示“异常”的曲线)。

最终造成RC OSC的振荡频率低于设计值。而因放电电流激增量由阶跃信号上升沿快慢和晶体管寄生电容决定，均很难实现精确控制，故导致输出时钟频率存在较大波动性。也即是，基于上述记载可知：其一，受比较器的时延随温度漂移影响，导致RC OSC的输出精度和稳定性较差；其二，在采取单端电流镜结构基础上，RC OSC中电容放电电流存在短时间激增情况，导致放电过快，造成输出时钟频率存在波动，输出稳定性较差。

本公开实施例提供了一种振荡器，可以解决相关技术中振荡器的输出精度和输出稳定性较差的问题，确保输出效果较好。

图5是本公开实施例提供的一种振荡器的结构示意图。如图5所示，振荡器包括：参考电流提供电路01、振荡电路02和反馈电路03。

其中，参考电流提供电路01用于提供参考电流Iref。可选的，参考图5，参考电流提供电路01可以分别与偏置电源端Vbias、下拉电源端Vss和中间节点P1耦接。参考电流提供电路01可以用于在来自偏置电源端Vbias的偏置电源信号的控制下，控制中间节点P1与下拉电源端Vss的通断，并可以用于在中间节点P1与下拉电源端Vss之间提供参考电流Iref(也称放电电流)。可选的，在一些实施例中，如图5所示，下拉电源端Vss可以为地端GND。

振荡电路02用于在来自第一输入端VI_N的输入信号和来自第二输入端VI_P的输入信号的控制下，基于来自供电电源端Vdd的供电电源信号、来自下拉电源端Vss的下拉电源信号和参考电流Iref，向第一输出端VO_P和第二输出端VO_N分别传输振荡信号。也即是，在一些实施例中，如图5所示，振荡电路02可以分别与第一输入端VI_N、第二输入端VI_P、供电电源端Vdd、下拉电源端Vss、中间节点P1、第一输出端VO_P和第二输出端VO_N耦接。

反馈电路03用于基于来自参考电源端Vref的参考电源信号、来自第一输出端VO_P的振荡信号和来自第二输出端VO_N的振荡信号，向第一输入端VI_N和第二输入端VI_P分别传输输入信号。也即是，在一些实施例中，如图5所示，反馈电路03分别与参考电源端Vref、第一输出端VO_P、第二输出端VO_N、第一输入端VI_N和第二输入端VI_P耦接。

在本公开实施例中，基于来自第一输入端VI_N和第二输入端VI_P的输入信号，分别向第一输出端VO_P和第二输出端VO_N传输振荡信号的振荡电路02可以通过中间节点P1与同一个参考电流提供电路01耦接。在此基础上，因在同一时段，来自第一输入端VI_N的输入信号和来自第二输入端VI_P的输入信号的阶跃信号跳变沿相反，即一个为上升沿阶跃信号，一个为下降沿阶跃信号，故两者相互抵消(具体原理见后面说明)，可以使得中间节点P1的电位保持稳定，进而可以使得参考电流提供电路01耦接的偏置电源端Vbias提供的偏置电源信号的电位保持稳定，参考电流提供电路01提供的参考电源Iref稳定，最终确保振荡器输出时钟频率接近设计值，即确保振荡器的输出稳定性较好。

综上所述，本公开实施例提供了一种振荡器，包括：参考电流提供电路、振荡电路和反馈电路。参考电流提供电路可以提供参考电流，使得振荡电路可以基于该参考电流，以及来自不同输入端的输入信号，向不同输出端分别传输振荡信号，反馈电路可以基于来自不同输出端的振荡信号再向不同输入端传输输入信号，形成信号反馈。因同一时段，来自不同输入端的输入信号的跳变沿相反，故两者相互抵消，可以使得参考电流提供电路提供的参考电流稳定，确保振荡器输出时钟频率接近设计值，即确保振荡器的输出稳定性可以较好。

图6是本公开实施例提供的一种振荡器中部分电路的结构示意图。为了更清晰地显示和说明本公开重要内容，省略了反馈电路03，图6仅示出参考电流提供电路01和振荡电路02。如图6所示，绘制出了一种振荡电路02的示例性结构示意图。从该图中可以看出，振荡电路02可以包括：第一振荡子电路021和第二振荡子电路022。

其中，第一振荡子电路021可以用于在来自第一输入端VI_N的输入信号的控制下，基于供电电源信号、下拉电源信号和参考电流Iref，向第一输出端VO_P传输振荡信号。也即是，在一些实施例中，参考图6，第一振荡子电路021可以分别与第一输入端VI_N、供电电源端Vdd、下拉电源端Vss、中间节点P1和第一输出端VO_P耦接。

第二振荡子电路022可以用于在来自第二输入端VI_P的输入信号的控制下，基于供电电源信号、下拉电源信号和参考电流Iref，向第二输出端VO_N传输振荡信号。也即是，在一些实施例中，参考图6，第二振荡子电路022可以分别与第二输入端VI_P、供电电源端Vdd、下拉电源端Vss、中间节点P1和第二输出端VO_N耦接。

可选的，在本公开实施例中，第一振荡子电路021可以用于：在来自第一输入端VI_N输入信号的电位为第一电位时，控制下拉电源端Vss与第一输出端第一输出端VO_P导通，在来自第一输入端VI_N的输入信号的电位为第二电位时，控制供电电源端Vdd与第一输出端VO_P导通，以向第一输出端VO_P传输振荡信号。第二振荡子电路022可以用于：在来自第二输入端VI_P的输入信号的电位为第一电位时，控制下拉电源端Vss与第二输出端VO_N导通，在来自第二输入端VI_P的输入信号的电位为第二电位时，控制供电电源端Vdd与第二输出端VO_N导通，以向第二输出端VO_N传输振荡信号。

其中，第一电位和第二电位中，一个电位可以为高电位，另一个电位可以为低电位，这里的高电位和低电位是相对而言的。如，在本公开实施例中，第一电位相对于第二电位可以为高电位。并且在同一时段，来自第一输入端VI_N的输入信号的电位与来自第二输入端VI_P的输入信号的电位相反。也即是，在同一时段，来自第一输入端VI_N的输入信号和来自第二输入端VI_P的输入信号的阶跃信号跳变沿相反，即一个为上升沿阶跃信号，一个为下降沿阶跃信号。

可选的，图7是本公开实施例提供的一种振荡器的部分电路的示例性结构图。为了更清晰地显示和说明本公开重要内容，省略了反馈电路03，图7仅示出参考电流提供电路01和振荡电路02。

如图7所示，第一振荡子电路021可以包括：第一晶体管M1、第二晶体管M2和具有零温度系数(即，TC＝0)的第一电容C1。第二振荡子电路022可以包括：第三晶体管M3、第四晶体管M4和具有零温度系数(即，TC＝0)的第二电容C2。

其中，第一晶体管M1的栅极和第二晶体管M2的栅极可以均与第一输入端VI_N耦接，第一晶体管M1的第二极和第二晶体管M2的第二极可以均与第一输出端VO_P耦接，第一晶体管M1的第一极可以与供电电源端Vdd耦接，第二晶体管M2的第一极可以与中间节点P1耦接。

第一电容C1的一端可以与第一输出端VO_P耦接，第一电容C1的另一端可以与下拉电源端Vss耦接。即，第一电容C1可以串联于第一输出端VO_P与下拉电源端Vss之间。

第三晶体管M3的栅极和第四晶体管M4的栅极可以均与第二输入端VI_P耦接，第三晶体管M3的第二极和第四晶体管M4的第二极可以均与第二输出端VO_N耦接，第三晶体管M3的第一极可以与供电电源端Vdd耦接，第四晶体管M4的第一极可以与中间节点P1耦接。

第二电容C2的一端可以与第二输出端VO_N耦接，第二电容C2的另一端可以与下拉电源端Vss耦接。即，第二电容C2可以串联于第二输出端VO_N与下拉电源端Vss之间。

并且，第一晶体管M1和第三晶体管M3可以为一种类型的晶体管，第二晶体管M2和第四晶体管M4可以为另一种类型的晶体管。

例如，参考图7，其示出的第一晶体管M1和第三晶体管M3均为P型晶体管；第二晶体管M2和第四晶体管M4均为N型晶体管。

可选的，继续参考图7可以看出，本公开实施例记载的参考电流提供电路01可以包括：第五晶体管M5。

其中，第五晶体管M5的栅极可以与偏置电源端Vbias耦接，第五晶体管M5的第一极可以与下拉电源端Vss耦接，第五晶体管M5的第二极可以与中间节点P1耦接。

并且，在本公开实施例中，参考图5，参考电流提供电路01与振荡电路02可以耦接至同一中间节点P1。并且，参考电流提供电路01包括的晶体管与振荡电路02中耦接中间节点P1的晶体管的类型可以相同。也即是，图7所示的电路结构中，第五晶体管M5的类型与振荡电路02中耦接中间节点P1的晶体管的类型可以相同。即，如图7所示，第五晶体管M5的类型与第二晶体管M2的类型/第四晶体管M4的类型相同。如，可以均为N型晶体管。

图8是图7所示的振荡器的示例性的工作时序图。参考图8可以看出，本公开实施例中的振荡器的一个输出时钟周期Tosc内也存在第一阶段T1和第二阶段T2。图9是图7所示的振荡器在第一阶段T1和第二阶段T2的工作等效电路图。参考图8和图9可以看出：

在第一阶段T1的起始时刻，来自第一输入端VI_N的输入信号为下降沿阶跃信号。相应的，第一晶体管M1开启，第二晶体管M2关闭。进而，来自第一输入端VI_N的输入信号可以经过第二晶体管M2的栅源寄生电容Cgs-M2馈通到第五晶体管M5的漏极(也即，中间节点P1)，称为第一馈通信号。与此同时，来自第二输入端VI_P的输入信号为上升沿阶跃信号。相应的，第三晶体管M3关闭，第四晶体管M4开启。进而，来自第二输入端VI_P的输入信号可以经过第四晶体管M4的栅源寄生电容Cgs-M4馈通到第五晶体管M5的漏极(也即，中间节点P1)，称为第二馈通信号。由于两个馈通信号的阶跃方向相反，大小相同，因此互相抵消后可以使得第五晶体管M5的漏极电压(也即，中间节点P1的电位)保持稳定不变。在上述工作基础上，在该第一阶段T1，可以使得串联于第一输出端VO_P与下拉电源端Vss之间的第一电容C1处于充电状态，以及使得串联于第二输出端VO_N与下拉电源端Vss之间的第二电容C2处于放电状态，第二电容C2的放电电流可以由第五晶体管M5提供。因第五晶体管M5的漏极电压可以保持稳定，故在第五晶体管M5的栅源寄生电容Cgs-M5的耦合作用下，也可以确保第五晶体管M5的栅极电压稳定，即使得偏置电源端Vbias稳定提供偏置电源信号，确保提供的放电电流稳定，使得第二电容C2的放电电压具有良好的线性特性。进而，可以使得振荡器的输出时钟频率可以接近于甚至等于设计值，输出稳定性较好。

在第二阶段T2的起始时刻，来自第一输入端VI_N的输入信号为上升沿阶跃信号。相应的，第一晶体管M1关闭，第二晶体管M2开启。进而，来自第一输入端VI_N的输入信号可以经过第二晶体管M2的栅源寄生电容Cgs-M2馈通到第五晶体管M5的漏极(也即，中间节点P1)，称为第一馈通信号。与此同时，来自第二输入端VI_P的输入信号为下降沿阶跃信号。相应的，第三晶体管M3开启，第四晶体管M4关闭。进而，来自第二输入端VI_P的输入信号可以经过第四晶体管M4的栅源寄生电容Cgs-M4馈通到第五晶体管M5的漏极(也即，中间节点P1)，称为第二馈通信号。同第一阶段T1，由于两个馈通信号的阶跃方向相反，大小相同，因此互相抵消后可以使得第五晶体管M5的漏极电压(也即，中间节点P1的电位)保持稳定不变。在上述工作基础上，在该第二阶段T2，可以使得串联于第二输出端VO_N与下拉电源端Vss之间的第二电容C2处于充电状态，以及使得串联于第一输出端VO_P与下拉电源端Vss之间的第一电容C1处于放电状态，第一电容C1的放电电流可以由第五晶体管M5提供。此外，同第一阶段T1，因第五晶体管M5的漏极电压可以保持稳定，故在第五晶体管M5的栅源寄生电容Cgs-M5的耦合作用下，也可以确保第五晶体管M5的栅极电压稳定，即使得偏置电源端Vbias稳定提供偏置电源信号，确保提供的放电电流稳定，使得第二电容C2的放电电压具有良好的线性特性。进而，可以使得振荡器的输出时钟频率可以接近于甚至等于设计值，输出稳定性较好。

基于上述原理介绍可知，本公开实施例提供的振荡器采用的结构可以称为差分电流镜结构。该差分电流镜结构可以使得在一个输出时钟周期Tosc内的任一阶段，第五晶体管M5的栅极和漏极电压均能够保持稳定，进而可以使得第五晶体管M5提供的参考电流(也即，放电电流)Iref保持稳定。最终，对比图4和图8可以看出，采用差分电流镜结构相对于相关技术的单端电流镜结构而言，确保了振荡器中电容的放电电压能够具有良好的线性特性，使得振荡器的输出时钟频率接近于设计值，而不会出现瞬间激增量，确保了输出稳定性较好。

此外，结合上述原理还可知，第一振荡子电路021中的第一晶体管M1和第二晶体管M2连接为反相器；第二振荡子电路022中的第三晶体管M3和第四晶体管M4连接为反相器；第五晶体管M5用于为该两个反相器提供参考电流Iref。

需要说明的是，本公开实施例记载的反馈电路03还可以用于接收偏置电流，并可以用于基于偏置电流、参考电源信号、来自第一输出端VO_P的振荡信号和来自第二输出端VO_N的振荡信号，向第一输入端VI_N和第二输入端VI_P分别传输输入信号。

可选的，图10是本公开实施例提供的一种反馈电路03的结构示意图。如图10所示，反馈电路03可以包括：第一反馈子电路031和第二反馈子电路032。

其中，第一反馈子电路031可以用于接收偏置电流，且可以基于偏置电流、来自第一输出端VO_P的输出信号、来自第一输入端VI_N的输入信号和参考电源信号，向第二输入端VI_P传输输入信号。也即是，在一些实施例中，参考图10，第一反馈子电路031可以分别与第一输出端VO_P、参考电源端Vref、第一输入端VI_N和第二输入端VI_P耦接。

例如，在一些实施例中，第一反馈子电路031可以用于：比较偏置电流与来自第一输出端VO_P的输出信号得到第一比较结果，并对第一比较结果和来自第一输入端VI_N的输入信号进行逻辑运算，以向第二输入端VI_P传输输入信号。

第二反馈子电路032可以用于接收偏置电流，且可以基于偏置电流、来自第二输出端VO_N的输出信号、来自第二输入端VI_P的输入信号和参考电源信号，向第一输入端VI_N传输输入信号。也即是，在一些实施例中，参考图10，第二反馈子电路032可以分别与第二输出端VO_N、参考电源端Vref、第一输入端VI_N和第二输入端VI_P耦接。

例如，在一些实施例中，第二反馈子电路032可以用于：比较偏置电流与来自第二输出端VO_N的输出信号、得到第二比较结果，并对第二比较结果和来自第二输入端VI_P的输入信号进行逻辑运算，以向第一输入端VI_N传输输入信号。

可选的，图11是本公开实施例提供的一种反馈电路03的示例性结构示意图。如图11所示，第一反馈子电路031可以包括：第一比较器COMP1和第一与非门NAND1。第二反馈子电路032可以包括：第二比较器COMP2和第二与非门NAND2。第一比较器COMP1和第二比较器COMP2可以用于接收偏置电流。

其中，第一比较器COMP1的正相输入端(图中显示“+”端)可以与第一输出端VO_P耦接，第一比较器COMP1的负相输入端(图中显示“-”端)可以与参考电源端Vref耦接，第一比较器COMP1的输出端可以与第一与非门NAND1的第一输入端(用RESET标识)耦接，第一与非门NAND1的第二输入端可以与第一输入端VI_N耦接，第一与非门NAND1的输出端可以与第二输入端VI_P耦接。

第二比较器COMP2的正相输入端(图中显示“+”端)可以与第二输出端VO_N耦接，第二比较器COMP2的负相输入端(图中显示“-”端)可以与参考电源端Vref耦接，第二比较器COMP2的输出端可以与第二与非门NAND2的第一输入端(用SET标识)耦接，第二与非门NAND2的第二输入端可以与第二输入端VI_P耦接，第二与非门NAND2的输出端可以与第一输入端VI_N耦接。

也即是，在本公开实施例中，第一与非门NAND1的第二输入端可以与第二与非门NAND2的输出端耦接；第二与非门NAND2的第二输入端可以与第一与非门NAND1的输出端耦接。第一比较器COMP1具有时延td1，第二比较器COMP2具有时延td2。

可选的，在限定偏置电流的基础上，图12示出了另一种振荡器的结构示意图。如图12所示，本公开实施例中的振荡器还可以包括：偏置电流提供电路04。

其中，偏置电流提供电路04可以用于基于供电电源信号和下拉电源信号，向反馈电路03传输偏置电流Icomp。也即是，在一些实施例中，参考图12，偏置电流提供电路04可以分别与供电电源端Vdd、下拉电源端Vss和反馈电路03耦接。

需要说明的是，结合图11，在一些实施例中，偏置电流提供电路04向反馈电路03中第一比较器COMP1和第二比较器COMP2提供的偏置电流Icomp可以相同，故未区分标识。

并且，偏置电流Icomp与振荡器的温度(temperature，Temp)可以正相关。即，参考图13(a)可以看出，振荡器的温度Temp越高，偏置电流提供电路04提供的偏置电流Icomp可以越大；反之，振荡器的温度Temp越小，偏置电流提供电路04提供的偏置电流Icomp可以越小。也即是，本公开实施例记载的偏置电流提供电路04提供的偏置电流Icomp可随温度Temp变化灵活设置，图13(a)以不同斜率来表示不同设置方式。此外，继续参考图13(b)可以看出，反馈电路03中第一比较器COMP1的时延td1和第二比较器COMP2的时延td2随温度升高而增加，而由于对于任一比较器而言，其时延与接收到的偏置电流Icomp也成正比关系，故可以通过基于温度可靠设置偏置电流提供电路04向反馈电路03提供的偏置电流Icomp，校正温度对反馈电路03中比较器的时延影响，确保振荡器输出时钟周期如图13(c)所示，不再随温度变化而变化，进而确保输出稳定性可以较好。此处，温度可以是指振荡器的工作温度。

可选的，图14是本公开实施例提供的一种振荡器中偏置电流提供电路的结构示意图。如图14所示，本公开实施例记载的偏置电流提供电路04可以包括：温度系数可调的调节子电路041和偏置子电路042。

其中，调节子电路041可以用于基于振荡器的温度，控制调节节点P2的电位。也即是，在一些实施例中，参考图14，调节子电路041可以分别与调节节点P2和下拉电源端Vss耦接。

偏置子电路042可以用于基于供电电源信号、下拉电源信号和调节节点P2的电位，向反馈电路03传输偏置电流Icomp。也即是，在一些实施例中，参考图14，偏置子电路042可以分别与供电电源端Vdd、下拉电源端Vss、调节节点P2和反馈电路03耦接。

可选的，图15是本公开实施例提供的一种偏置电流提供电路的示例性的电路结构示意图。如图15所示，偏置子电路042可以包括：第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9。温度系数可调的调节子电路041可以包括：温度系数可调(即，TC可调)的电阻，为与后面实施例记载的电阻区分，这里将调节子电路041包括的电阻称为第一电阻R1。

其中，第六晶体管M6的栅极可以与第七晶体管M7的栅极耦接，第六晶体管M6的第一极和第七晶体管M7的第一极可以均与供电电源端Vdd耦接，第六晶体管M6的第二极可以与第八晶体管M8的第二极耦接，第七晶体管M7的第二极可以与第九晶体管M9的第二极耦接，第八晶体管M8的栅极可以与第九晶体管M9的栅极耦接，第八晶体管M8的第一极可以与下拉电源端Vss耦接，第九晶体管M9的第一极可以与调节节点P2耦接，且第八晶体管M8的栅极可以与第八晶体管M8的第二极耦接，第七晶体管M7的栅极可以与第七晶体管M7的第二极耦接。

第一电阻R1的一端可以与调节节点P2耦接，第一电阻R1的另一端可以与下拉电源端Vss耦接。即，第一电阻R1可以串联于调节节点P2和下拉电源端Vss之间。

并且，第六晶体管M6和第七晶体管M7为一种类型的晶体管，第八晶体管M8和第九晶体管M9为另一种类型的晶体管。例如，参考图15，其示出的第六晶体管M6和第七晶体管M7均为P型晶体管；第八晶体管M8和第九晶体管M9均为N型晶体管。

以及，第六晶体管M6的宽长比与第七晶体管M7的宽长比可以相同，第九晶体管M9的宽长比与第八晶体管M8的宽长比比值可以为K:1，K可以为大于1的整数。

可选的，图16是本公开实施例提供的一种偏置电流提供电路和反馈电路的示例性的电路结构示意图。结合图15和图16可以看出，在本公开实施例中，可以设置四个晶体管M6至M9搭配温度系数TC可调的电阻R1组成偏置电流提供电路04，以用于为反馈电路03中的第一比较器COMP1和第二比较器COMP2提供偏置电流Icomp。

基于上述实施例记载可知，偏置电流Icomp与温度系数可调的第一电阻R1的阻值R

其中，μ

μ

可选的，参考图17，本公开实施例提供的振荡器还可以包括：信号产生电路05。

其中，该信号产生电路05可以用于基于供电电源信号产生参考电流，基于参考电流Iref和下拉电源信号产生参考电源信号，并将参考电源信号传输至参考电源端Vref。也即是，在一些实施例中，参考图17，该信号产生电路05可以分别与供电电源端Vdd、下拉电源端Vss和参考电源端Vref耦接。

可选的，图18是本公开实施例提供的一种信号产生电路05的示例性的电路结构示意图。参考图18可以看出，本公开实施例记载的信号产生电路05可以包括：带隙基准电流源BR和具有零温度系数(即，TC＝0)的第二电阻R2。

其中，带隙基准电流源BR的输入端可以与供电电源端Vdd耦接，带隙基准电流源BR的输出端可以与第二电阻R2的一端耦接，且带隙基准电流源BR的输出端与第二电阻R2的一端均可以与参考电源端Vref耦接，第二电阻R2的另一端可以与下拉电源端Vss耦接。

带隙基准电流源BR可以用于产生参考电流Iref；该参考电流Iref再经零温度系数的第二电阻R2后可以产生参考电源信号，并提供给参考电源端Vref。

结合上述记载可知，本公开实施例提供的振荡器中，一方面采用差分电流镜结构，得益于差分信号相互抵消的效果，使得经过晶体管寄生电容馈通到第五晶体管M5的栅极的电压大幅降低，确保了振荡器中电容放电电流较为稳定，从而使得输出时钟频率可以接近设计值；另一方面采用温度系数可调的偏置电流提供电路04为反馈电路03中的比较器提供偏置电流，来抵消比较器的时延随温度偏移特性，确保了输出时钟频率不会随温度的变化而变化。由此可知，本公开实施例提供的振荡器的输出稳定性较好，输出精度较高。

综上所述，本公开实施例提供了一种振荡器，包括：参考电流提供电路、振荡电路和反馈电路。参考电流提供电路可以提供参考电流，使得振荡电路可以基于该参考电流，以及来自不同输入端的输入信号，向不同输出端分别传输振荡信号，反馈电路可以基于来自不同输出端的振荡信号再向不同输入端传输输入信号，形成信号反馈。因同一时段，来自不同输入端的输入信号的跳变沿相反，故两者相互抵消，可以使得参考电流提供电路提供的参考电流稳定，确保振荡器输出时钟频率接近设计值，即确保振荡器的输出稳定性可以较好。

图19是本公开实施例提供的一种驱动电路的结构示意图。如图19所示，驱动电路包括：负载(Load)，以及如上述本公开实施例记载的振荡器OSC。

其中，振荡器OSC用于向负载Load提供振荡信号，以驱动负载Load工作。也即是，在一些实施例中，参考图19，振荡器OSC可以与负载Load耦接。

可选的，负载Load可以为显示驱动芯片(display driver integrated circuit，DDIC)，DDIC可以包括源极驱动电路(Source Driver IC)和触控驱动电路(Touch IC)。振荡信号可以为提供给DDIC的时钟信号，即本公开实施例记载的振荡器OSC可以作为DDIC的参考时钟源，为DDIC传输时钟信号。当然，此处负载Load仅是示意性举例说明。

图20是本公开实施例提供的一种电子设备的结构示意图。如图20所示，电子设备包括：供电组件，以及如图19所示的驱动电路。

其中，供电组件用于为驱动电路供电。也即是，在一些实施例中，参考图20，供电组件可以与驱动电路耦接。

可选的，结合图19，在驱动电路中负载Load包括DDIC的基础上，这里的电子设备可以是指能够显示的显示产品。如，在一些实施例中，可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。当然，此处电子设备也仅是示意性举例说明。

需要说明的是，本公开实施方式部分使用的术语仅用于对本公开的实施例进行解释，而非旨在限定本公开。除非另作定义，本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。

如，本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”或者“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。

同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。

“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。

“上”、“下”、“左”或者“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。