肖特基势垒二极管

技术领域

本发明涉及肖特基势垒二极管，尤其涉及使用氧化镓的肖特基势垒二极管。

背景技术

肖特基势垒二极管是利用通过金属与半导体的接合而产生的肖特基势垒的整流元件，具有顺向电压比具有PN结的通常的二极管低且开关速度快这样的特征。因此，肖特基势垒二极管有时被用作功率器件用的开关元件。

在将肖特基势垒二极管用作功率器件用的开关元件的情况下，由于需要确保充分的逆向电压，因此，有时使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga

专利文献1所记载的肖特基势垒二极管具有在氧化镓层设置多个沟槽，隔着绝缘膜将阳极电极的一部分埋入沟槽内的结构。这样，如果在氧化镓层设置多个沟槽，则当施加逆向电压时，位于沟槽间的台面区域成为耗尽层，因此，漂移层的沟道区域被夹断(pinchoff)。由此，能够大幅抑制施加了逆向电压的情况下的漏电流。

现有技术文献

专利文献

专利文献1：日本特开2017-199869号公报

发明内容

发明要解决的课题

然而，具有沟槽的现有的肖特基势垒二极管存在如下问题：当施加逆向电压时，电场集中在位于最外周的沟槽的外周底部，在该部分容易发生绝缘击穿。

因此，本发明的目的在于，在使用氧化镓的肖特基势垒二极管中，通过缓和施加了逆向电压的情况下产生的电场，来防止绝缘击穿。

用于解决问题的手段

本发明的肖特基势垒二极管的特征在于，具备：半导体基板，由氧化镓构成；漂移层，设置在半导体基板上，由氧化镓构成；阳极电极，与漂移层肖特基接触；阴极电极，与半导体基板欧姆接触；以及第一绝缘膜，覆盖设置在漂移层的沟槽的内壁，沟槽包括：形成为环状的外周沟槽、和形成于被外周沟槽包围的区域的中心沟槽，阳极电极的一部分隔着第一绝缘膜埋入外周沟槽和中心沟槽内，外周沟槽的宽度比中心沟槽的宽度更宽，外周沟槽的外周壁具有随着朝向外侧而接近垂直的弯曲形状，外周沟槽的内周壁比外周壁更接近垂直。

根据本发明，由于外周沟槽的外周壁具有随着朝向外侧而接近垂直的弯曲形状，因此，在施加了逆向电压的情况下，在外周沟槽的外周底部产生的电场被缓和。而且，由于外周沟槽的内周壁比外周壁更接近垂直，因此，中心沟槽与外周沟槽之间的台面宽度也不会过度扩大。

在本发明中，也可以为，外周沟槽比中心沟槽更深。由此，能够进一步缓和在外周沟槽的外周底部产生的电场。

也可以为，本发明的肖特基势垒二极管还具备覆盖外周沟槽内的阳极电极的第二绝缘膜。由此，阳极电极被第二绝缘膜保护。

发明效果

这样，根据本发明，由于施加了逆向电压情况下产生的电场被缓和，因此，能够防止使用氧化镓的肖特基势垒二极管的绝缘击穿。

附图说明

图1是表示本发明的第一实施方式的肖特基势垒二极管11的结构的示意性的俯视图。

图2是沿着图1所示的A-A线的大致截面图。

图3是表示比较例的肖特基势垒二极管10的结构的大致截面图。

图4是表示本发明的第二实施方式的肖特基势垒二极管12的结构的大致截面图。

图5是表示本发明的第三实施方式的肖特基势垒二极管13的结构的大致截面图。

图6是表示本发明的第四实施方式的肖特基势垒二极管14的结构的大致截面图。

图7是表示本发明的第五实施方式的肖特基势垒二极管15的结构的大致截面图。

图8是表示本发明的第六实施方式的肖特基势垒二极管16的结构的大致截面图。

图9是表示本发明的第七实施方式的肖特基势垒二极管17的结构的大致截面图。

图10是表示本发明的第八实施方式的肖特基势垒二极管18的结构的大致截面图。

图11是表示实施例1的仿真结果的图表。

图12是表示实施例2的仿真结果的图表。

具体实施方式

以下，参照附图，对本发明的优选实施方式进行详细说明。

＜第一实施方式＞

图1是表示本发明的第一实施方式的肖特基势垒二极管11的结构的示意性的俯视图。此外，图2是沿着图1所示的A-A线的大致截面图。

如图1和图2所示，本实施方式的肖特基势垒二极管11具备均由氧化镓(β-Ga

半导体基板20是对使用熔融生长法等形成的块状晶体进行切割加工而成的，其厚度为250μm的程度。关于半导体基板20的平面尺寸没有特别限制，一般根据流过元件的电流量来选择，如果顺向的最大电流量为20A的程度，则在俯视下设为2.4mm×2.4mm的程度即可。

半导体基板20具有：在安装时位于上表面侧的上表面21、和作为上表面21的相反侧且在安装时位于下表面侧的背面22。在上表面21的整面形成有漂移层30。漂移层30是在半导体基板20的上表面21使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓外延生长的薄膜。关于漂移层30的膜厚没有特别限制，一般根据元件的逆向电压来选择，为了确保600V的程度的耐压，例如设为7μm的程度即可。

在漂移层30的上表面31形成有与漂移层30肖特基接触的阳极电极40。阳极电极40例如由铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钼(Mo)、铜(Cu)等金属构成。阳极电极40也可以是层叠了不同的金属膜的多层构造，例如Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面，在半导体基板20的背面22设置与半导体基板20欧姆接触的阴极电极50。阴极电极50例如由钛(Ti)等金属构成。阴极电极50也可以是层叠了不同的金属膜的多层构造，例如Ti/Au或Ti/Al。

在本实施方式中，在漂移层30设置有沟槽61、62。沟槽61、62均设置在俯视时与阳极电极40重叠的位置。其中，沟槽61是形成为环状的外周沟槽，沟槽62是形成于被外周沟槽包围的区域的中心沟槽。外周沟槽61与中心沟槽62不需要完全分离，如图1所示，外周沟槽61与中心沟槽62也可以连接。在本实施方式中，外周沟槽61与中心沟槽62的深度相同。

沟槽61、62的内壁被由HfO

漂移层30中的由沟槽61、62区划的部分构成台面区域M。台面区域M，在阳极电极40与阴极电极50之间施加逆向电压时成为耗尽层，因此，漂移层30的沟道区域被夹断。由此，大幅抑制施加了逆向电压情况下的漏电流。

在本实施方式中，在将沿着A-A线的外周沟槽61的宽度设为W1，将中心沟槽62的宽度设为W2的情况下，设定为：

W1＞W2。

这里，外周沟槽61的宽度W1是指径向上的宽度，中心沟槽62的宽度W2是指台面宽度方向上的宽度。

此外，外周沟槽61的外周壁S1具有随着朝向外侧而接近垂直的平缓的弯曲形状，与此相对，外周沟槽61的内周壁S2与外周壁S1相比更接近垂直。即，外周沟槽61的外周壁S1，在与内周壁S2的边界附近，虽然相对于漂移层30的上表面31的角度小，但随着朝向外侧，相对于漂移层30的上表面31的角度逐渐增大，在漂移层30的上表面31附近成为大致垂直。即，径向上的外周壁S1的截面描绘二次函数的曲线。与此相对，外周沟槽61的内周壁S2虽然在与外周壁S1的边界附近稍微弯曲，但大致垂直。

这样，在本实施方式中，外周沟槽61的径向上的截面为非对称。这里，将外周沟槽61的宽度W1设定得比中心沟槽62的宽度W2大的理由之一，是为了确保使外周壁S1平缓地弯曲的足够的径向的空间。具有这样的形状的外周沟槽61例如能够通过使用多个掩模对漂移层30进行多级刻蚀而形成。

图3是表示比较例的肖特基势垒二极管10的结构的大致截面图。

图3所示的肖特基势垒二极管10的外周沟槽61的径向上的截面为对称形，外周壁S1和内周壁S2均大致垂直。在这样的构造的情况下，位于外周壁S1与底面部S3之间的外周底部A的曲率半径变小，因此，电场集中于该部分，根据情况而发生绝缘击穿。

与此相对，本实施方式的肖特基势垒二极管11的外周沟槽61的径向上的截面为非对称，外周壁S1自身构成具有大的曲率半径的平缓的弯曲面，因此电场被广泛地分散开。在本实施方式中，虽然位于外周壁S1与内周壁S2的边界部分的内周底部B的曲率半径比较小，但由于曲率半径大的外周壁S1自身使电场分散，因此，几乎不发生内周底部B的电场的集中。而且，关于内周壁S2，由于相对于漂移层30的上表面31大致垂直，因此，在外周沟槽61与中心沟槽62之间形成的台面区域M的台面宽度不会过度扩大。因此，在施加了逆向电压的情况下，能够将漂移层30的沟道区域可靠地夹断。

如以上说明的那样，本实施方式的肖特基势垒二极管11，外周沟槽61的外周壁S1自身构成具有大的曲率半径的弯曲面，因此，即使在施加了逆向电压的情况下，也难以发生局部的电场的集中。由此，能够防止在施加了逆向电压时容易发生的、外周沟槽61的外周底部的绝缘击穿。

＜第二实施方式＞

图4是表示本发明的第二实施方式的肖特基势垒二极管12的结构的大致截面图。

如图4所示，第二实施方式的肖特基势垒二极管12与第一实施方式的肖特基势垒二极管11的不同点在于，外周沟槽61具有大致平坦的底面部S3。其他基本结构与第一实施方式的肖特基势垒二极管11相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式所例示的那样，在本发明中，在外周壁S1与内周壁S2之间也可以存在大致平坦的底面部S3。

＜第三实施方式＞

图5是表示本发明的第三实施方式的肖特基势垒二极管13的结构的大致截面图。

如图5所示，第三实施方式的肖特基势垒二极管13与第一实施方式的肖特基势垒二极管11的不同点在于，外周沟槽61的深度D1比中心沟槽62的深度D2深。其他基本结构与第一实施方式的肖特基势垒二极管11相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式那样，如果将外周沟槽61的深度D1设为比中心沟槽62的深度D2深，则外周沟槽61的外周壁S1的曲率半径变得更大，因此，电场的集中被进一步缓和。但是，如果外周沟槽61的深度D1过深，则位于外周沟槽61的底部的漂移层30的残膜变得过薄，反而电场变强。因此，外周沟槽61的深度D1优选设定在位于外周沟槽61的底部的漂移层30的厚度成为1μm以上的范围。

＜第四实施方式＞

图6是表示本发明的第四实施方式的肖特基势垒二极管14的结构的大致截面图。

如图6所示，第四实施方式的肖特基势垒二极管14与第一实施方式的肖特基势垒二极管11的不同点在于，位于外周沟槽61的上部的阳极电极40的一部分被去除。其他基本结构与第一实施方式的肖特基势垒二极管11相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式所例示的那样，在本发明中，阳极电极40的上表面不需要是平坦的，也可以去除一部分。

＜第五实施方式＞

图7是表示本发明的第五实施方式的肖特基势垒二极管15的结构的大致截面图。

如图7所示，第五实施方式的肖特基势垒二极管15与第一实施方式的肖特基势垒二极管11的不同点在于，位于外周沟槽61内的阳极电极40的一部分被去除。其他基本结构与第一实施方式的肖特基势垒二极管11相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式所例示的那样，在本发明中，外周沟槽61的内部不需要被阳极电极40填满，也可以部分地存在空洞。

＜第六实施方式＞

图8是表示本发明的第六实施方式的肖特基势垒二极管16的结构的大致截面图。

如图8所示，第六实施方式的肖特基势垒二极管16与第一实施方式的肖特基势垒二极管11的不同点在于，阳极电极40的外周被绝缘膜70覆盖。其他基本结构与第一实施方式的肖特基势垒二极管11相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

作为绝缘层70的材料，也可以使用环氧树脂、聚甲基丙烯酸甲酯等丙烯酸树脂、聚氨酯、聚酰亚胺、聚乙烯醇、氟树脂、聚烯烃等各种树脂，也可以使用氧化硅、氧化铝、氮化硅等无机氧化物、无机氮化物。

如本实施方式所例示的那样，在本发明中，阳极电极40的外周也可以被绝缘膜70覆盖。

＜第七实施方式＞

图9是表示本发明的第七实施方式的肖特基势垒二极管17的结构的大致截面图。

如图9所示，第七实施方式的肖特基势垒二极管17与第四实施方式的肖特基势垒二极管14的不同点在于，阳极电极40的外周被绝缘膜70覆盖。其他基本结构与第四实施方式的肖特基势垒二极管14相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式所例示的那样，在本发明中，阳极电极40的外周也可以被绝缘膜70覆盖。

＜第八实施方式＞

图10是表示本发明的第八实施方式的肖特基势垒二极管18的结构的大致截面图。

如图10所示，第八实施方式的肖特基势垒二极管18与第五实施方式的肖特基势垒二极管15的不同点在于，在外周沟槽61的一部分埋入有绝缘膜70。其他基本结构与第五实施方式的肖特基势垒二极管15相同，因此，对相同的要素赋予相同的符号，省略重复的说明。

如本实施方式所例示的那样，在本发明中，也可以在外周沟槽61的一部分有埋入绝缘膜70。

以上，对本发明的优选实施方式进行了说明，但本发明不限于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，不言而喻，它们也包含在本发明的范围内。

实施例

＜实施例1＞

设想具有与图1和图2所示的肖特基势垒二极管11相同的构造的实施例1的仿真模型，对在阳极电极40与阴极电极50之间施加了600V的逆向电压的情况下的电场强度进行仿真。关于半导体基板20的掺杂剂浓度，设为1×10

将结果示于图11。如图11所示，在外周沟槽61的宽度W1小于作为中心沟槽62的宽度W2和台面宽度的1.5μm的情况下，施加于外周壁S1的最大电场强度(Emax)超过作为氧化镓的绝缘击穿电场强度的8MV/cm。与此相对，如果外周沟槽61的宽度W1为1.5μm以上，则施加于外周壁S1的最大电场强度为作为氧化镓的绝缘击穿电场强度的8MV/cm以下。特别地，在外周沟槽61的宽度W1为6μm的情况下，电场强度最弱，为5.6MV/cm。在外周沟槽61的宽度W1为10μm的情况下，最大电场强度为5.8MV/cm。虽然当将外周沟槽61的宽度W1扩大至其以上时，电场强度稍微变大，但如果外周沟槽61的宽度W1为40μm以下，则最大电场强度为7MV/cm以下。

＜比较例＞

设想具有与图3所示的肖特基势垒二极管10相同的构造的比较例1的仿真模型，在与实施例1相同的条件下进行仿真。外周沟槽61的形状为对称形，其宽度W1设为10μm。其结果是，图3所示的外周底部A的最大电场强度为8.6MV/cm。

＜实施例2＞

设想具有与图5所示的肖特基势垒二极管13相同的构造的实施例2的仿真模型，在与实施例1相同的条件下进行仿真。外周沟槽61的宽度W1固定为3μm，将外周沟槽61的深度D1作为变量进行仿真。

将结果示于图12。如图12所示，在外周沟槽61的深度D1与中心沟槽62的深度D2相同(3μm)的情况下，最大电场强度为6.5MV/cm，但如果使外周沟槽61的深度D1比中心沟槽62的深度D2更深，则电场强度进一步降低，在外周沟槽61的深度D1为4μm的情况下的最大电场强度为5.7MV/cm。然而，如果外周沟槽61的深度D1为6μm，则漂移层30的残膜厚变得过薄，最大电场强度成为7.2MV/cm。另一方面，如果将外周沟槽61的深度D1设为比中心沟槽62的深度D2浅的2μm，则最大电场强度超过作为氧化镓的绝缘击穿电场强度的8MV/cm。

符号说明

10～18肖特基势垒二极管

20半导体基板

21半导体基板的上表面

22半导体基板的背面

30漂移层

31漂移层的上表面

40阳极电极

50阴极电极

61外周沟槽

62中心沟槽

63、70绝缘膜

A外周底部

B内周底部

M台面区域

S1外周壁

S2内周壁

S3底面部。