半导体结构及其制造方法

技术领域

本发明关于一种半导体结构以及一种半导体结构的制造方法。

背景技术

一般而言，半导体结构的间隔件可形成于半导体结构的凹槽中。然而，在凹槽中形成间隔件时，由于凹槽的底部的宽度小于其顶部的宽度，因此凹槽中的间隔件通常具有孔洞。举例来说，间隔件具有孔洞的情况下将影响半导体结构的效能表现，例如间隔件具有孔洞将降低半导体结构的绝缘效果。传统的解决方法为扩大凹槽的特征尺寸。然而，这样的配置将使元件的占据空间变大，不易于微小化，使得半导体结构无法应用于后续工艺中。

发明内容

本发明的一技术态样为一种半导体结构的制造方法。

根据本发明一实施方式，一种半导体结构的制造方法包括：在凹槽中形成第一间隔件，其中凹槽的底部具有第一宽度，凹槽相对于底部的顶部具有第二宽度，且第一宽度小于第二宽度，第一间隔件其内具有孔洞；蒸气蚀刻第一间隔件，使第一间隔件的顶部具有连通孔洞的开口，其中开口的宽度大于孔洞的宽度；以及在第一间隔件中形成第二间隔件，以填满第一间隔件的孔洞与开口，其中第一间隔件在凹槽中的顶面与第二间隔件的顶面共平面。

在本发明一实施方式中，上述蒸气蚀刻第一间隔件使用蚀刻气体。蚀刻气体包括氟化氢。

在本发明一实施方式中，上述蚀刻气体沿蚀刻方向蒸气蚀刻第一间隔件。蚀刻方向垂直于凹槽的宽度方向。

在本发明一实施方式中，上述方法还包括：在凹槽中形成半导体层；在半导体层上形成接触部；以及在接触部上形成位元线。

本发明的另一技术态样为一种半导体结构。

根据本发明一实施方式，一种半导体结构包括凹槽、第一间隔件以及第二间隔件。凹槽的底部具有第一宽度。凹槽相对于底部的顶部具有第二宽度。第一宽度小于第二宽度。第一间隔件位于凹槽中。第二间隔件位于第一间隔件中。第一间隔件在凹槽中的顶面与第二间隔件的顶面共平面。

在本发明一实施方式中，上述半导体结构还包括半导体层、接触部以及位元线。半导体层位于凹槽中。第一间隔件围绕半导体层。接触部位于半导体层上。位元线位于接触部上。

在本发明一实施方式中，上述位元线与半导体层具有不同材质。

在本发明一实施方式中，上述第一间隔件与第二间隔件具有相同材质。

在本发明一实施方式中，上述第一宽度在29纳米至33纳米之间。

在本发明一实施方式中，上述第二宽度在41纳米至45纳米之间。

在本发明上述实施方式中，半导体结构在蒸气蚀刻第一间隔件以及在第一间隔件中形成第二间隔件后，半导体结构的第二间隔件可位于第一间隔件中，因此原先位于第一间隔件中的孔洞将被第二间隔件覆盖。详细来说，第一间隔件中的孔洞被第二间隔件填满。如此一来，第一间隔件内部将不具有孔洞。这样的配置可改善半导体结构的效能。举例来说，不具有孔洞的第一间隔件可提高半导体结构的绝缘效果并增加半导体结构的结构稳定度，使半导体结构可应用于后续工艺中。

附图说明

当结合随附诸图阅读时，得自以下详细描述最佳地理解本发明的一实施方式。应强调，根据工业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。

图1绘示根据本发明一实施方式的半导体结构的剖面图。

图2绘示根据本发明一实施方式的半导体结构的制造方法的流程图。

图3与图4绘示根据本发明一实施方式的半导体结构的制造方法在不同阶段的剖面图。

具体实施方式

以下揭示的实施方式内容提供了用于实施所提供的目标的不同特征的许多不同实施方式，或实例。下文描述了元件和布置的特定实例以简化本案。当然，该等实例仅为实例且并不意欲作为限制。此外，本案可在各个实例中重复元件符号及/或字母。此重复用于简便和清晰的目的，且其本身不指定所论述的各个实施方式及/或配置之间的关系。

诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等等空间相对术语可在本文中为了便于描述的目的而使用，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的定向之外的在使用或操作中的装置的不同定向。装置可经其他方式定向(旋转90度或以其他定向)并且本文所使用的空间相对描述词可同样相应地解释。

图1绘示根据本发明一实施方式的半导体结构100的剖面图。半导体结构100包括凹槽110、半导体层120、接触部130、位元线140、第一间隔件150以及第二间隔件160。半导体结构100的凹槽110可位于半导体基板中，且半导体基板的材质可包括硅。凹槽110具有底部112与相对于底部112的顶部114。凹槽110的底部112具有第一宽度W1。凹槽110相对于底部112的顶部114具有第二宽度W2。值得注意的是，凹槽110的底部112的第一宽度W1小于凹槽110的顶部114的第二宽度W2。也就是说，凹槽110从顶部114往底部112渐缩。在一些实施方式中，凹槽110的底部112的第一宽度W1在29纳米至33纳米之间，且凹槽110的顶部114的第二宽度W2在41纳米至45纳米之间。

半导体结构100的半导体层120位于凹槽110中。举例来说，半导体层120的材质可包括多晶硅，但并不以此为限。半导体结构100的接触部130位于半导体层120上。半导体结构100的位元线140位于接触部130上。半导体结构100的第一间隔件150位于凹槽110中。半导体结构100的第二间隔件160位于第一间隔件150中。第一间隔件150在凹槽110中的顶面152与第二间隔件160的顶面162大致共平面。此外，第一间隔件150围绕半导体层120的侧壁122、接触部130的侧壁132以及位元线140的侧壁142。在一些实施方式中，形成第一间隔件150与第二间隔件160可使用原子层沉积(Atomic layer deposition,ALD)或化学气相沉积(Chemical vapor deposition,CVD)工艺。

具体而言，半导体结构100的第二间隔件160可位于第一间隔件150中，因此原先位于第一间隔件150中的孔洞200(将于图3详细说明)将被第二间隔件160覆盖。详细来说，第一间隔件150中的孔洞200被第二间隔件160填满。如此一来，第一间隔件150内部将不具有孔洞200。这样的配置可改善半导体结构100的效能。举例来说，不具有孔洞200的第一间隔件150可提高半导体结构100的绝缘效果并增加半导体结构100的结构稳定度，使半导体结构100可应用于后续工艺中。

在一些实施方式中，半导体结构100的位元线140与半导体层120可具有不同材质，且半导体结构100的接触部130与半导体层120可具有不同材质。举例来说，位元线140与接触部130的材质可包括导电金属，例如钨(Tungsten)，且半导体层120的材质可包括多晶硅(Polysilicon)。在一些实施方式中，第一间隔件150与第二间隔件160可具有相同材质。举例来说，第一间隔件150与第二间隔件160的材质可包括氮化硅(Silicon nitride)，但并不以此为限。

在以下叙述中，将说明半导体结构100的形成方法。已叙述的元件连接关系与材料将不重复赘述，合先叙明。

图2绘示根据本发明一实施方式的半导体结构的制造方法的流程图。半导体结构的形成方法包括下列步骤。首先在步骤S1中，在凹槽中形成第一间隔件，其中凹槽的底部具有第一宽度，凹槽相对于底部的顶部具有第二宽度，且第一宽度小于第二宽度，第一间隔件其内具有孔洞。接着在步骤S2中，蒸气蚀刻第一间隔件，使第一间隔件的顶部具有连通孔洞的开口，其中开口的宽度大于孔洞的宽度。之后在步骤S3中，在第一间隔件中形成第二间隔件，以填满第一间隔件的孔洞与开口，其中第一间隔件在凹槽中的顶面与第二间隔件的顶面大致共平面。在以下叙述中，将详细说明上述各步骤。

图3与图4绘示根据本发明一实施方式的半导体结构的制造方法在不同阶段的剖面图。请参照图3，首先，可在凹槽110中形成半导体层120。举例来说，半导体层120的材质可包括多晶硅。在凹槽110中形成半导体层120后，可在半导体层120上形成接触部130。举例来说，接触部130的材质可包括导电金属，例如钨。在半导体层120上形成接触部130后，可在接触部130上形成位元线140。举例来说，位元线140的材质可包括导电金属，例如钨。位元线140可选定内存单元，以判断内存单元的位元状态。也就是说，位元线140可判断读取的内存单元为0或是1。此外，半导体层120、接触部130以及位元线140三者之间电性连接，以形成电路。

接着，可在位元线140上设置光阻(图未示)，并蚀刻半导体层120、接触部130以及位元线140，使半导体层120、接触部130以及位元线140三者的宽度小于凹槽110的第一宽度W1以及第二宽度W2。接着，在蚀刻半导体层120、接触部130以及位元线140后，可在凹槽110中形成第一间隔件150，其中凹槽110的底部112具有第一宽度W1，凹槽110相对于底部112的顶部114具有第二宽度W2，且第一宽度W1小于第二宽度W2。此外，第一间隔件150围绕半导体层120的侧壁122、接触部130的侧壁132以及位元线140的侧壁142。举例来说，第一间隔件150的材质可包括氮化硅(Silicon nitride)，但并不以此为限。在一些实施方式中，形成第一间隔件150可使用原子层沉积(Atomic layer deposition,ALD)或化学气相沉积(Chemical vapor deposition,CVD)工艺。值得注意的是，由于凹槽110的底部112的第一宽度W1小于顶部114的第二宽度W2，因此第一间隔件150内具有孔洞200(void)。

同时参照图3与图4，在凹槽110中形成第一间隔件150后，可蒸气蚀刻第一间隔件150，使第一间隔件150的顶部具有连通孔洞200的开口154。值得注意的是，开口154的宽度W4大于孔洞200的宽度W3。在一些实施方式中，蒸气蚀刻第一间隔件150使用蚀刻气体G。蚀刻气体G可包括氟化氢(Hydrogen fluoride)。此外，蚀刻气体G的蚀刻方向D2垂直于凹槽110的宽度方向D1，并且蚀刻气体G可沿蚀刻方向D2蒸气蚀刻第一间隔件150。由于蚀刻气体G具有方向性地蚀刻第一间隔件150，因此可降低蚀刻在位元线140的侧壁142上的第一间隔件150。举例来说，蚀刻气体G蚀刻第一间隔件150的反应式可为Si

同时参照图1与图4，接着，在蒸气蚀刻第一间隔件150使第一间隔件150的顶部具有连通孔洞200的开口154后，可在第一间隔件150中形成第二间隔件160，以覆盖第一间隔件150的孔洞200与开口154，其中第一间隔件150在凹槽110中的顶面152与第二间隔件160的顶面162大致共平面。在本实施方式中，由于开口154的宽度W4大于孔洞200的宽度W3，因此可形成第二间隔件160以填满第一间隔件150的孔洞200与开口154。在一些实施方式中，形成第二间隔件160可使用原子层沉积(Atomic layer deposition,ALD)或化学气相沉积(Chemical vapor deposition,CVD)工艺。此外，凹槽110的底部112的第一宽度W1小于凹槽110的顶部114的第二宽度W2。也就是说，凹槽110从顶部114往底部112渐缩。在一些实施方式中，凹槽110的底部112的第一宽度W1在29纳米至33纳米之间，且凹槽110的顶部114的第二宽度W2在41纳米至45纳米之间。

在一些实施方式中，第一间隔件150围绕半导体层120的侧壁122、接触部130的侧壁132以及位元线140的侧壁142。半导体结构100的位元线140与半导体层120可具有不同材质，且半导体结构100的接触部130与半导体层120可具有不同材质。举例来说，位元线140与接触部130的材质可包括导电金属，例如钨(Tungsten)，且半导体层120的材质可包括多晶硅(Polysilicon)。在一些实施方式中，第一间隔件150与第二间隔件160可具有相同材质。举例来说，第一间隔件150与第二间隔件160的材质可包括氮化硅(Silicon nitride)，但并不以此为限。在本实施方式中，由于开口154的宽度W4大于孔洞200的宽度W3，因此可形成第二间隔件160以填满第一间隔件150的孔洞200与开口154。

综上所述，半导体结构100在蒸气蚀刻第一间隔件150并接着在第一间隔件150中形成第二间隔件160后，半导体结构100的第二间隔件160可位于第一间隔件150中，因此位于第一间隔件150中的孔洞200(见图4)将被第二间隔件160覆盖。详细来说，位于第一间隔件150中的孔洞200被第二间隔件160填满。如此一来，第一间隔件150内部将不具有孔洞200。这样的配置可改善半导体结构100的效能。举例来说，不具有孔洞200的第一间隔件150可提高半导体结构100的绝缘效果并增加半导体结构100的结构稳定度，使半导体结构100可应用于后续工艺中。

前述概述了几个实施方式的特征，使得本领域技术人员可以更好地理解本发明的态样。本领域技术人员应当理解，他们可以容易地将本发明用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施方式相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本发明的精神和范围，并且在不脱离本发明的精神和范围的情况下，它们可以在这里进行各种改变，替换和变更。

【符号说明】

100:半导体结构

110:凹槽

112:底部

114:顶部

120:半导体层

122:侧壁

130:接触部

132:侧壁

140:位元线

142:侧壁

150:第一间隔件

152:顶面

154:开口

160:第二间隔件

162:顶面

200:孔洞

D1:宽度方向

D2:蚀刻方向

G:蚀刻气体

S1:步骤

S2:步骤

S3:步骤

W1:第一宽度

W2:第二宽度

W3:宽度

W4:宽度。