蚀刻设备和使用该蚀刻设备的蚀刻方法

该专利申请要求2022年5月30日提交的第10-2022-0065827号韩国专利申请以及2022年10月05日提交的第10-2022-0127017号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。

技术领域

本公开在这里涉及一种蚀刻设备和蚀刻方法，更具体地，涉及一种使用超低电子温度等离子体的蚀刻设备和蚀刻方法。

背景技术

等离子体是由正离子、负离子、电子、激发原子、分子和高化学活性自由基构成的离子化气体，并且因为在电学和热学上具有与普通气体的性质非常不同的性质也被称为材料的第四种状态。由于这种等离子体包含离子化气体，因此使用电场或磁场将等离子体加速或等离子体进行化学反应以在晶圆或基底上执行清洁、蚀刻或沉积，并且因此在半导体制造工艺中非常有用。

最近，在半导体制造工艺中，正在使用产生高密度气体等离子体的等离子体产生装置。产生等离子体的等离子体模块的代表性示例包括各种等离子体模块，诸如使用射频的电容耦合等离子体(CCP)模块、电感耦合等离子体(ICP)模块等。

在使用等离子体的蚀刻工艺中，由于顺序地执行吸附自由基的吸附工艺和解吸蚀刻靶的解吸工艺，并且在吸附工艺和解吸工艺中使用的气体的类型彼此不同，因此还会在两个工艺之间执行“吹扫工艺”。

发明内容

本公开提供了一种蚀刻方法和蚀刻设备，其中，在解决了对基底的特定材料层造成物理损坏和电气损坏的局限性的同时，在蚀刻工艺中省略了吹扫工艺，从而减少工艺时间。

本公开还提供了一种蚀刻方法和蚀刻设备，其中，在其中执行蚀刻工艺的等离子体腔室中产生超低电子温度等离子体，以更快速地进行吸附工艺，从而减少工艺时间。

本发明的目的不限于上述目的，而是本领域技术人员从下面的描述中将清楚地理解这里未描述的其他目的。

发明构思的实施例提供了一种蚀刻设备，该蚀刻设备包括：第一腔室部，在第一腔室部中产生高密度气体等离子体；第二腔室部，在第二腔室部中产生超低电子温度等离子体；基底，设置在第二腔室部中，并且施加到基底的电压是可调整的(能够调整的)；以及多个栅格，在第一腔室部与第二腔室部之间，其中，多个栅格被构造为：使多个栅格的电位低于超低电子温度等离子体的电位，使得高能电子穿过栅格并且低能电子被栅格阻挡，基底上的等离子体电位小于第一腔室部的等离子体电位，并且调整施加到多个栅格的电压，以加速电子或离子或者阻挡电子或离子(加速或者阻挡电子或离子)。

在发明构思的实施例中，一种蚀刻方法包括：将基底装载到工艺腔室中，其中，工艺腔室包括第一腔室部和第二腔室部，并且基底被装载到第二腔室部中；将高密度气体等离子体供应到第一腔室部；使用高密度气体等离子体的至少一部分将超低电子温度等离子体供应到第二腔室部；将超低电子温度等离子体的自由基吸附到基底的表面；以及将偏压施加到基底以加速超低电子温度等离子体的离子和电子中的至少一种，以与基底碰撞。

在发明构思的实施例中，一种蚀刻方法包括：将基底装载到工艺腔室中，其中，工艺腔室包括第一腔室部和第二腔室部，并且第一栅格、第二栅格和第三栅格设置在第一腔室部与第二腔室部之间；将高密度气体等离子体供应到第一腔室部；通过第一栅格阻挡高密度气体等离子体的低能电子和负离子；通过第二栅格阻挡高密度气体等离子体的正离子；通过第一栅格与第二栅格之间的电位差加速高密度气体等离子体的高能电子；通过第三栅格阻挡第二腔室部的超低电子温度等离子体向第一腔室部移动；使高密度气体等离子体的高能电子穿过第一栅格、第二栅格和第三栅格以与第二腔室部的中性气体碰撞，从而产生超低电子温度等离子体；将超低电子温度等离子体的自由基吸附到基底的表面上；以及将偏压施加到基底以加速超低电子温度等离子体的离子和电子中的至少一种，以与基底碰撞。

其他实施例的具体内容包括在详细描述和附图中。

附图说明

包括附图以提供对发明构思的进一步理解，并且附图被并入该说明书中并构成该说明书的一部分。附图示出了发明构思的实施例，并且与描述一起用于解释发明构思的原理。在附图中：

图1是根据实施例的蚀刻设备的剖视图；

图2是示出根据实施例的图1的部分P的放大图；

图3是根据实施例的蚀刻设备的放大图；

图4是根据实施例的蚀刻设备的放大图；

图5A是示出根据实施例的蚀刻方法的流程图；

图5B是示出根据实施例的蚀刻方法的流程图；

图5C是示出根据实施例的蚀刻方法的流程图；

图5D是示出根据实施例的蚀刻方法的流程图；

图6A和图6B是示出根据实施例的使用超低电子温度等离子体的蚀刻方法的示例的视图；以及

图7是示出根据实施例的蚀刻方法的流程图。

具体实施方式

在下文中，将参照附图详细描述发明构思的实施例。

在发明构思的实施例中提出了一种用于在半导体元件的制造期间蚀刻半导体基底和形成在半导体基底上的层的方法和设备。

例如，在蚀刻中，在将自由基吸附到蚀刻靶材料的表面上(吸附工艺)之后，离子或电子可以与吸附有自由基的蚀刻靶材料碰撞，以被去除(解吸工艺)。然后，可以重复地执行上述工艺，从而以原子单位逐步蚀刻待处理的层(在下文中，被称为处理层)。

在蚀刻中，可以使用离子轰击对蚀刻靶给予物理冲击。在这种情况下，可以使用具有约1.0eV或更低的非常低的电子温度的等离子体(超低电子温度等离子体)。在使用离子的蚀刻中，当在基底上产生超低电子温度等离子体时，可以在基底上产生非常低的鞘层电位(sheath potential)。在这种情况下，可以降低用于轰击基底的能量，因此，离子轰击不会对表面产生不必要的影响。在超低电子温度等离子体中，电子温度可以是低的，因此，不会发生若干不必要的化学反应。当在超低电子温度等离子体中将脉冲电压施加到基底时，可以快速地执行蚀刻工艺而不会由于离子轰击而损坏基底。

在下文中，在发明构思的实施例中，当处理层被解吸时，由于使用超低电子温度等离子体，因此可以使蚀刻靶材料的结构变形最小化，并且也由于在等离子体内快速地执行吸附，因此可以减少吸附时间以减少工艺时间并使电特性的变化最小化。

图1是根据实施例的蚀刻设备的剖视图。

参照图1，提供了蚀刻设备1。蚀刻设备1可以蚀刻各种靶。例如，蚀刻设备1可以蚀刻基底或掩模。也就是说，蚀刻设备1可以是用于蚀刻基底或掩模的一个表面以在该一个表面上形成图案的设备。

蚀刻设备1可以包括工艺腔室CB、栅格(grid)GR、第一电源104、第二电源105、RF线圈111、支撑件101和泵PM。

工艺腔室CB可以包括第一腔室部CB1和第二腔室部CB2。第一腔室部CB1可以设置在第二腔室部CB2上。栅格GR可以设置在第一腔室部CB1与第二腔室部CB2之间。

气体可以被注入到工艺腔室CB中。气体可以被供应到第一腔室部CB1中。

可以在工艺腔室CB的第一腔室部CB1中产生高密度气体等离子体PS_H。第一腔室部CB1可以是高密度气体等离子体区域。高密度气体等离子体PS_H可以包括气态的自由基、电子和离子。可以通过将气体注入到第一腔室部CB1中并且通过第一电源104将电力施加到RF线圈111以在第一腔室部CB1中产生电场来产生高密度气体等离子体PS_H。

用于在第一腔室部CB1中产生高密度气体等离子体PS_H的方法不限于上述实施例，并且第一腔室部CB1可以具有各种构造以产生高密度气体等离子体PS_H。例如，第一腔室部CB1可以具有诸如电容耦合等离子体(CCP)、电感耦合等离子体(ICP)、电子束源、微波等离子体等并且可以产生高密度气体等离子体PS_H的各种源。高密度气体等离子体PS_H可以包括吸附气体等离子体和蚀刻气体等离子体。

可以基于栅格GR限定第一腔室部CB1和第二腔室部CB2。栅格GR可以设置在第一腔室部CB1与第二腔室部CB2之间。第二腔室部CB2可以是超低电子温度等离子体区域。

在实施例中，栅格GR可以包括金属。栅格GR可以包括例如石墨或钼。电压可以被施加到栅格GR，或可以不向栅格GR施加电压。电压可以被施加到栅格GR以加速高密度气体等离子体PS_H中的高能电子132(见图2)。

在实施例中，一个栅格GR可以包括多个通孔。

支撑件101可以设置在第二腔室部CB2中。支撑件101可以支撑基底102。支撑件101可以包括金属。任何电压可以被施加到支撑件101。电压可以被施加到支撑件101，或可以不向支撑件101施加电压。

基底102可以设置在第二腔室部CB2中。这里，电压可以是可调整的。基底102可以设置在支撑件101上。基底102可以包括金属或金属化合物。基底102可以包括铜(Cu)、铬(Cr)、镍(Ni)、铝(Al)、其他金属或其合金中的至少一种。在实施例中，基底102可以包括硅(Si)。例如，基底102可以包括硅晶圆。基底102上的等离子体电位可以小于第一腔室部CB1的等离子体电位。

第二腔室部CB2可以使用高密度气体等离子体PS_H的至少一部分来接收超低电子温度等离子体PS_L。本公开中描述的超低电子温度等离子体PS_L是指具有低电子温度的等离子体。在下文中，超低电子温度等离子体PS_L定义为具有约1.0eV或更低的电子温度的等离子体。

第二电源105可以将电压施加到支撑件101。来自第二电源105的电力可以通过支撑件101被施加到基底102。

可以调整施加到基底102的偏压，因此，包含在超低电子温度等离子体PS_L中的自由基可以被吸附到基底102的表面，可以通过基底102的至少一部分施加偏压以加速包含在超低电子温度等离子体PS_L中的电子和离子中的至少一种以与基底102碰撞，从而将蚀刻靶蚀刻。

例如，当0V的偏压被施加到基底102时，并且当基底102的电位为0V时，由于非常低的电子温度，可以不在基底102上产生鞘层电位，并且即使产生鞘层电位，也可产生非常低的鞘层电位。因此，可以不产生电场，其中，通过该电场使包含在超低电子温度等离子体PS_L中的诸如离子或电子的带电粒子加速到基底102。因此，仅电中性自由基可以通过扩散附着到基底102，并且因此可以发生吸附反应。

另外，当通过基底102的至少一部分施加诸如RF或DC电压的偏压时，根据电压的极性，在正(+)电压的情况下电子可以被引导到基底102，并且在负(-)电压的情况下(正)离子可以被引导到基底102。因此，基底102的表面的结合到自由基(用其能量被吸附)的一部分可以被解吸。

在超低电子温度等离子体PS_L中，由于电子温度非常低，所以鞘层电位也可以非常低，因此，通过鞘层加速的离子的能量可以非常小。当使用该工艺执行蚀刻时，具有在吸附工艺中电子或离子不会蚀刻基底102的表面的优点。因此，当脉冲电压被施加到基底102时，可以省略在典型蚀刻工艺中所需的吹扫工艺。

泵PM可以连接到工艺腔室CB，以在蚀刻工艺期间实现真空控制并从工艺腔室CB去除气态副产物。在实施例中，在吹扫工艺中，工艺腔室CB的气态副产物可以通过泵排出。

图2是示出根据实施例的图1的部分P的放大图。

参照图2，超低电子温度等离子体PS_L可以通过栅格GR被供应到第二腔室部CB2。

第一腔室部CB1的高密度气体等离子体PS_H可以包括低能电子131和高能电子132。电压可以被施加到栅格GR。

栅格GR可以被构造为使栅格GR的电位低于栅格GR下方的超低电子温度等离子体PS_L的电位，使得高能电子132穿过栅格GR且低能电子131被栅格GR阻挡。当栅格GR包括多个栅格GR时也可以是这种情况。

根据实施例，能够施加几十V至几百V的高电压的电压电源可以连接到栅格GR。可以在等离子体与电极或绝缘体之间产生电位差。这里，其中发生电位差的区域可以定义为鞘层，并且出现在鞘层中的电位差可以定义为鞘层电位。结果，可以在与第一腔室部CB1的高密度气体等离子体PS_H接触的栅格GR上产生第一腔室部CB1的鞘层电位。仅超过第一腔室部CB1的鞘层电位能量的高能电子132可以移动到第二腔室部CB2。

高密度气体等离子体PS_H的高能电子132可以超过在栅格GR上产生的第一腔室部CB1的鞘层电位能量，以移动到第二腔室部CB2。高密度气体等离子体PS_H的低能电子131不会超过在栅格GR上产生的第一腔室部CB1的鞘层电位能量，并且因此不会移动到第二腔室部CB2。第二腔室部CB2的鞘层电位可以在栅格GR下方产生。与第一腔室部CB1的鞘层电位不同，第二腔室部CB2的鞘层电位可以加速电子。因此，当通过使第二腔室部CB2的等离子体电位大于第一腔室部CB1的等离子体电位来放大穿过栅格GR的高能电子132的电子能量时，存在于第二腔室部CB2中的与高能电子132碰撞的中性气体135可以被电离以产生具有非常低的电子温度的低温电子133和离子134。因此，可以通过第二腔室部CB2的超低电子温度等离子体PS_L与基底102之间的电位差在基底102上产生鞘层电位。在这种情况下，基底102上的鞘层电位可以小于第一腔室部CB1的鞘层电位。

通过第二腔室部CB2中的电离而产生的低温电子133以及从第一腔室部CB1获得能量、下降到栅格GR下方、但通过参与电离反应而损失能量的电子可以产生非常低的电子温度。在这种情况下，可以在第二腔室部CB2中产生超低电子温度等离子体PS_L。

对于根据实施例的蚀刻设备和蚀刻方法，电子可以具有约1.0eV或更低的非常低的电子温度。在超低电子温度等离子体PS_L中，基底102上的鞘层电位可以是低的，并且由于低鞘层电位而加速的离子134的能量可以是低的，以减少离子能量对基底102的损坏。

根据实施例，第二腔室部CB2可以具有其中不存在外部电场或外部电场非常小使得电子不通过电场获取能量并保持非常低的电子温度的结构。

图3是根据实施例的蚀刻设备的放大图。图3可以与图2对应。

参照图3，栅格GRa可以包括多个栅格GRa。栅格GRa可以包括第一栅格GR1a和第二栅格GR2a。第一栅格GR1a可以是与第一腔室部CB1相邻的栅格。第二栅格GR2a可以是与第二腔室部CB2相邻的栅格。超低电子温度等离子体PS_La可以通过第一栅格GR1a和第二栅格GR2a被供应到第二腔室部CB2。

第一腔室部CB1的高密度气体等离子体PS_Ha可以包括低能电子131和高能电子132。电压可以被施加到第一栅格GR1a和第二栅格GR2a。

根据实施例，能够施加几十V到几百V的高电压的电压电源可以连接到第一栅格GR1a。能够施加低于第一栅格GR1a的电压的电压或接地电压的电压电源可以连接到第二栅格GR2a。第一栅格GR1a可以被构造为阻挡低能电子131，第二栅格GR2a可以被构造为加速电子。

由于第一腔室部CB1中的高密度气体等离子体PS_Ha的高能电子132被第一栅格GR1a与第二栅格GR2a之间的电位差加速，因此仅期望量的能量可以加速电子。

穿过栅格GRa的高能电子132可以与第二腔室部CB2的中性气体135碰撞，并且中性气体135可以被电离以产生具有非常低的电子温度的低温电子133和离子134。

通过第二腔室部CB2中的电离而产生的低温电子133以及从第一腔室部CB1获得能量、下降到栅格GRa下方、但通过参与电离反应而损失能量的电子可以产生非常低的电子温度。在这种情况下，可以在第二腔室部CB2中产生超低电子温度等离子体PS_La。

当精确地控制使电子加速的能量时，可以在第二腔室部CB2中选择性地控制自由基产生等。此外，可以根据工艺位置将工艺中使用的气体注入到不同的区域中，以被利用来控制蚀刻/沉积工艺。

图4是根据实施例的蚀刻设备的放大图。图4可以与图2对应。

参照图4，栅格GRb可以包括多个栅格GRb。栅格GRb可以包括第一栅格GR1b、第二栅格GR2b和第三栅格GR3b。第一栅格GR1b可以是与第一腔室部CB1相邻的栅格。第三栅格GR3b可以是与第二腔室部CB2相邻的栅格。第二栅格GR2b可以设置在第一栅格GR1b与第三栅格GR3b之间。超低电子温度等离子体PS_Lb可以通过第一栅格GR1b、第二栅格GR2b和第三栅格GR3b被供应到第二腔室部CB2。

第一腔室部CB1的高密度气体等离子体PS_Hb可以包括低能电子131和高能电子132。几十V到几百V的电压可以被施加到第一栅格GR1b、第二栅格GR2b和第三栅格GR3b。

可以调整施加到多个栅格GRb的电压以加速或阻挡电子或离子。可以调整第一栅格GR1b、第二栅格GR2b和第三栅格GR3b的电压。例如，负电压可以被施加到第一栅格GR1b以阻挡低能电子131和负离子。正电压可以被施加到第二栅格GR2b以阻挡正离子并加速电子。第三栅格GR3b可以阻挡第二腔室部CB2的超低电子温度等离子体PS_Lb流入到第一腔室部CB1中，以确保电子的通量。第一栅格GR1b与第二栅格GR2b之间的电位差可以为约5.0V或更小。

包括第一栅格GR1b、第二栅格GR2b和第三栅格GR3b的栅格GRb可以相对精准地控制电子能量，并且还可以增加电子的密度以在第二腔室部CB2中有效地产生超低电子温度等离子体PS_Lb。

在实施例中，当使用氩等离子体时，基底电位与第二腔室部CB2的超低电子温度等离子体电位之间的电位差可以是电子温度的约5倍大。例如，当常用电子温度为约3eV时，电位差可以为约15V。在超低电子温度等离子体PS_Lb具有约1eV或更低的电子温度的情况下，电位差可以为约5V或更小。超低电子温度等离子体PS_Lb与基底102之间的电位差可以为约5.0V或更小。在超低电子温度等离子体PS_Lb具有约0.5eV或更低的电子温度的情况下，超低电子温度等离子体PS_Lb与基底102之间的电位差可以为约2.5V或更小。超低电子温度等离子体PS_Lb的电位与基底102的电位之间的差可以小于超低电子温度等离子体PS_Lb的电子温度的约十倍。

图5A是示出根据实施例的蚀刻方法的流程图。

蚀刻方法可以指使用参照图1至图4描述的蚀刻设备将蚀刻靶的一个表面蚀刻的方法。

参照图1、图2和图5A，蚀刻方法可以包括以下工艺：将高密度气体等离子体PS_H供应到第一腔室部CB1的工艺(210)、使用高密度气体等离子体PS_H的至少一部分将超低电子温度等离子体PS_L供应到第二腔室部CB2的工艺(220)、将超低电子温度等离子体PS_L的自由基吸附到基底102的表面的工艺(230)，以及将偏压施加到基底102以加速超低电子温度等离子体PS_L的离子134和电子133中的至少一种以与基底102碰撞的工艺(240)。当超低电子温度等离子体PS_L的离子134和电子133中的至少一种被加速以与基底102碰撞时，蚀刻靶可以被解吸。由于蚀刻靶在超低电子温度等离子体PS_L中被解吸，因此可以防止由于离子134或电子133导致的基底102的偶然损坏。

图5B是根据实施例的蚀刻方法的流程图。

参照图1、图2和图5B，蚀刻方法可以包括以下工艺：将高密度气体等离子体PS_H供应到第一腔室部CB1的工艺(310)、使高密度气体等离子体PS_H的高能电子132穿过栅格GR的工艺(320)、将超低电子温度等离子体PS_L供应到第二腔室部CB2的工艺(330)、将超低电子温度等离子体PS_L的自由基吸附到基底102的表面的工艺(340)，以及将偏压施加到基底102以加速超低电子温度等离子体PS_L的离子134和电子133中的至少一种以与基底102碰撞的工艺(350)。使高密度气体等离子体PS_H的高能电子132穿过栅格GR的工艺(320)可以包括在将超低电子温度等离子体PS_L供应到第二腔室部CB2的工艺(330)中，并且在这种情况下，将超低电子温度等离子体PS_L供应到第二腔室部CB2的工艺(330)还可以包括以下工艺：将电压施加到栅格GR；以及使穿过栅格GR的高能电子132与第二腔室部CB2的中性气体135碰撞，以产生超低电子温度等离子体PS_L。

图5C是根据实施例的蚀刻方法的流程图。

参照图1、图3和图5C，蚀刻方法包括以下工艺：将高密度气体等离子体PS_Ha供应到第一腔室部CB1的工艺(410)、使高密度气体等离子体PS_Ha的高能电子132穿过多个栅格GRa以通过多个栅格GRa之间的电压差来加速高能电子132的工艺(420)、将超低电子温度等离子体PS_La供应到第二腔室部CB2的工艺(430)、将超低电子温度等离子体PS_La的自由基吸附到基底102的表面的工艺(440)，以及将偏压施加到基底102以加速超低电子温度等离子体PS_La的离子134和电子133中的至少一种以与基底102碰撞的工艺(450)。这里，使高密度气体等离子体PS_Ha的高能电子132穿过多个栅格GRa以通过多个栅格GRa之间的电压差来加速高能电子132的工艺(420)可以包括在将超低电子温度等离子体PS_La供应到第二腔室部CB2的工艺(430)中。

图5D是根据实施例的蚀刻方法的流程图。

参照图1、图4和图5D，蚀刻方法包括以下工艺：将高密度气体等离子体PS_Hb供应到第一腔室部CB1的工艺(510)、通过第一栅格GR1b阻挡高密度气体等离子体PS_Hb的低能电子131和负离子的工艺(520)、通过第二栅格GR2b阻挡高密度气体等离子体PS_Hb的正离子的工艺(530)、通过第一栅格GR1b与第二栅格GR2b之间的电压差加速高能电子132的工艺(540)、通过第三栅格GR3b阻挡第二腔室部CB2的超低电子温度等离子体PS_Lb移动到第一腔室部CB1的工艺(550)、将超低电子温度等离子体PS_Lb供应到第二腔室部CB2的工艺(560)、将超低电子温度等离子体PS_Lb的自由基吸附到基底102的表面的工艺(570)，以及将偏压施加到基底102以加速超低电子温度等离子体PS_Lb的离子134和电子133中的至少一种以与基底102碰撞的工艺(580)。这里，通过第一栅格GR1b阻挡高密度气体等离子体PS_Hb的低能电子131和负离子的工艺(520)、通过第二栅格GR2b阻挡高密度气体等离子体PS_Hb的正离子的工艺(530)、通过第一栅格GR1b与第二栅格GR2b之间的电压差加速高能电子132的工艺(540)以及通过第三栅格GR3b阻挡第二腔室部CB2的超低电子温度等离子体PS_Lb移动到第一腔室部CB1的工艺(550)可以包括在将超低电子温度等离子体PS_Lb供应到第二腔室部CB2的工艺(560)中，使得高密度气体等离子体PS_Hb的高能电子132穿过第一栅格GR1b、第二栅格GR2b和第三栅格GR3b以与第二腔室部CB2的中性气体135碰撞，从而产生超低电子温度等离子体PS_Lb。第一栅格GR1b与第二栅格GR2b之间的电位差可为约5.0V或更小。

图6A和图6B是示出根据实施例的使用超低电子温度等离子体的蚀刻方法的示例的视图。

在图6A和图6B中，①表示施加到基底604的RF脉冲偏压，②表示施加到基底604的DC脉冲偏压，③表示施加到基底604的RF脉冲偏压。

参照图6A，提供了使用离子602的束的蚀刻方法。如果没有偏压被施加到基底604，并且基底的电位为约0V，则基底604上的鞘层电位由于非常低的电子温度而可以非常低或者可以不产生。在这种情况下，电中性的自由基601可以被吸附在基底604的表面上。

此后，当通过基底604的至少一部分施加负偏压时，电正离子602被吸引到基底604。电正离子602可以在被吸引到基底604的其上吸附有自由基601的表面层的同时转移所获得的能量，使得其上吸附有自由基601的表面被蚀刻。在超低电子温度等离子体中，即使重复该方法，也由于对基底604没有损坏或损坏很小，因此可以将蚀刻靶蚀刻，而不用执行吹扫工艺。

此外，如果调整施加到基底604的负偏压的量值，则可以调整引导到基底604的离子的能量，且可以通过选择适合于工艺的离子能量来执行等离子体工艺。

参照图6B，提供了使用电子603的蚀刻方法。当通过基底604的至少一部分施加正偏压时，具有电负极性的电子603可以被加速以接收能量，从而轰击基底604。在这种情况下，获得能量的电子603成为用于将能量转移到基底604的介质。

如果调整施加到基底604的正偏压的量值，则可以调整被引导到基底604的电子603的能量，并且可以选择适合于工艺的电子603的能量，使得工艺进行。

具体地，由于电子具有比离子小得多的质量，因此即使当相对高的电压被施加到基底时，也可以仅转移解吸反应所需的能量而不损坏基底。

图7是示出根据实施例的蚀刻方法的流程图。

参照图7，可以将基底装载到工艺腔室中(510)。例如，可以将基底(其将要被蚀刻的层(在下文中称为蚀刻层)被暴露)在工艺腔室内部安置在支撑件上。这里，可以在基底上形成用于蚀刻的蚀刻掩模，使得基底的部分表面被暴露。

蚀刻层可以是包含单晶硅或多晶硅或至少硅的半导体基底本身，或者蚀刻层可以以预定厚度形成在半导体基底的表面上。蚀刻掩模可以由光致抗蚀剂制成，但发明构思的实施例不限于此。

可以将超低电子温度等离子体供应到工艺腔室中(520)。

为了将超低电子温度等离子体供应到工艺腔室中，可以使用高密度气体等离子体。例如，当包含在高密度气体等离子体中的高能电子移动到工艺腔室中并且电子能量被放大时，存在于工艺腔室中的中性气体可以被电离，以释放等离子体。

通过该工艺，在工艺腔室中通过电离产生的低能电子和通过参与电离反应而已损失能量的电子可以产生非常低的电子温度，并且电子可以产生超低电子温度等离子体。

可以将超低电子温度等离子体的自由基吸附在基底的表面上(530)。

例如，当基底的电位为约0V时，由于非常低的电子温度在基底上不产生鞘层电位，并且即使产生鞘层电位，也会产生非常低的鞘层电位。因此，由于不产生其中使包含在超低电子温度等离子体中的诸如离子或电子的带电粒子向基底加速的电场，所以仅电中性的自由基可通过扩散附着到基底，并且因此可发生吸附反应。

可以通过基底的至少一部分施加偏压，以加速包含在超低电子温度等离子体中的电子和离子中的至少一种，从而与基底碰撞(540)。

例如，当通过基底的至少一部分施加诸如RF或DC电压的偏压时，根据电压的极性，在正(+)电压的情况下电子可以被引导到基底，并且在负(-)电压的情况下(正)离子可以被引导到基底。结果，基底的表面的结合到自由基(用其能量被吸附)的一部分可以被解吸。

到目前为止，已经通过附图详细描述了根据实施例的蚀刻设备和蚀刻方法的组件和操作方法。

在根据实施例的蚀刻设备和蚀刻方法中，可以调整基底电压的强度以控制入射到基底上的粒子的能量，并且此外，由于仅供应基底的表面反应所需的能量，因此可以实现蚀刻工艺而不损坏基底。

另外，在根据实施例的蚀刻设备和蚀刻方法中，与典型的蚀刻方法或使用中性束的蚀刻方法不同，可以减少吸附工艺期间的时间，或者可以省略吹扫工艺以显著减少工艺时间，从而提高生产率。

在根据发明构思的实施例的蚀刻设备和蚀刻方法中，可以通过调整多个栅格和基底的电压来供应超低电子温度等离子体。

在根据发明构思的实施例的蚀刻设备和蚀刻方法中，可以通过超低电子温度等离子体区域中的低鞘层电位以很小的损伤蚀刻基底。

在根据发明构思的实施例的蚀刻设备和蚀刻方法中，可以调整基底电压的强度以控制入射到基底上的粒子的能量，并且此外，由于仅供应基底的表面反应所需的能量，因此可以实现蚀刻工艺而不损坏基底。

本发明的效果不限于上述目的，而是本领域技术人员将从上面的描述中清楚地理解这里未描述的其他效果。

尽管参照附图描述了本发明的实施例，但本发明所属技术领域的普通技术人员将理解的是，本发明可以以其他特定形式实施而不改变技术构思或基本特征。因此，以上公开的实施例被认为是说明性的而非限制性的。